组合逻辑电路的分析和设计.ppt
输入
CB 00 00 01 01 10 10 11 11 00 00 01 01 10 10 11 11
输出
AY 00 10 01 11 00 11 00 11 00 10 00 11 00 11 00 10
④结论：
分类出4位二 进制数中的素 数2、3、5、7、 11、13。
例：试分析如下电路图的逻辑功能。
1 Y=0。所以Y和A、B的逻辑关系
1 为与非运算的关系。
1
用与非门实现
1
Y A B AB
1
0
A
&
Y
B
0
C
二、门级组合逻辑电路的设计方法 所谓组合逻辑电路设计，就是根据给出的实际逻辑问
题，求出实现这一逻辑功能的最佳逻辑电路。
设计是分析的逆过程
组合逻辑电路的设计一般可按以下步骤进行：
① 逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象。 首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的0、 1两种状态分别对输入、输出变量进行逻辑赋值，即确定0、1 的具 体含义；最后根据输出与输入之间的逻辑关系列出真值表。
③卡诺图化简
Y1 BC A 00 01 11 10
0
11
Y2 BC A 00 01 11 10
0
11
11
1
1
1 11
与或式： Y1 AB BC ABC 与非－与非式： Y1 AB BC ABC
Y2 C AB Y2 C AB
④逻辑电路图
A
1
B
1
C
1
&
&
≥1
Y1
A
1
&
B
1
≥1
Y2
C
③结论：
当DCBA表示的二进制数小于或等 于5时Yo为1，这个二进制数大于5 且小于11时Y1为1，当这个二进制 数大于或等于11时Y2为1。
因此，这个逻辑电路可以用来 判别输入的4位二进制数数值的范 围。
练习：
A B
C
逻辑图
≥1 Y1
≥1 Y3 1
Y
1
≥1
Y2
逻辑表 达式
Y1 Y2
A A
B B
D 1
解：
C 1
B 1
①逻辑函数表达式：
Y2 DC DBA DC DBA
A 1
Y1 DCB DC B DC A
DCB DC B DC A
& & && && &
Y0 DC DB
&
&
&
DC DB
Y2
Y1
Y0
②逻辑真值表：
输入
输出
D C B A Y2 Y1 Y0 0000 0 0 1 0001 0 0 1 0010 0 0 1 0011 0 0 1 0100 0 0 1 0101 0 0 1 0110 0 1 0 0111 0 1 0 1000 0 1 0 1001 0 1 0 1010 0 1 0 1011 1 0 0 1100 1 0 0 1101 1 0 0 1110 1 0 0 1111 1 0 0
② 根据真值表，写出相应的逻辑函数表达式。 ③ 将逻辑函数表达式化简,并变换为与门电路相对应的最简式。 ④ 根据化简的逻辑函数表达式画出逻辑电路图。 ⑤ 工艺设计。包括设计机箱、面板、电源、显示电路、控制开 关等等。最后还必须完成组装、测试。
实际逻 ①
辑问题
真值表
②
逻辑表达式
③的分析，就是找出给定逻辑电路输出 和输入之间的逻辑关系，并确定电路的逻辑功能。分析 过程一般按下列步骤进行：
① 根据给定的逻辑电路，从输入端开始，逐级推导 出输出端的逻辑函数表达式。
② 根据输出函数表达式列出真值表。
③ 用文字概括出电路的逻辑功能。
①
②
③
④
逻辑图 逻辑表达式
最简表达式 真值表 确定功能
ABCD Y 0000 0 0001 0 0010 0 0011 0 0100 1 0101 0 0110 0 0111 0 1000 0 1001 0 1010 1 1011 1 1100 1 1101 1 1110 1 1111 0
③调整：
D
0
0
20 30
0
50
0
70
1
1
1
11 1
1
13 1
1
1
第3章 组合逻辑电路
3.1 门级组合逻辑电路的分析和 设计方法
数字电路按其完成逻辑功能的不同特点，可划分为组 合逻辑电路和时序逻辑电路两大类。
组合逻辑电路： －－电路无记忆功能 ①从逻辑上讲，组合电路在任一时刻的输出状态仅由该时
刻的输入状态决定，而与过去的输入状态无关。 ② 从结构上讲，组合电路都是单纯由逻辑门组成，且输
例：分析下图电路的逻辑功能，已知此电路用于数据分类， 试指出该电路的用途。
D
1
& ABD
C
1
& BC D
B
1
A
&
Y
&
ABC
&
ABC
解： ①逻辑表达式： Y ABD BC D ABC ABC
ABD BC D ABC ABC
3.2 门级组合逻辑电路的分析和设计方法
②真值表：
输入 输出
1～3号生产线以A、B、C表示， 0 0 0 0 0
生产线开工为1，停工为0；
001 0 1
输出变量：
010 1 0 011 1 1
1～2号发电机以Y1、Y2表示， 1 0 0 1 0
发电机启动为1，关机为0；
101 0 1
110 0 1
111 1 1
②逻辑函数式
Y1 ABC ABC ABC ABC Y2 ABC ABC ABC ABC ABC
出不存在反馈路径。
… …
a1
y1
组合逻辑电路
an
ym
y1 f1 (a1 , a2 ,, an ) y2 f2 (a1 , a2 ,, an )
ym fm (a1 , a2 ,, an )
3.1 门级组合逻辑电路的分析和设计方法
直接由逻辑门电路构成的组合逻辑电路称为门级组合逻 辑电路。 一、门级组合逻辑电路的分析方法
1
&
&
&
&
Y1
&
&
Y2
&
与或式
与非－与非式
④ 逻辑图
例：某工厂有三条生产线，耗电分别为1号线10kW，2号线
20kW，3号线30kW，生产线的电力由两台发电机提供，其
中1号机20kW，2号机40kW。试设计一个供电控制电路，根
据生产线的开工情况启动发电机，使电力负荷达到最佳配
置。 解：①逻辑抽象
输入变量：
逻辑真值表
输入 输出 A B C Y1 Y2
C
Y
Y3
Y1
Y2
B
A
B
C
A
B
B
Y3 Y1 Y2 B
最简与或 表达式
Y ABC AB B AB B A B
真值表
ABC 000 001 010 011 100 101 110 111
电路的逻辑功能
电路的输出Y只与输入A、B Y 有关，而与输入C无关。Y和A、
1
B的逻辑关系为：A、B中只要一 个为0，Y=1；A、B全为1时，
合集下载
数字电路与逻辑设计(第三版)课件：组合逻辑电路
组合逻辑电路
54 系列和 74 系列具有相同的子系列，两个系列的参数 基本相同，主要在电源电压范围和工作环境温度范围上有所 不同， 54 系列适应的范围更大些，如表2-1 所示。不同子 系列在速度、功耗等参数上有所不同。 TTL 门电路采用 5V 电源供电。
组合逻辑电路
2. 1. 2 CMOS 门电路 CMOS 门电路由场效应管构成，它的特点是集成度高、
组合逻辑电路
图 2-2 标准 TTL 电路的输入/输出逻辑电平
组合逻辑电路
图 2-3 CMOS 电路的输入/输出逻辑电平 (a ) 5VCMOS 电路;( b ) 3. 3VCMOS 电路
组合逻辑电路
当输入电平在 U IL ( max ) 和 U IH ( min ) 之间时，逻辑电路 可能把它当作 0 ，也可能把它当作 1 ，而当逻辑电路因所接 负载过多等原因不能正常工作时，高电平输出可能低于 U OH (min ) ，低电平输出可能高于 U OL (max ) 。
图 2-5 TTL 驱动门与 CMOS 负载门的连接
组合逻辑电路
2. 2 组合逻辑电路
2. 2. 1 组合逻辑电路的特点 逻辑电路可以分为两大类:组合逻辑电路和时序逻辑电
路。组合逻辑电路是比较简单的一类逻辑电路，它具有以下 特点:
(1)从电路结构上看，不存在反馈，不包含记忆元件。 (2)从逻辑功能上看，任一时刻的输出仅仅与该时刻的 输入有关，与该时刻之前电路的状态无关。
组合逻辑电路
图 2-4 74LS 系列门电路的扇出系数和带负载能力 (a )低电平输出时;( b )高电平输出时
组合逻辑电路
4 )传输延时tP 传输延时tP指输入变化引起输出变化所需的时间，它是 衡量逻辑电路工作速度的重要指标。传输延时越短，工作速 度越快，工作频率越高。tPHL 指输出由高电平变为低电平时， 输入脉冲的指定参考点(一般为中点)到输出脉冲的相应指定 参考点的时间。 tPHL 指输出由低电平变为高电平时，输入 脉冲的指定参考点到输出脉冲的相应指定参考点的时间。标 准 TTL 系列门电路典型的传输延时为 11ns ;高速 TTL 系列 门电路典型的传输延时为3. 3ns 。 HCT 系列 CMOS 门电路 的传输延时为 7ns ; AC 系列 CMOS 门电路的传输延时为 5ns ; ALVC 系列 CMOS 门电路的传输延时为 3ns 。
第4章组合逻辑电路的分析与设计课件备课讲稿
① 根据给定的逻辑电路，从输入端开始，逐级推导 出输出端的逻辑函数表达式。
② 根据输出函数表达式列出真值表。 ③ 用文字概括出电路的逻辑功能。 ④ 改进设计，寻找最佳方案（未必进行）。
第4章 组合逻辑电路
第4章 组合逻辑电路
【例4-1】 分析图4-2所示组合逻辑电路的逻辑功能。
A
&
B
P1
& P2
① 表达式
Hale Waihona Puke G 3 B 3G G2 1
B3 B2
B2 B1
G 0 B 1 B 0
第4章 组合逻辑电路
① 表达式
G 3 B 3
G
G
2 1
B3 B2
B2 B1
G 0 B 1 B 0
② 真值表
③ 分析功能
自然二进制码至格雷码的转 换电路。
自然二进制码 格雷码
B3B2B1B0 G3G2G1G0 0000 0 0 0 0 0001 0 0 0 1 0010 0 0 1 1 0011 0 0 1 0 0100 0 1 1 0 0101 0 1 1 1 0110 0 1 0 1 0111 0 1 0 0 1000 1 1 0 0 1001 1 1 0 1 1010 1 1 1 1 1011 1 1 1 0 1100 1 0 1 0 1101 1 0 1 1 1110 1 0 0 1 1111 1 0 0 0
&
F
C
&
P3
图 4-2
第4章 组合逻辑电路
解：①根据给出的逻辑图， 逐级推导出输出端的逻辑函数表达式：
P1=AB
P2=BC P3=AC
FA•B B•A C C A B C AC
A
② 根据输出函数表达式列出真值表。 ③ 用文字概括出电路的逻辑功能。 ④ 改进设计，寻找最佳方案（未必进行）。
第4章 组合逻辑电路
第4章 组合逻辑电路
【例4-1】 分析图4-2所示组合逻辑电路的逻辑功能。
A
&
B
P1
& P2
① 表达式
Hale Waihona Puke G 3 B 3G G2 1
B3 B2
B2 B1
G 0 B 1 B 0
第4章 组合逻辑电路
① 表达式
G 3 B 3
G
G
2 1
B3 B2
B2 B1
G 0 B 1 B 0
② 真值表
③ 分析功能
自然二进制码至格雷码的转 换电路。
自然二进制码 格雷码
B3B2B1B0 G3G2G1G0 0000 0 0 0 0 0001 0 0 0 1 0010 0 0 1 1 0011 0 0 1 0 0100 0 1 1 0 0101 0 1 1 1 0110 0 1 0 1 0111 0 1 0 0 1000 1 1 0 0 1001 1 1 0 1 1010 1 1 1 1 1011 1 1 1 0 1100 1 0 1 0 1101 1 0 1 1 1110 1 0 0 1 1111 1 0 0 0
&
F
C
&
P3
图 4-2
第4章 组合逻辑电路
解：①根据给出的逻辑图， 逐级推导出输出端的逻辑函数表达式：
P1=AB
P2=BC P3=AC
FA•B B•A C C A B C AC
A
组合逻辑电路的分析和设计—逻辑函数的化简
1.卡诺图的构成 将逻辑函数真值表中的最小项重新排列成矩阵形
式，并且使矩阵的横方向和纵方向的逻辑变量的取值按 照格雷码的顺序排列，这样构成的图形就是卡诺图。
2.卡诺图的特点
卡诺图的特点是任意两个相邻的最小项在图中也是 相邻的。（相邻项是指两个最小项只有一个因子互为反 变量，其余因子均相同，又称为逻辑相邻项） 。
约束项：函数可以随意取值（可以为0，也可以为1）或不会出现 的变量取值所对应的最小项称为也叫做约束项。
例如：判断一位十进制数是否为偶数。
ABCD Y
ABCD Y
说明
0000 1 1000 1
0001 0 1001 0
0 0 1 0 1 1 0 1 0 × 不会出现
0 0 1 1 0 1 0 1 1 × 不会出现
0
1
1
0
1
1
0
1
1
1
1 ＣＤ
0
0
0
0
ＢＤ
冗余项
的将
乘代
3
积表
项每
相个
加圈
最简与或表达式 Y (A, B,C, D) BD CD AC D
两点说明
① 在有些情况下，最小项的圈法不只一种，得到的 各个乘积项组成的与或表达式各不相同，哪个是最简的， 要经过比较、检查才能确定。
AB
CD
00 01 11 10
Y A B C ABC ABC ABC (A B C ABC) (ABC ABC) (ABC ABC) AC AB BC
4
1.4逻辑函数的图形法化简
（1）最小项
①最小项的定义
如果一个函数的某个乘积项包含了函数的全部变量，其中 每个变量都以原变量或反变量的形式出现，且仅出现一次，则 这个乘积项称为该函数的一个标准积项，通常称为最小项。
式，并且使矩阵的横方向和纵方向的逻辑变量的取值按 照格雷码的顺序排列，这样构成的图形就是卡诺图。
2.卡诺图的特点
卡诺图的特点是任意两个相邻的最小项在图中也是 相邻的。（相邻项是指两个最小项只有一个因子互为反 变量，其余因子均相同，又称为逻辑相邻项） 。
约束项：函数可以随意取值（可以为0，也可以为1）或不会出现 的变量取值所对应的最小项称为也叫做约束项。
例如：判断一位十进制数是否为偶数。
ABCD Y
ABCD Y
说明
0000 1 1000 1
0001 0 1001 0
0 0 1 0 1 1 0 1 0 × 不会出现
0 0 1 1 0 1 0 1 1 × 不会出现
0
1
1
0
1
1
0
1
1
1
1 ＣＤ
0
0
0
0
ＢＤ
冗余项
的将
乘代
3
积表
项每
相个
加圈
最简与或表达式 Y (A, B,C, D) BD CD AC D
两点说明
① 在有些情况下，最小项的圈法不只一种，得到的 各个乘积项组成的与或表达式各不相同，哪个是最简的， 要经过比较、检查才能确定。
AB
CD
00 01 11 10
Y A B C ABC ABC ABC (A B C ABC) (ABC ABC) (ABC ABC) AC AB BC
4
1.4逻辑函数的图形法化简
（1）最小项
①最小项的定义
如果一个函数的某个乘积项包含了函数的全部变量，其中 每个变量都以原变量或反变量的形式出现，且仅出现一次，则 这个乘积项称为该函数的一个标准积项，通常称为最小项。
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
《组合逻辑电路的设计》公开课PPT课件
P ABC
A B C
0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 ≥1 1 1 0 1 1
L
0 1 1 1 1 1 L 1 0
L AP BP CP
A ABC B ABC C ABC
& & &
2、化简表达式
A P & L ABC( A B C ) BC AB AC B C 3、由表达式列出真值表
1
1 1
1
1 1
0
1 1
1
0 1
0
0 1
ABCD
由真值表写出逻辑表达式
Z ABCD ABCD ABCD ABCD ABCD ABCD
ABCD ABCD ABCD
化简或转换逻辑函数表达式
● 化简
Z AB CD BC AD
化简或转换逻辑函数表达式
画逻辑 电路图
1、认真读题， 把握逻辑关系
把取值为1的项写成与或式
2、设输入输出变量， 定义状态的含义
3、列真值表 目的：减少器件的数量、种类和器 件之间的连接线。减少成本，提高 效率和稳定性
1列表 2得式 3变形 4画图
形成性练习
星空卫视“中国达人秀”海选，有三名评 委。以少数服从多数的原则判定选手能否 通过海选。假设我们是电子设计师，帮他 们设计一个电路能够体现评委判定和选手 是否过关之间的逻辑关系。
C 0 0 1 1
D 0 1 0 1
血型 O型 B型 A型 AB型
以变量Z表示配型结果
Z=1表示血型相配，可以输血
Z=0表示血型不配，不可以输血
以变量Z表示配型结果
Z=1表示血型相配，可以输血 根据题意确定输入和输出变量 Z=0表示血型不配，不可以输血
A B C
0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 ≥1 1 1 0 1 1
L
0 1 1 1 1 1 L 1 0
L AP BP CP
A ABC B ABC C ABC
& & &
2、化简表达式
A P & L ABC( A B C ) BC AB AC B C 3、由表达式列出真值表
1
1 1
1
1 1
0
1 1
1
0 1
0
0 1
ABCD
由真值表写出逻辑表达式
Z ABCD ABCD ABCD ABCD ABCD ABCD
ABCD ABCD ABCD
化简或转换逻辑函数表达式
● 化简
Z AB CD BC AD
化简或转换逻辑函数表达式
画逻辑 电路图
1、认真读题， 把握逻辑关系
把取值为1的项写成与或式
2、设输入输出变量， 定义状态的含义
3、列真值表 目的：减少器件的数量、种类和器 件之间的连接线。减少成本，提高 效率和稳定性
1列表 2得式 3变形 4画图
形成性练习
星空卫视“中国达人秀”海选，有三名评 委。以少数服从多数的原则判定选手能否 通过海选。假设我们是电子设计师，帮他 们设计一个电路能够体现评委判定和选手 是否过关之间的逻辑关系。
C 0 0 1 1
D 0 1 0 1
血型 O型 B型 A型 AB型
以变量Z表示配型结果
Z=1表示血型相配，可以输血
Z=0表示血型不配，不可以输血
以变量Z表示配型结果
Z=1表示血型相配，可以输血 根据题意确定输入和输出变量 Z=0表示血型不配，不可以输血
组合逻辑电路的设计PPT课件
定义逻辑状态的含义；
根据给定的逻辑因果关系列出逻辑真值表。
计算机系
数字电子技. 术基础
3
组合逻辑电路的设计方法
(2)写出逻辑函数式； (3)将逻辑函数化简或变换成适当地形式； (4)根据化简或变换后的逻辑函数式，画出逻 辑电路图。
逻辑
逻辑
逻辑
将函数
逻辑
问题
真值表
函数式
式化简
电路图
组合逻辑电路设计步骤
组合逻辑电路的设计
计算机系
数字电子技. 术基础
1
引入
组合逻辑电路在智能控制系统中的应用。
交通信号灯
电子密码锁
计算机系
数字电子技. 术基础
ATM取款机
2
组合逻辑电路的设计方法
组合逻辑电路的设计就是根据给出的实际逻 辑问题，求出实现这一逻辑功能的最简单逻辑电 路。步骤为:
(1)进行逻辑抽象；
分析事件的逻辑因果关系，确定输入变量 和输出变量；
故障状态计算ຫໍສະໝຸດ 系数字电子技. 术基础5
实例
解：（1）进行逻辑抽象
表1
输入：红、黄、绿三盏
灯，分别用R、A、G表示， R A G Y
规定灯亮时为“1”，不
0001
亮时为“0”； 输出：故障信号，用Z表
001 0
示，规定正常工作状态
0 100
下 Z=0，发生故障时Z=1。 0 1 1 1
列出真值表如表1所示
7
课堂练习
设计一个三人表决电路，结果按“少数服从多数” 的原则决定。
计算机系
数字电子技. 术基础
8
计算机系
数字电子技. 术基础
4
实例
例1. 设计一个监视交通信号灯工作状态的逻辑电 路。每一组信号灯由红、黄、绿三盏灯组成。正常工作 情况下，任何时刻总有一盏灯点亮，而只允许有一盏灯 点亮。而当出现其他五种点亮状态时，电路发生故障， 这时要求发出故障信号，以提醒维护人员前去维修。
根据给定的逻辑因果关系列出逻辑真值表。
计算机系
数字电子技. 术基础
3
组合逻辑电路的设计方法
(2)写出逻辑函数式； (3)将逻辑函数化简或变换成适当地形式； (4)根据化简或变换后的逻辑函数式，画出逻 辑电路图。
逻辑
逻辑
逻辑
将函数
逻辑
问题
真值表
函数式
式化简
电路图
组合逻辑电路设计步骤
组合逻辑电路的设计
计算机系
数字电子技. 术基础
1
引入
组合逻辑电路在智能控制系统中的应用。
交通信号灯
电子密码锁
计算机系
数字电子技. 术基础
ATM取款机
2
组合逻辑电路的设计方法
组合逻辑电路的设计就是根据给出的实际逻 辑问题，求出实现这一逻辑功能的最简单逻辑电 路。步骤为:
(1)进行逻辑抽象；
分析事件的逻辑因果关系，确定输入变量 和输出变量；
故障状态计算ຫໍສະໝຸດ 系数字电子技. 术基础5
实例
解：（1）进行逻辑抽象
表1
输入：红、黄、绿三盏
灯，分别用R、A、G表示， R A G Y
规定灯亮时为“1”，不
0001
亮时为“0”； 输出：故障信号，用Z表
001 0
示，规定正常工作状态
0 100
下 Z=0，发生故障时Z=1。 0 1 1 1
列出真值表如表1所示
7
课堂练习
设计一个三人表决电路，结果按“少数服从多数” 的原则决定。
计算机系
数字电子技. 术基础
8
计算机系
数字电子技. 术基础
4
实例
例1. 设计一个监视交通信号灯工作状态的逻辑电 路。每一组信号灯由红、黄、绿三盏灯组成。正常工作 情况下，任何时刻总有一盏灯点亮，而只允许有一盏灯 点亮。而当出现其他五种点亮状态时，电路发生故障， 这时要求发出故障信号，以提醒维护人员前去维修。
《电子技术基础—数字电子技术》课件第3章
解 (1) 分析设计要求, 确定逻辑变量。 这是一个可完成一位二进制加法运算的电路, 设两个加数 分别为A和B, 输出和为S, 进位输出为C。 (2) 列真值表。 根据一位二进制加法运算规则及所确定 的逻辑变量, 可列出真值表如表3-5所示。 (3) 写逻辑表达式。
S AB AB A B
(3-7)
利用异或门组成的全加器如图3-7所示。
图3-7 全加器 (a) 逻辑图; (b) 逻辑符号
2. 多位加法器 多个1位二进制全加器的级联就可以实现多位加法运算。 根据级联方式, 可以分成串行进位加法器和超前进位加法器两 种。 图3-8 为由4个全加器构成的4位串行进位加法器。 这种 加法器的特点是： 低位全加器输出的进位信号依次加到相邻 高位全加器的进位输入端, 最低位的进位输入端接地, 同时每 一位的加法运算必须要等到低一位的进位产生以后才能进行, 因此, 串行进位加法器的运算速度较慢。
Y1 AB, Y3 AB, Y2 Y1 Y3
AB AB AB AB
(2) 列真值表。 真值表如表3-3所示。
(3) 分析功能。 此电路是一位数值比较器, 功能为 Y1=1： A＜B Y2=1： A=B Y3=1： A＞B
3.3 组合逻辑电路的设计
3.3.1 组合逻辑电路的设计方法 组合逻辑电路的设计可按以下步骤进行： (1) 分析设计要求, 确定逻辑变量, 在进行组合电路设计
来变换完成的, 加法器是实现加法运算的核心电路。 在例3-4 中, 我们已提到了在不考虑低位进位情况下完成一位二进制加 法运算的半加器。 而在进行多位二进制加法运算时, 必须考 虑低位的进位。
1. 全加器 将两个1位二进制数及低位进位数相加的电路称为全加器。 如设两个多位二进制数相加, 第i位上的两个加数分别为Ai、 Bi, 来自低位的进位为Ci－1, 本位和数为Si, 向高位的进位数为 Ci, 则全加器的运算规律如真值表3-6所示。
S AB AB A B
(3-7)
利用异或门组成的全加器如图3-7所示。
图3-7 全加器 (a) 逻辑图; (b) 逻辑符号
2. 多位加法器 多个1位二进制全加器的级联就可以实现多位加法运算。 根据级联方式, 可以分成串行进位加法器和超前进位加法器两 种。 图3-8 为由4个全加器构成的4位串行进位加法器。 这种 加法器的特点是： 低位全加器输出的进位信号依次加到相邻 高位全加器的进位输入端, 最低位的进位输入端接地, 同时每 一位的加法运算必须要等到低一位的进位产生以后才能进行, 因此, 串行进位加法器的运算速度较慢。
Y1 AB, Y3 AB, Y2 Y1 Y3
AB AB AB AB
(2) 列真值表。 真值表如表3-3所示。
(3) 分析功能。 此电路是一位数值比较器, 功能为 Y1=1： A＜B Y2=1： A=B Y3=1： A＞B
3.3 组合逻辑电路的设计
3.3.1 组合逻辑电路的设计方法 组合逻辑电路的设计可按以下步骤进行： (1) 分析设计要求, 确定逻辑变量, 在进行组合电路设计
来变换完成的, 加法器是实现加法运算的核心电路。 在例3-4 中, 我们已提到了在不考虑低位进位情况下完成一位二进制加 法运算的半加器。 而在进行多位二进制加法运算时, 必须考 虑低位的进位。
1. 全加器 将两个1位二进制数及低位进位数相加的电路称为全加器。 如设两个多位二进制数相加, 第i位上的两个加数分别为Ai、 Bi, 来自低位的进位为Ci－1, 本位和数为Si, 向高位的进位数为 Ci, 则全加器的运算规律如真值表3-6所示。
第五章 组合逻辑电路
7
三．数据选择器的应用 1．数据选择器的扩展 作为一种集成器件，最大规模的数据选择器是 16选1 。 如果需要更大规模的数据选择器，可通过扩展实现。
用 74LS153 扩展成的 8 选 1 的数据选择器电路如图 2.13 所 示。当 A2=0 时，左 4 选 1 数据选择工作，通过 A1A0 选择 D0 、 D1 、 D2 、 D3 中的一个由 1Y 输出到 Y 。当 A2=1 时，右 4 选 1 数据选择工作，通过 A1A0 选择 D4 、 D5 、 D6 、 D7 中的一个 由2Y输出到Y。 若采用74LS253，则将1Y和2Y直接连接即可。以此类推， 两片8选1的数据选择器可以扩展为16选1，两片16选1可以 扩展为32选1数据选择器。
& A B C & P & & Ý 1 ¡ L
解：（1）由逻辑图逐级写出逻辑表达式。
P ABC
L AP BP CP A ABC B ABC C ABC
（2）化简与变换。
L ABC( A B C) ABC A B C ABC ABC
（3）由表达式列出真值表 （4）逻辑功能分析 可知，当 A 、 B 、 C 三个变 量不一致时，输出为“ 1” ， 该电路称为“不一致电路”
F ( X , Y , Z ) m(1,2,3,4,5,6)
解法 1 ：作逻辑函数 的真值表（由于此时做 成 表 2.7 的 形 式 有 一 定 困 难 ， 可 以 写 成 表 2.8 的形式）
设A1=X；A0=Y；由真 值表，并比较Z与L的关 系可得：D0=Z， D1=D2=1，D3= Z 。 （逻辑图略）
二．组合逻辑电路框图表示
任一组合逻辑电路均可以由以下逻辑框图表示。
组合逻辑电路的设计幻灯片PPT
〔2〕列出逻辑真值表
由真值表可得逻辑函数表 达式：
FA B C A B C AC B ABC
上页 下页 返回
数字电路
〔3〕利用卡诺图化简
FBC AC A B 1） （
FA BBC AC A• BBC •A C 2）
上页 下页 返回数字电路源自〔4〕画出逻辑电路图 A B F C
用与非门实现逻辑电路图
先圈大 后圈小
上页 下页
逻辑 电路图
返回
数字电路
实例3： 有一火灾报警系统，设有烟感、温感、紫 外光感三种不同类型的火灾探测器。为了防止误报 警，只有当其中有两种或两种以上类型的探测器发 出火灾探测信号时，报警系统才产生报警控制信号， 试设计产生报警控制信号的电路。
［解］〔1〕根据逻辑要求设置逻辑输入、输出变 量。
上页 下页 返回
数字电路
组合逻辑电路的设计
一、设计要求
实际逻辑 问题
最简逻辑 电路
器件数最 少
器件种类 最少
器件之间 连线最少
上页 下页 返回
数字电路
二、设计步骤
逻辑
逻辑
问题 逻辑抽象 真值表
确定输入变量、 输出变量
定义逻辑状 态的含义 〔赋值〕
圈越大 越好
逻辑表达 式及化简
卡诺图绘 制及化简
圈个数越 少越好
形式 变换
用A、B、C分别代表烟感、温感、紫外光感三种探 测器的探测输出信号，作为报警控制电路的输入变 量，以“1〞表示高电平，“0〞表示低电平，高电 平表示有火灾报警，低电平表示无火灾报警；
上页 下页 返回
数字电路
F为报警控制电路的输出，以“1〞表示高电平， “0〞表示低电平，同样高电平表示有火灾报警，低 电平表示无火灾报警。
由真值表可得逻辑函数表 达式：
FA B C A B C AC B ABC
上页 下页 返回
数字电路
〔3〕利用卡诺图化简
FBC AC A B 1） （
FA BBC AC A• BBC •A C 2）
上页 下页 返回数字电路源自〔4〕画出逻辑电路图 A B F C
用与非门实现逻辑电路图
先圈大 后圈小
上页 下页
逻辑 电路图
返回
数字电路
实例3： 有一火灾报警系统，设有烟感、温感、紫 外光感三种不同类型的火灾探测器。为了防止误报 警，只有当其中有两种或两种以上类型的探测器发 出火灾探测信号时，报警系统才产生报警控制信号， 试设计产生报警控制信号的电路。
［解］〔1〕根据逻辑要求设置逻辑输入、输出变 量。
上页 下页 返回
数字电路
组合逻辑电路的设计
一、设计要求
实际逻辑 问题
最简逻辑 电路
器件数最 少
器件种类 最少
器件之间 连线最少
上页 下页 返回
数字电路
二、设计步骤
逻辑
逻辑
问题 逻辑抽象 真值表
确定输入变量、 输出变量
定义逻辑状 态的含义 〔赋值〕
圈越大 越好
逻辑表达 式及化简
卡诺图绘 制及化简
圈个数越 少越好
形式 变换
用A、B、C分别代表烟感、温感、紫外光感三种探 测器的探测输出信号，作为报警控制电路的输入变 量，以“1〞表示高电平，“0〞表示低电平，高电 平表示有火灾报警，低电平表示无火灾报警；
上页 下页 返回
数字电路
F为报警控制电路的输出，以“1〞表示高电平， “0〞表示低电平，同样高电平表示有火灾报警，低 电平表示无火灾报警。