基于M451和SI5040的10G误码测试仪的设计与实现
第７期 ２０１７年４ ＮＯ．７ ＡＰＦｉｌ，２０１７
基于Ｍ４５１和Ｓｌ５０４Ｏ的１ ＯＧ
误码测试仪的设计与实现
高学严，彭魏魏
（江苏奥雷光电有限公司技术部，江苏镇江２１ ２００９）
摘要：１０Ｇ误码测试仪是用于测量ｌ０Ｇ数据传输设备链路通道质量的一种重测试设备，是一种可靠的通信系统测量工
具１０Ｇ误码测试仪被广泛地应用于通信设备的生产调试、检验以及日常维护等方面 根据此功能，文章研究并设计了一 种基于Ｍ４５１和ＳＩ５０４０的误码测试仪，详细地分析和介绍了各个模块的工作原理．
关键词：１０Ｇ误码测试；Ｍ４５ｌ；Ｓ１５０４０
１误码率概述 随着社会的进步和科学技术的发展，人们对通信的速
度要求提出了更高的要求，由丁数字通信具有容量大、速度
快等优点被重点发展，并得到广泛应用。目前伴随着ＳＦＰ＋，
ＸＦＰ等１０Ｇ段的通信速率光通信模块应用普及，也对ｌ０Ｇ段 的通信测试设备提出了多要求。尤其是ｌ０Ｇ段的误码测试
仪，因为误码仪是测量数字通信可靠性的重要设备，是生产
测试和维修测试的必要设备。
误码率是衡量数据通信通道质量的重要参数指标，是
由误码测试仪通过将数据从发射端输｝｝｛经过整个数据链路 冉正确回到数据接收端的数据个数与发射端发射的数据总
个数的比值关系算出来的，可以直接反映数据通道的通信质
量和数据通信通道的可靠性。现有的１０Ｇ段的误码测试仪都
存在体积较大、价格昂贵、携带不方便等缺点，给生产测试
和维修测试带来诸多不便，尤其是在 程现场维修检测更 ＪＪ口困难。因此设计的这款基于Ｍ４５１￣ＩｌＳｌ５０４０ｆｌ＜Ｊ ｌ０Ｇ段误码
测试仪式非常有必要的。
２测试原理及组成
２．１误码测试仪 误码测试仪，如图１所示。
图１误码测试仪 ２．２测试原理 本设备以Ｍ４５ｌ为主控芯片，其在系统中作川主要是没 置数据的接收和控制系统 作的调度。首先接收触摸屏界
ｉ面设置过来的参数，包含测试用的伪随机码型、速率、测试
时间和开始启动信ｒ』等诸多参数，然后Ｍ４５１通过Ｉ１Ｃ数据总
线按照测试目标速率要求进行配置ＳＩ５１４晶体振荡器的输出
频率，然后再通过ＩＩＣ总线配置误码测试仪 片Ｓ１５０４０， 其产生相对应的伪随机码，按照一定的速率输出。ＳＩ５０４０在
作者简介：高学严（１９８０一），男．江苏泗洪 接ｑｋ￣１］Ｍ４５ｌ传递过来的启动指令以后会自动根据内部寄存
器配置产生相对应的伪随机码￣ＮＰＲＢＳ３１，按照预定的目标
速率运行并在数据输ｍ端输出，伪随机码通过发射端的差
分同轴电缆输 到待测试砹备 ｛Ｉ，带测试－｝殳备将接收到的 数据转到期发射端，由发射端将数据再通过差分同轴电缆
传￣Ｉ］Ｓ１５０４０接收端。ＳＩ５０４０通过内部集成模块根据时钟信
号判断数据是否同步，如果同步再判断数据和相位是否正 确，最后柃测判断误码情况，如果有误码产生也会将误码的
个数保存到５个字节寄存器中，ＳＩ５０４０也会将榆测到的数据
总个数保存到另４，ｂ５个字节寄存器中。测试过程ｑ￣Ｍ４５ｌ精确
汁时并定期从Ｓ１５０４０读取误码测试仪榆测到的误码个数，
判断是否有误码产生和计算误码率，同时在触摸屏界面 ．１
显示结果。
３硬件设计 Ｓｉ５０４０是Ｓｉｌｉｃｏｎ Ｌａｂｏｒａｔｏｒｉｅｓ公司高速产品线的产品。
Ｓｉ５０４０支持的模拟与数字信号质量监测功能有多种，有模拟
信号丢失（Ｌｏｓｔ ｏｆ Ｓｉｇｎａｌ，ＬｏＳ）检测、连续相同数字检测和 眼图开度测量功能，还提供多种回路测试功能，有线路旧环
测试、ＸＦＩ电口回路测试等，带有内部ＰＲＢＳ７￣ＨＰＲＢＳ３ｌ码流
生成和检查功能。
Ｓｉ５０４０可以提供的速率是９．８～Ｉ１．３５ Ｇｂｐｓ连续可调。 ＰＲＢＳ码流有ＰＲＢＳ７＃ＨＰＲＢＳ３１两种可选。具有灵活的串口
控制，集成了ＩＩＣ￣ＨＳＰＩ通信接口供选择使用。 ＳＩ５１４是Ｓｉｌｉｃｏｎ Ｌａｂｏｒａｔｏｒｉｅｓ公司的Ｓ１５１４晶体振荡器，
其输ｆ Ｈｌ Ｌ作步贞率范围０．１～２５０ ＭＨｚ，ＲＭＳ抖动低于１ ｐｓ，多 种电半输｝Ｈ形式，有ＰＥＣＬ，ＬＶＤＳ，ｃＭ０Ｓ和ＣＭＬ等。集成
了ＩＩＣ总线接口，方便外部灵活控市ＩＪ其输出频率。
Ｍ４５１是新塘科技的Ｍ４５１系＠３２位微控制器，内嵌ＡＲＭ
Ｃｏｒｔｅｘ．Ｍ４Ｆ处理器，扩展￣ＤＳＰ功能和带浮点运算单元，最
大主频７２ ＭＨｚ，内置２５６ ｋｂ Ｆｌａｓｈ，３２ ｋｂ ＳＲＡＭ，带有丰
富的外设如：定时器、ｌ２位ＡＤＣ、ｌ２位ＤＡＣ，ＧＰＩＯ，ＲＴＣ， ＵＡＲＴ，ＳＰＩ，Ｉ２Ｃ，１２Ｓ，ＰＷＭ、模拟比较器、温度传感器、电
压复位和掉电枪测功能等，Ｉ：作电压：２．５～５．５ Ｖ：工作温度：
一４０～１０５℃。产 应用十分广泛。Ｓｉ５Ｏ４０和Ｍ４５ｌ硬件原理如
图２所永。
１２９ 第７期 无线互联科技・技术应用 ＮＯ．７ Ａｐｒｉ１，２０１７
在误码测试仪上电
时，Ｍ４５ｌ首先对系统进行 初始化并进行部分参数设
置，然后等待Ｍ４５ｌ进入等
待状态，等待触摸屏传来
的参数和指令，当Ｍ４５１接
收到参数和指令以后，按 照触摸屏传递来的参数要
求分别配置ＳＩ５１４的输出
频率￣ＤＳ１５０４０的伪随机码
型等参数，当Ｍ４５１收到触
摸屏传递过来的启动指令 后再通过ＩＩＣ总线将启动
误码测试仪运行的指令传
递到Ｓｌ５０４０，ＳＩ５０４０接到
启动指令后启动误码测试 仪的测试功能，测试过程
中Ｍ４５ ｌ定时５００ ＭＳ读取
误码个数，判断是否有误
码产生，在读取误码个数
的同时也读出数据总数， 判断是否有误码产生并计
算误码率，将测试结果送
到触摸屏界面显示。
４触摸屏界面功能 系统的主界面采用触
摸屏，参数的输入和测试
结果的输出都是通过触摸 屏实现，设置的参数只要
有伪随机码、速率和运行
时间，测试结束后在触摸
屏 显示运行时『自Ｊ，误码
个数和误码率。通过界面按钮可以输入误码测试仪的启动
和停止。通过文本输入可设置码型为ＰＲＢＳ７或ＰＲＢＳ３１，速 率从９．８～ｌ１．３５ ＧＨｚ。运行时间实时计时并显示，运行总时问
小于等于ｌ ２ｏｏｄ，ｔ￣。 图２单片机软件工作设计
５ 结语
根据生产和维修人员的使用情况和对本１０Ｇ误码测试仪
的使用的实际感受，可以证明本ｌ０Ｇ误码测试仪的设计和开
发时成功的。其体积小、成本低、运行安全稳定，是一款件价 比极高的ｌ０Ｇ误码测试仪。
【参考文献】
［１］ｓｌＬＩＣＯＮ ＬＡＢＳ．Ｓ１５０４０资料手￣－［ＥＢ／ＯＬ］．（２０１７—０４—１０）【２０１２—１２—２５］．ｈｔｔｐ：／／ｗｗｗ．ｄｏｃｉｎ．ｃｏｍ／ｐ一１４２８８１９１６０．ｈｔｍ１．
［２］ＳＩＬＩＣＯＮ ＬＡＢＳ．ＳＩ５１４资料手＠［ＥＢ／ＯＬ］．（２０１７—０４ １０）［２００４．０４—１２］．ｈｔｔｐ：／／ｗｗｗ．ｄａｔａｓｈｅｅｔ８．ｃｎ／ＰＤＦ／９７０２６１／ＳＩ５１４一ｐｄ￣ｈｔｍ１．
Ｄｅｓｉｇｎ ａｎｄ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ １ ０Ｇ ｅｒｒｏｒ ｔｅｓｔｅｒ ｂａｓｅｄ ｏｎ Ｍ４５ １ ａｎｄ ＳＩ５０４０
Ｇａｏ Ｘｕｅｙａｎ，Ｐｅｎｇ Ｗｅｉｗｅｉ
（Ｊｉａｎｇｓｕ Ａｏｌｅｉ Ｐｈｏｔｏｅｌｅｃｔｒｉｃ Ｃｏ．，Ｌｔｄ．，Ｔｅｃｈｎｏｌｏｇｙ Ｄｅｐａｒｔｍｅｎｔ，Ｚｈｅｎｊｉａｎｇ ２１２００９，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：１０Ｇ ｂｉｔ ｅｒｒｏｒ ｔｅｓｔｅｒ ｉｓ ｕｓｅｄ ｔｏ ｔｅｓｔ ａ ｗｅｉｇｈｔ ｍｅａｓｕｒｉｎｇ １０Ｇ ｄａｔａ ｔｒａｎｓｍｉｓｓｉｏｎ ｅｑｕｉｐｍｅｎｔ ｌｉｎｋ ｃｈａｎｎｅｌ ｑｕａｌｉｔｙ ｅｑｕｉｐｍｅｎｔ，
ｃｏｍｍｉｓｓｉｏｎｉｎｇ ｉｓ ａ ｍｅａｓｕｒｉｎｇ ｉｎｓｔｒｕｍｅｎｔ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ．１０Ｇ Ｂｅｒｔ ｒｅｌｉａｂｌｅ ｉｓ ｗｉｄｅｌｙ ｕｓｅｄ ｉｎ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｅｑｕｉｐｍｅｎｔ，
ｉｎｓｐｅｃｔｉｏｎ ａｎｄ ｍａｉｎｔｅｎａｎｃｅ ａｎｄ ｏｔｈｅｒ ａｓｐｅｃｔｓ．Ａｃｃｏｒｄｉｎｇ ｔｏ ｔｈｉｓ ｆｅａｔｕｒｅ，ｔｈｉｓ ｐａｐｅｒ ｓｔｕｄｉｅｓ ａｎｄ ｄｅｓｉｇｎ ａ Ｂｅｒｔ Ｍ４５１ ａｎｄ Ｓ１５０４０ ｂａｓｅｄ Ｏｎ
ｔｈｅ ｄｅｔａｉｌｅｄ ａｎａｌｙｓｉｓ ａｎｄ ｉｎｔｒｏｄｕｃｅｓ ｔｈｅ ｗｏｒｋｉｎｇ ｐｒｉｎｃｉｐｌｅ ｏｆｅａｃｈ ｍｏｄｕｌｅ．
Ｋｅｙ ｗｏｒｄｓ：１０Ｇ ｅｒｒｏｒ ｔｅｓｔ；Ｍ４５１；Ｓ１５０４０
１３０——
基于FPGA的智能误码测试仪
第２２卷第３期 ２０１２年３月 计算机技术与发展 ＣＯＭＰＵ ｎ￡Ｒ ＴＥＣＨＮＯＬＯＧＹ ＡＮＤ ＤＥＶＥＬＯＰＭＥＮＴ Ｖｏｌ｜２２ Ｎｏ．３ Ｍａｒ．２０ｌ２
基于ＦＰＧＡ的智能误码测试仪
唐维智，刘瑞兰 （南京邮电大学自动化学院，江苏南京２１００４６）
摘要：现有的大多数市售误码仪无法完成对实际工作中大量存在的特殊信道的误码测试，文中实现了一种基于ＦＰＧＡ的 多接口码型、多传输速率的误码测试仪的设计。先从误码测试仪的基本原理框图人手，介绍它的各个功能子模块的作用， 并侧重分析了误码测试仪的一些关键模块的工作原理及具体实现方法。在此基础上还给出了一种新的实现误码率统计 的运算方法，使得系统用较少的逻辑资源实现了对误码测试结果的计算。误码仪选用了单片机和ＦＰＧＡ作为核心器件，提 高它的升级和可移植能力。 关键词：ＦＰＧＡ；ｍ序列；ＨＤＢ３编译码；位同步；误码率 中图分类号：ＴＰ３９ 文献标识码：Ａ 文章编号：１６７３－６２９Ｘ（２０１２）０３—０１４９－０４
ＩｎｔｅｌｌｉｇｅｎｔＢｉｔ Ｅｒｒｏｒ Ｒａｔｅ Ｔｅｓｔｅｒ Ｂａｓｅｄ ｏｎ ＦＰＧＡ
ＴＡＮＧ Ｗｅｉ—ｚｈｉ，ＬＩＵ Ｒｕｉ－ｌａｎ （Ｓｃｈｏｏｌ ｏｆ Ａｕｔｏｍａｔｉｏｎ，Ｎａｎｊｉｎｇ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｐｏｓｔｓ ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｎａｎｊｉｎｇ ２１００４６，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｍｏｓｔ ｏｆ ｔｈｅ ｅｘｉｓｔｉｎｇ ｃｏｍｍｅｒｃｉａｌ ｂｉｔ ｅｒｒｏｒ ｒａｔｅ ｔｅｓｔｅｒ（ＢＥＲＴ）ｃａｌｌ ｎｏｔ ｂｅ ｃｏｍｐｌｅｔｅｄ ｏｎ ｔｈｅ ａｃｔｕａｌ ｗｏｒｋ ｉｎ ｔｈｅ ｓｐｅｃｉａｌ ｃｈａｎｎｅｌ ｆｏｒ ｂｉｔ ｅｒｒｏｒ ｔｅｓｔ．ＢＥＲＴ ｉｓ ｐｒｅｓｅｎｔｅｄ ｂａｓｅｄ ｏｎ ＦＰＧＡ ｃｈｉｐ，ｗｈｉｃｈ ｉｓ ｄｅｓｉｇｎｅｄ ｗｉｔｈ ｍｕｌｔｉ—ｉｎｔｅｒｆａｃｅ ｃｏｄｅ ｐａｎｅｍｓ ａｎｄ ｍｕｌｔｉ—ｔｒａｎｓｍｉｓｓｉｏｎ ｒａｔｅｓ， ｓｔａｒｔｉｎｇ ｆｒｏｍ ｔｈｅ ｂａｓｉｃ ｂｌｏｃｋ ｇｒａｐｈ ｏｆ ｔｈｅ ｅｒｒｏｒ ｃｏｄｅ ｉｎｓｔｒｕｍｅｎｔ．Ｉｎｔｒｏｄｕｃｅ ｔｈｅ ｆｕｎｃｔｉｏｎ ｏｆ ｅａｃｈ ｍｏｄｕｌｅ，ｔｈｅｎ ｌａｙ ｅｍｐｈａｓｉｓ ｏｎ ｄｉｓｃｕｓｓｉｏｎ ｏｆ ｔｈｅｉｍｐｌｅｍｅｎｔａｔｉｏｎｍｅｔｈｏｄｆｏｒｔｈｅｋｅｙｍｏｄｕｌｅｉｎｔｈｅ ｅｎ＇ｏｒ ｃｏｄｅｉｎｓｔｒｕｍｅｎｔ．Ｏｎｔｈｉｓ ｂａｓｉｓ，ａｌｓｏ ｐｒｅｓｅｎｔ ａ ｎｅｗ ｓｔａｔｉｓｔｉｃａｌｍｅｔｈｏｄｔｏ ａｃｈｉｅｖｅ ｅｒｒｏｒ ｒａｔｅ，ａｖｏｉｄｉｎｇ ｉｎｓｉｇｎｉｆｉｃａｎｔ ｄｉｖｉｓｉｏｎ ｃａｌｃｕｌａｔｉｏｎ ａｎｄ ｉｎｓｔｅａｄ ｏｆ ｌｅｓｓ ｒｅｓｏｕｒｃｅ ｃｏｎｓｕｍｐｔｉｏｎ ｔＯ ａｃｈｉｅｖｅ ｂｉｔ ｅｒｒｏｒ ｒａｔｅ．ＢＥＲＴ ｓｅｌｅｃｔｅｄ ｔｈｅ ｓｉｎｇｌｅ ｃｂｉｐ ｃｏｍｐｕｔｅｒ ａｎｄ ｔｈｅ ＦＰＧＡ ｄｅｖｉｃｅ ｆｏｒ ｕｐｇｒａｄｉｎｇ ａｎｄ ｉｍｐｒｏｖｉｎｇ ｉｔｓ ｐｒｏｂａｂｉｌｉｔｙ． Ｋｅｙ ｗｏｒｄｓ：ＦｇＧＡ；ｍ ａｒｒａｎｇｅ；ＨＤＢ３ ｃｏｄｅ ａｎｄ ｄｅｃｏｄｅ；ｂｉｔ ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ；ＢＥＲ
一种基于FPGA的新型误码仪设计
雹 蔫域
一种基于ＦＰＧＡ的新型误码仪设计
俞斌
（湖南工学院衡阳４２１００８）
摘要：本文设计主要分为误码仪硬件电路的设计和ＦＰＧＡ内部功能的软件设计两个部分，硬件设计主要是ＦＰ－ ＧＡ的外围电路设计，ＲＳ２３２电路设计，Ｅ ＰＲＯＭ电路设计以及按键和指示灯等；软件设计主要是实现了传输速率 在ｌ一２４ ＭＨｚ内８种速率可调、２’一１位、２ 一１位、２”一１位３种序列长度的伪随机码码型可选、可手动发送误 码、误码检测以及ＦＰＧＡ片外资源总体控制等误码仪主要功能。 关键词：误码仪；ＦＰＧＡ；ＬＣＭ 中图分类号：＇ｒｂｔ９３２ 文献标识码：Ａ
Ｄｅｓｉｇｎ ｏｆ ｎｅｗ ｔｙｐｅ ｂｉｔ ｅｒｒｏｒ ｔｅｓｔｅｒ ｂａｓｅｄ ｏｎ ＦＰＧＡ
ＹＵ Ｂｉｎ
（Ｈｕｎａｎ Ｉｎｓｔｉｔｕｔｅ ｏｆＴｅｃｈｎｏｌｏｇｙ， ，ｌｇ 昭４２１００８，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｔｈｅｒｅ ａｒｅ ｍａｉｎｌｙ ２ ｐａｒｔ ｄｅｓｉｇｎｓ ｉｎ ｔｈｉｓ ｐａｐｅｒ，ｈａｒｄｗａｒｅ ｄｅｓｉｇｎ ａｎｄ ｓｏｆｔｗａｒｅ ｄｅｓｉｇｎ ｗｈｉｃｈ
ｂａｓｅｄ ｏｎ ＦＰＧＡ．Ｔｈｅ ｈａｒｄｗａｒｅ ｄｅｓｉｇｎ ｉｓ ｍａｉｎｌｙ ａｂｏｕｔ ｔｈｅ ｃｉｒｃｕｉｔｓ ａｒｏｕｎｄ ＦＰＧＡ，ＲＳ２３２ ｃｉｒｃｕｉｔｓ，Ｅ
ＰＲＯＭ ｃｉｒｃｕｉｔｓ，ｋｅｙ ａｎｄ ｌｅｄ ｌａｙｏｕｔ ｄｅｓｉｇｎｓ．Ｓｏｆｔｗａｒｅ ｄｅｓｉｇｎ ａｒｅ ｒｅａｌｉｚｅｄ ｓｏｍｅ ｆｕｎｃｔｉｏｎｓ ｌｉｋｅ ８ ｌｅｖｅｌ
ｓｐｅｅｄ ｃｏｎｔｒｏｌ ｄｕｒｉｎｇ １ ｔｏ ２４ ＭＨｚ，３ ｃｏｄｅ ｔｙｐｅ ｔｏ ｃｈｏｏｓｅ ２ 一１，２ 一１，２ 一１，ｓｅｎｔ ｅｒｒｏｒ ｃｏｄｅ ｍａｎｎ． ａｌｌｙ，ｂｉｔ ｅｒｒｏｒ ｒａｔｅ ｔｅｓｔ ａｎｄ ｓｏｍｅ ｏｔｈｅｒ ｒｅｓｏｕｒｃｅｓ ｃｏｎｔｒｏｌ ａｒｏｕｎｄ ＦＰＧＡ，ａｎｄ ｓｏ ｏｎ， Ｋｅｙｗｏｒｄｓ：ＢＥＲＴ；ＦＰＧＡ；ＬＣＭ
误码率测试实验
洛阳理工学院实验报告
系部 计算机与信息工程系 班级 学号 姓名
课程名称 物联网 实验日期
实验名称 误码率测试实验 成绩
实验目的：
熟悉CC2530芯片的射频通信RF寄存器模组配置以及使用方法
实验条件：
1、EMIOT-WGB-1网关板2、EMIOT-EMU-1仿真器3、CC2530节点 4、计算机
实验内容与步骤：
1、 建立一个新项目
点击 Project 菜单，选择 Greate New Project ... ，弹出对话框，在Tool chain下拉栏中选择8051，Project templates栏中选择“Empty project”，点击“OK”按钮，弹出对话框，在“文件名”文本框中输入文件名，如“ledpro”，点击保存，选择工程保存的位置，如C:\CC2530LAB\301ledpro\，一个空工程就建好了。
2、 创建程序文件
选择菜单 Project\Add File,或者在工作区窗口中工程名上点击右键，在弹出的快捷菜单中选择Add File，弹出“Add Files” 对话框，选择需要的文件，点击“打开”命令按钮。如没有建好的程序文件也可点击工具栏上的“new
document”或选择菜单File-〉New-〉File新建一个空文本，向文件里添加代码。
3、 配置项目设置
选择 Project 菜单下的 Options... 配置与 CC2530 相关的选项。按下图配置Target，选择Code model 和 Data model，以及其它参数。点击 Derivative
information栏右边的按钮，选择程序安装位置， IAR Systems\ Embedded
Workbench 4.05 Evaluation version\8051\config\derivatives\chipcon下的文件CC2530.i51。
4、 下载到CC2530开发板
误码仪 操作规程
误码仪 操作规程
1.主要性能指标
A.码型：伪随机序列码，人工码字
B.速率：155.52,622.08,1250,2488Mb/s；自定义：30～3200Mb/s
C.发数据摆幅：70～1200mV可调
D.工作温度0℃～40℃
2.操作规程
2.1自环校准测试
收数据（+）与发数据(+)相连，收数据（-）与发数据（-）相连，连接线用50欧姆同轴线缆。按START/STOP启动测试，如果错码，无数据这两个状态指示灯不亮，说明该仪器正常。否则仪器不正常。
2.2误码率测试接线
测量RJ45端口1,3,5,7线路时接线
测量RJ45端口2,4,6,8线路时接线
2.3参数设置
在停止测试时按下“↑/MENU”键进入设置菜单
A设置测试码型
选择2E7+1码型。
B设置测试电平
100BASE-T样品选择210mV；1000BASE-T样品选择350mV。
C设置测试速率
根据被测样品，于菜单最下端设置自定义测试速率。
2.4 测试
依据IEC188802.21-2004中6.2.3.5条款对信号SPD的误码率测试要求选择测试时间。
100BASE-T与1000BASE-T样品均需测试10min，以确定是否因SPD插人而在数字传输系统中引起误码。
测试结束后记录样品误码率。 2.5测试注意事项
A.测试前，检查接口处的连接是否可靠。
B.100BASE-T试品的实际传输速率为125Mb/s。
3.仪器设备的维护
3.1中心应安排专人负责每天的卫生清扫工作，保持室内和仪器的清洁。
3.2每次使用结束后应将测试线取下，整理。
3.3经长期使用，如仪器设备工作出现不稳定或异常现象，严禁私自拆卸修理，应及时向技术负责人汇报，需要时请专业人员维修并填写维修记录表。
4.期间核查
4.1人员比对：每三个月进行一次实验室人员比对。
4.2设备比对：采取留样方式，由办公室保存同一厂家的同一批次的标准件，每年对设备进行比对。
基于FPGA的智能误码测试仪 2
基于FPGA的智能误码测试仪
郝云芳
【期刊名称】《西安邮电学院学报》
【年(卷),期】2006(011)005
【摘 要】误码仪是评估信道性能的基本测量仪器.先从误码仪的基本框图入手,介绍其中各个功能模块的作用;之后着重讨论误码仪中关键模块的实现方法;最后介绍误码仪的外围附件和扩展能力.
【总页数】4页(P36-39)
【作 者】郝云芳
【作者单位】西安邮电学院,电子与信息工程系,陕西,西安,710121
【正文语种】中 文
【中图分类】TN911
【相关文献】
1.基于FPGA的智能误码测试仪 [J], 高翔;赵利;叶梧
2.基于FPGA的FSO通信误码测试仪的设计 [J], 闫思家;彭仁军;高建双;冯波
3.基于FPGA的串行自适应误码测试仪设计 [J], 钟鸣;江洁;华伊;魏祎;陆卫强
4.基于FPGA的智能误码测试仪 [J], 唐维智;刘瑞兰
5.基于FPGA的误码测试仪研究与设计 [J], 张强;彭向伟
因版权原因，仅展示原文概要，查看原文内容请购买
PAM4高速光模块误码测试系统硬件设计
PAM4高速光模块误码测试系统硬件设计
胡庆昆;尤青;宋英雄;张倩武
【期刊名称】《工业控制计算机》
【年(卷),期】2022(35)8
【摘 要】设计了一种兼容NRZ与PAM4信号调制的多通道高速误码测试仪系统方案,支持单通道测试速率为1.25 Gbps~56 Gbps。硬件系统采用Inphi公司ASIC芯片IN015050作为码型发生与接收器,同时设计了专用时钟模块板用于提供差分时钟输入,以及用于扇出光模块信号的夹具板。系统中PCB设计采用高速板材与共面波导结构解决了传输线的信号完整性问题,符合CEI-28G-VSR与OIF-56G-VSR协议规范。所设计的硬件系统经过眼图分析,输出电眼图指标jitter-PP为4.358 ps,均方值jitter-RMS为704.0 fs,搭载DML调制100G-LR4光模块测试光眼图容限为12.5%,PAM4模块误码率低于10-5量级,符合IEEE Std 802.3bs协议标准。
【总页数】4页(P30-33)
【作 者】胡庆昆;尤青;宋英雄;张倩武
【作者单位】上海大学特种光纤与光接入网重点实验室
【正文语种】中 文
【中图分类】TN9
【相关文献】 1.基于VXI总线的高速数据测试模块硬件设计2.一种用于400 Gb/s光模块测试的低成本PAM4信号BERT3.烽火信息：烽火通信“10Gbit／s甚短距离并行光传输模块与系统”、“超强前向误码纠错（FEC）技术”通过国家863验收4.基于VXI总线系统的误码测试模块5.基于FPGA的高速误码率测试仪的硬件设计
因版权原因，仅展示原文概要，查看原文内容请购买
SDH误码测试分析
欢迎品鉴，希望能帮到您！
可编辑 SDH误码测试
一、误码特性
1、基本概念：
差错（Error误码）：在数字通信中，发送和接收序列的任何不一致都叫差错，在我国习惯上把差错称为误码。
比特差错(Bit Error)：发送和接收序列中对应的单个数字不一致就是比特差错，G.821建议中所用的术语“误码”就是指比特差错。
块差错(Block Error)：将一组码看成是一个整体，在其中有一个或多个比特差错，则称块差错。G.826建议中所用的术语“误块”就是指块差错。
误码秒(ES)：在一秒时间周期有一个或多个比特差错，称为误码秒。
误块秒(ES)：在一秒时间周期有一个或多个误块，称为误块秒。
差错秒(ES)：误码秒和误块秒的统称。
严重误码秒、严重误块秒或严重差错秒(SES)：在误码秒、误块秒或差错秒中，有一部分差错量特别多，定义为SES。
2、误码机理：
（1）造成误码的主要内部机理有：
*各种内部噪声源
*色散引起的码间干扰
*定位抖动产生的误码
（2）外部机理：
主要是由一些具有突发性质的外部脉冲干扰源所引起，诸如外部电磁干扰、静电放电、设备故障、电源瞬态干扰和人为活动等。这些脉冲干扰有可能超过系统固有的高信噪比门限造成突发误码。
二、误码性能指标：
1、低于基群速率的数字连接的误码性能
ITU-T G.821建议规范了用于语音业务或用作数据型业务载体信道的N´64kbit/s电路交换数
字连接（1£N£24或32）的误码性能事件、参数和指标。 欢迎品鉴，希望能帮到您！
可编辑 G.821定义以下事件：
*误码秒（ES）：在一秒时间周期有1个或更多差错比特。
*严重误码秒（SES）：在一秒时间周期的差错比特比 ³ 10-3。
数字光纤通信系统的误码测试方法
龙源期刊网
数字光纤通信系统的误码测试方法
作者：李涛
来源：《电子技术与软件工程》2017年第11期
摘 要数字光纤通信系统已经被广泛的应用到了信息传输领域之中，随着科技的进步和发展，在数字光纤通信系统中经常会出现系统误码，针对这样的情况，本文以数字光纤通信系统误码测试方法与研究为题目进行深入的研究，首先对误码的概念和产生机理进行说明，然后对误码的分布进行重点分析，最后对误码率随光功率的变化进行深入的研究。
【关键词】数字光纤通信系统 误码测试方法 产生机理 误码率
误码是进行数字光纤传输过程中的数字输出出现的错误，误码的产生会严重的影响信息传递的准确性。从使用数据传输以来，对误码的研究已经经历的三个时期，第一个时期是误码的生成时期，通过提高传输率的方法来降低误码的产生。第二时期，随着高比特率系统的不断的更新换代，第一种解决方法具有很大的局限性，通过高比特率系统的标准化来降低误码的出现。第三的时期是对高比特率系统直接进行参数、指标、分配的设定，来有效的阻止误码的生成。本文以数字光纤通信系统误码测试方法与研究为研究对象，进行有效分析研究。
1 误码的概念和产生机理
误码其实就是在光纤通信系统的接收端，信息在经过判决电路时，会产生一定的比特电流，这些比特电流在转化中会发生误差，对信息的有效传输造成一定的影响。由于数字光纤通信系统在通信过程中受外界干扰比较少，因此，误码的产生主要是在系统内部产生的。
数字光纤通信系统误码的产生主要有以下几种原因：
（1）由于噪音而产生的误码，比如：在数字光纤通信系统发送端人为噪声、在接收端电流磁力的噪声、系统运行的量子噪声、放大过程中的噪声以及光感反射引起的噪声等。这一类的噪声都是通过随机参量的形式，所以产生的误码也是随机分布。
（2）由于码的交换引起的误码的产生。
泰克公司推出用于100G网络设计与测试的新32Gb／s多通道高速码型发生器和误码测试仪
《电子设计工程）２０１３年第２期
接收系统主程序：
ｍａｉｎ（）
｛
ｕｎｓｉｇｎｅｄ ｃｈａｒ ｉ；
ｗｈｉｌｅ（１）
｛ Ｐ００＝Ｉ；
ｎｏｌ（）；
．ｓｐｉ＿ｗｓ（０ｘ３６，ＯｘＯ０）；
ＷＤＴＣＮ＝０ｘｄｅ； ／／ｄｉｓａｂｌｅ ｗａｔｃｈｄｏｇ ｔｉｍｅｒ
ＷＤＴＣＮ＝０ｘａｄ：
ＳＹＳＣＬＫ＿Ｉｎｉｔ（）； ／／ｉｎｉｔｉａｌｉｚｅ ｏｓｃｉｌｌａｔｏｒ
Ｐ０ＲＴ＿＿Ｉｎｉｔ（）； ／／ｉｎｉｔｉａｌｉｚｅ ｃｒｏｓｓｂａｒ ａｎｄ ＧＰＩＯ
ＵＡＲＴ０＿Ｉｎｉｔ（）； ／／ｉｎｉｔｉａｌｉｚｅ ＵＡＲＴ０
ＥＡ＝１； ／／ｅｎａｂｌｅ ｇｌｏｂａｌ ｉｎｔｅｒｒｕｐｔｓ
ＴＨ１＝０ｘｅ８：
ＴＬ１＝Ｏｘｅ８：
ＴＲＩ＝Ｉ；
ｆｏｒ（ｉ＝０；ｉ＜１９；ｉ＋＋）
｛ ｓｅｎｄｄａｔａ［０１＝０ｘｆｆ；
ＳＢＵＦ０＝ｓｅｎｄｄａｔａ［ｉ】；
）
ｄｅｌａｙ（）；
ｌ
｝
３结 论
文中通过对基于ＺｉｇＢｅｅ技术无线传感器网络的研究，开
发了一种适用性更强的无线测温系统的无线传感器网络节 点。文章首先从无线传感器网络这一概念人手，对无线传感
器网络的产生和发展现状进行了介绍。文章紧接着对无线传
感器网络的体系结构．传感器节点的结构以及传感器网络协
议栈进行了介绍。重点介绍了基于ＺｉｇＢｅｅ技术无线传感器网
络节点的设计过程，整个网络体系由若干个发射节点和一个
接受主节点组成。发射节点采用单片ＰＩＣ１６Ｆ６２８Ａ控制温度
传感器ＤＳ１８Ｂ２０采集温度．通过无线射频芯片ＵＺ２４００进行
数据传输，接受主节点采用单片机Ｃ８０５１Ｆ０２０控制ＵＺ２４００
进行数据接受，并通过串口ＲＳ２３２将数据显示到上位机上。
通过对协议栈的匹配．成功搭建了基于ＺｉｇＢｅｅ技术的的无线
传感器的星型网络。
参考文献：
【１】李文仲，段朝玉．ＺｉｇＢｅｅ￣Ｌ线网络技术入门与实战【Ｍ】．北 京：北京航空航天大学出版社．２Ｏ０７．
一种基于FPGA的误码性能测试方案
摘要：提出了一种基于fpga的误码测试方案，并简要介绍了该方案的设计思想。 关键词：误码仪 数字微波传输 acex1k系列fpga在数字通信系统的性能测试中，通常使用误码分析仪对其误码性能进行测量。它虽然具有简单易用、测试内容丰富、误码测试结果直观、准确等优点，但是，价格昂贵、不易与某些系统接口适配，通常需要另加外部辅助长线驱动电路；此外，误码分析仪对于突发通信系统的误码性能测试存在先天不足。例如，在对tdma系统上行链路误码性能测试时，只有通过外加接口，对连续数据进行数据压扩，才能为被测设备模拟出突发形式的数据，从而完成测试。这给测试工作带来极大的不便。另一方面，现今的通信系统大量采用fpga作为系统的核心控制器件。将物理层上的各协议层的功能集中在fpga内部实现，不仅提高了通信系统的集成，同时也减少了硬件和软件设计的复杂度。基于上述两方面的考虑，笔者在fpga内部实现了一个简易的多功能误码分析仪。该误码仪主要有三方面优点：一是可以根据用户需要，以连续或突发的方式产生若干种不同的随机序列或固定序列，并据此测试数字通信系统的误码性能；二是测试结果可以误码率或者误码数两种形式，通过外围器件直观地显示出来；三是作为被测系统的一个嵌入式模块，便于功能扩展及系统调试。1 伪随机序列（m序列）许多数字通信理论的结论都基于这样一个假设：原始的信源信号为0、1等概并相互独立的随机数字序列。同样，实际数字通信系统的设计，也是基于相同假设。因此，为使测试结果尽可能真实地反映系统的性能，采用伪随机序列（m序列）作为测试中传输的信号。m序列是一种线反馈移位寄存器序列，其原理方框图如图1所示。每级移位寄存器的输出被反馈系数ci加权（ci可以取1或0），经模2和运算再反馈到第一级。令第一级的输入为ak，就有：根据反馈系数的取值不同，电路可以产生出各种具有不同特性的数字序列。对于一定的移位寄存器级数r，存在一些特殊的ci取值，使得输出序列的周期达到最长，即为2r-1。这样的序列被称为最长线性反馈移位寄存器序列，即m序列。2 误码仪测试原理该误码仪由发端模块和收端模块两部分组成。发端模块产生连续或者突发的比特流，作为通信系统的信源数据；收端模块接收通信系统输出的比特流，并将其与本地产生的、与发端形式相同的比特流进行比较，从而完成误码测试。从逻辑上看，误码仪的工作过程大致可以分成以下几个步骤：（1）发端模块产生原始数据，并使其通过被测通信系统构成的信道；（2）收端模块产生与发端相同码型、相同相位的数据流；（3）将收到的数据流与收端产生的本地数据流逐比特地比较，并进行误码统计；（4）根据误码统计结果，计算出相应的误码率，并输出误码指示。误码仪收端模块所面临的最主要问题是如何准确地实现本地产生的m序列与收到的数据流同步，即比特对齐，这是整个误码仪正常工作的前提。为了适应各种不同类型的通信系统，根据m序列的性质，采用随动同步的方法解决这个问题。图2给出了随动同步的原理框图。通过上述讨论知道，周期为2r-1的m序列发生器由r级移位寄存器组成。同时，由r个比特所能组成的所有序列（除全零序列外）都会在m序列的一个周期内遍历，且相应的前后位置固定。因此，如果两个具有相同逻辑结构的m序列发生器在某一时刻所有寄存器状态完全相同，则由这两个m序列发生器所产生的数字数据流保持同步。随动同步就是根据m序列的这个性质实现的。3 误码仪逻辑结构发端模块本误码仪的发端模块实质上是一个多功能的序列发生器。用户可以通过相应的控制信号，指定其m序列发生器的线性反馈逻辑。由它产生的数字数据流将作为仿真数据送出到需要进行误码性能测试的数字通信系统中。