数电往年考题
数字电子技术考试题及答案
数字电子技术考试题及答案一、选择题（每题2分，共20分）1. 以下哪个不是数字电子技术中的基本逻辑门？A. 与门（AND）B. 或门（OR）C. 非门（NOT）D. 异或门（XOR）答案：C2. 在数字电路中，一个触发器的稳定状态是指：A. 触发器输出为高电平B. 触发器输出为低电平C. 触发器输出不随输入变化而变化D. 触发器输出随输入变化而变化答案：C3. 以下哪个不是数字电子技术中的计数器类型？A. 二进制计数器B. 十进制计数器C. 十六进制计数器D. 以上都是答案：D4. 在数字电路设计中，以下哪个不是常用的时序逻辑元件？A. 寄存器B. 计数器C. 译码器D. 触发器答案：C5. 以下哪个不是数字电路的分类？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合电路答案：C6. 一个简单的数字电子系统通常包括哪些基本部分？A. 输入、处理、输出B. 电源、输入、输出C. 输入、存储、输出D. 电源、输入、处理、输出答案：D7. 以下哪个不是数字电子技术中常用的存储元件？A. 触发器B. 寄存器C. 锁存器D. 放大器答案：D8. 在数字电子技术中，一个信号的上升时间是指：A. 信号从0%到90%的最大值所需的时间B. 信号从10%到90%的最大值所需的时间C. 信号从0%到100%的最大值所需的时间D. 信号从10%到100%的最大值所需的时间答案：A9. 以下哪个是数字电子技术中的同步电路的特点？A. 所有触发器的时钟信号是独立的B. 所有触发器的时钟信号是同步的C. 电路中没有时钟信号D. 电路中只有一个触发器答案：B10. 在数字电子技术中，以下哪个不是布尔代数的基本运算？A. 与（AND）B. 或（OR）C. 非（NOT）D. 除（DIV）答案：D二、填空题（每空2分，共20分）11. 在数字电路中，逻辑“1”通常表示电压为______，逻辑“0”通常表示电压为______。
数电试题及答案
数电试题及答案一、选择题（每题5分，共20分）1. 在数字电路中，以下哪个不是基本的逻辑门？A. 与门B. 或门C. 非门D. 异或门答案：D2. 一个触发器可以存储的二进制数是：A. 1位B. 2位C. 3位D. 4位答案：A3. 以下哪个不是组合逻辑电路的特点？A. 无记忆功能B. 输出只依赖于当前输入C. 有记忆功能D. 输出与输入的逻辑关系固定答案：C4. 一个8位二进制计数器的计数范围是：A. 0-7B. 0-15C. 0-255D. 0-511答案：C二、填空题（每题5分，共20分）1. 在数字电路中，最小的可存储单元是______。
答案：触发器2. 一个D触发器的输出Q与输入D的关系是：当时钟脉冲上升沿到来时，Q变为D的______。
答案：值3. 在数字电路中，一个4位的二进制数可以表示的最大十进制数是______。
答案：154. 一个5进制计数器的计数范围是______。
答案：0-4三、简答题（每题10分，共30分）1. 请解释什么是同步电路和异步电路，并说明它们的主要区别。
答案：同步电路是指电路中的所有触发器都由同一个时钟信号控制，从而确保所有触发器在同一时刻更新其状态。
异步电路则没有统一的时钟信号，触发器的状态更新是独立进行的，可能会因为触发器的响应时间不同而导致时序问题。
2. 什么是摩尔斯电码，它在数字通信中有什么应用？答案：摩尔斯电码是一种早期的数字编码系统，通过不同的点（短脉冲）和划（长脉冲）的组合来表示字母、数字和标点符号。
在数字通信中，摩尔斯电码用于无线电通信，因为它可以有效地在嘈杂的信道中传输信息。
3. 解释什么是寄存器，并说明它在计算机系统中的作用。
答案：寄存器是一种高速的存储设备，用于存储指令、数据或地址。
在计算机系统中，寄存器用于快速访问和处理信息，它们是CPU内部的存储单元，用于执行算术和逻辑操作。
四、计算题（每题10分，共30分）1. 假设有一个4位的二进制计数器，起始计数值为0000，每次计数增加1。
数字电路试题及答案
数字电路试题及答案一、选择题1. 数字电路中最基本的逻辑门是以下哪一个？A. 与非门B. 或非门C. 与门D. 异或门答案：C2. 在二进制数系统中，用三个比特（bit）可以表示多少个不同的数值？A. 4B. 6C. 8D. 10答案：C3. 下列哪个触发器具有记忆功能？A. 组合逻辑B. 时序逻辑C. D型触发器D. T型触发器答案：C4. 在数字电路中，"0" 和 "1" 分别代表什么逻辑状态？A. 低电平 / 高电平B. 高电平 / 低电平C. 接地 / 供电D. 禁用 / 启用答案：A5. 以下哪种类型的逻辑门是使用晶体管实现开关功能的？A. 模拟门B. 数字门C. 模拟数字门D. 晶体管逻辑门答案：D二、填空题1. 在数字电路中，一个______门输出的高电平可以驱动多个输入端，而不会改变输出电平。
答案：或门2. _______是数字电路设计中的一种基本方法，它将复杂的电路分解为更简单的子电路。
答案：模块化设计3. 在数字电路中，一个______触发器在时钟信号的上升沿改变状态，而______触发器在下降沿改变状态。
答案：D型；JK型4. 一个4位二进制计数器的最大输出值是______。
答案：155. 在数字电路中，______是一种用于存储数据的电路，它可以在没有时钟信号的情况下保持信息。
答案：触发器三、简答题1. 请简述数字电路与模拟电路的主要区别。
答：数字电路处理的是离散的信号，通常只有两种状态（如高电平代表“1”，低电平代表“0”），而模拟电路处理的是连续变化的信号。
数字电路的主要优点是抗干扰能力强，易于实现逻辑运算和存储功能，而模拟电路则更擅长处理连续变化的信号，如音频和视频信号。
2. 什么是组合逻辑和时序逻辑？答：组合逻辑是指其输出仅依赖于当前输入信号的逻辑电路，不包含存储元件，如与门、或门和非门等。
时序逻辑则包含存储元件（如触发器），其输出不仅依赖于当前的输入信号，还依赖于历史状态，因此具有记忆功能。
数电考试题及答案
数电考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系是：A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑答案：A2. 下列哪个不是数字电路的特点？A. 高速度B. 低功耗C. 高成本D. 可靠性高答案：C3. 一个D触发器具有几个输入端？A. 1B. 2C. 3D. 4答案：B4. 一个完整的数字系统通常包括哪些部分？A. 输入、处理、存储B. 输入、处理、输出C. 输入、存储、输出D. 存储、处理、输出答案：B5. 下列哪个不是组合逻辑电路的特点？A. 输出只依赖于当前输入B. 输出在输入改变后立即改变C. 有记忆功能D. 结构简单答案：C6. 一个4位二进制计数器最多能计数到：A. 15B. 16C. 255D. 1023答案：B7. 在数字电路中，逻辑门的输入端可以连接多少个其他逻辑门的输出端？A. 1个B. 2个C. 3个D. 无限制答案：D8. 一个简单的数字钟电路至少需要几个计数器？A. 1B. 2C. 3D. 4答案：B9. 逻辑门的输出电压通常分为哪两个电平？A. 高电平、低电平B. 正电平、负电平C. 直流电平、交流电平D. 标准电平、非标准电平答案：A10. 下列哪个是数字电路设计中常用的仿真软件？A. MATLABB. AutoCADC. PhotoshopD. SolidWorks答案：A二、填空题（每空2分，共20分）1. 数字电路中最基本的逻辑关系包括______、______和非逻辑。
答案：与逻辑，或逻辑2. 一个3-8译码器有______个输入端，______个输出端。
答案：3，83. 在数字电路中，常用的计数器类型包括二进制计数器、______计数器和______计数器。
答案：十进制，BCD4. 一个8位寄存器可以存储______位二进制数。
答案：85. 触发器的两个稳定状态是______和______。
答案：0，1三、简答题（每题10分，共30分）1. 请简述数字电路与模拟电路的主要区别。
数电考试题及答案
数电考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算2. 一个逻辑门的输入端悬空时，相当于输入（）。
A. 0B. 1C. 低电平D. 高电平3. 下列哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时延C. 输出与输入之间没有记忆功能D. 输出与输入之间存在时延4. 在数字电路中，一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 4D. 85. 一个4位二进制计数器可以计数的最大值是（）。
A. 7B. 15C. 16D. 2556. 下列哪个不是时序逻辑电路的特点？（）A. 输出不仅依赖于当前输入，还依赖于电路状态B. 具有记忆功能C. 输出与输入之间存在时延D. 输出只依赖于当前输入7. 在数字电路中，一个D触发器的输出Q与输入D的关系是（）。
A. Q=DB. Q=非DC. Q=D的非D. Q=非D的非8. 一个3线-8线译码器可以译码的输入信号有（）种。
A. 2B. 4C. 8D. 169. 在数字电路中，一个JK触发器可以工作在（）状态。
A. 稳定状态B. 振荡状态C. 稳定状态和振荡状态D. 以上都不是10. 一个8位A/D转换器的量化步长是（）。
A. 1/8B. 1/16C. 1/256D. 1/512二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“与”运算的符号是___________。
2. 一个2进制计数器的计数范围是___________。
3. 一个3位二进制数可以表示的最大十进制数是___________。
4. 在数字电路中，逻辑“或”运算的符号是___________。
5. 一个4位二进制数可以表示的最大十进制数是___________。
6. 在数字电路中，逻辑“非”运算的符号是___________。
7. 一个5位二进制数可以表示的最大十进制数是___________。
数电考试题及答案大学
数电考试题及答案大学一、选择题（每题3分，共30分）1. 在数字电路中，最基本的逻辑关系不包括以下哪一项？A. 与（AND）B. 或（OR）C. 非（NOT）D. 异或（XOR）答案：D2. 二进制数1011转换为十进制数是多少？A. 8B. 11C. 13D. 15答案：D3. 下列哪个触发器可以实现边沿触发？A. SR触发器B. JK触发器C. D触发器D. T触发器答案：C4. 在CMOS技术中，一个N型MOSFET在其栅极施加（）时导通。
A. 低电平B. 高电平C. 任意电平D. 不确定答案：B5. 一个4位二进制计数器的最大计数范围是多少？A. 4B. 8C. 16D. 32答案：C6. 以下哪个是数字电路的优点？A. 高速度B. 低功耗C. 高稳定性D. 所有以上答案：D7. 在数字电路中，逻辑0通常对应于哪个电压范围？A. 0VB. 接近0VC. 接近电源电压D. 任意电压答案：B8. 一个简单的RAM存储单元通常由多少个晶体管组成？A. 4B. 6C. 8D. 16答案：A9. 在数字电路设计中，布尔代数主要用于实现什么？A. 逻辑简化B. 信号放大C. 电源管理D. 时钟分配答案：A10. 以下哪个不是数字电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 门电路答案：D二、填空题（每题4分，共20分）11. 在数字电路中，一个基本的逻辑门至少需要________个输入端。
答案：212. 一个8位的寄存器可以存储的最大十进制数是________。
答案：25513. 在TTL电路中，逻辑1的最小输出电压是________V。
答案：2.014. CMOS门电路的功耗主要取决于________。
答案：开关频率15. 一个3-8线译码器可以将3位二进制信号转换为________个独立信号。
答案：8三、简答题（每题10分，共30分）16. 解释什么是同步计数器和异步计数器，并说明它们的区别。
数字电路考试题目及答案
数字电路考试题目及答案一、选择题（每题2分，共20分）1. 以下哪个选项是数字电路中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有以上选项答案：D2. 在数字电路中，一个输入为0，另一个输入为1时，或门的输出是什么？A. 0B. 1C. 不确定D. 无输出答案：B3. 一个触发器的初始状态是0，当触发器的时钟信号上升沿到来时，触发器的状态会如何变化？A. 保持不变B. 变为1C. 变为0D. 随机变化答案：B4. 下列哪个不是数字电路中的计数器类型？A. 二进制计数器B. 十进制计数器C. 十六进制计数器D. 模拟计数器答案：D5. 在数字电路中，一个D触发器的Q输出和Q'输出之间的关系是什么？A. 相同B. 相反C. 无关系D. 有时相同有时相反答案：B6. 一个4位二进制计数器能表示的最大数值是多少？A. 15B. 16C. 255D. 256答案：B7. 以下哪个不是数字电路中的编码方式？A. 二进制编码B. 格雷码编码C. 十进制编码D. 模拟编码答案：D8. 在数字电路中，一个异或门的输出为1的条件是什么？A. 输入相同B. 输入不同C. 至少一个输入为0D. 至少一个输入为1答案：B9. 一个3线到8线解码器有多少个输入线？A. 3B. 4C. 5D. 8答案：A10. 在数字电路中，一个锁存器和触发器的主要区别是什么？A. 锁存器可以保持一个稳定的状态，而触发器不能B. 触发器可以保持一个稳定的状态，而锁存器不能C. 两者没有区别D. 两者都是存储设备答案：B二、填空题（每题2分，共20分）1. 在数字电路中，一个3位二进制计数器可以表示的最大数值是__7__。
2. 如果一个触发器的J和K输入都是1，则触发器的状态将会__翻转__。
3. 在数字电路中，一个4位二进制计数器有__16__个不同的状态。
4. 一个D触发器的输出Q在时钟信号的__上升沿__时更新。
5. 一个3线到8线解码器可以产生__8__个输出。
数字电路试题及答案
数字电路试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系是：A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑答案：A2. 一个3输入的与门，当所有输入都为高电平时，输出为：A. 低电平B. 高电平C. 浮空D. 不确定答案：B3. 触发器的两个稳定状态是：A. 0和1B. 正和负C. 高和低D. 真和假答案：A4. 下列哪个不是数字电路的优点？A. 高速度B. 高稳定性C. 低功耗D. 易于集成答案：C5. 以下哪个是组合逻辑电路的特点？A. 输出状态只与当前输入有关B. 具有记忆功能C. 输出状态与过去输入有关D. 以上都不是答案：A6. 一个D触发器的Q端在时钟信号上升沿触发时，其输出将：A. 保持不变B. 变为0C. 变为1D. 翻转答案：D7. 以下哪个逻辑门不是基本逻辑门？A. 与门B. 或门C. 非门D. 异或门答案：D8. 以下哪个是数字电路设计中的同步设计？A. 所有信号在同一个时钟信号下操作B. 信号在不同的时钟信号下操作C. 信号没有时钟信号D. 以上都不是答案：A9. 一个4位二进制计数器，其计数范围是：A. 0到3B. 0到7C. 0到15D. 1到4答案：C10. 在数字电路中，布尔代数的基本原理不包括：A. 幂等律B. 互补律C. 反演律D. 欧拉定律答案：D二、简答题（每题10分，共30分）1. 简述数字电路与模拟电路的主要区别。
答：数字电路主要处理离散的数字信号，使用二进制数字表示信息，具有较高的抗干扰能力，易于实现大规模集成。
而模拟电路处理连续变化的模拟信号，使用电压或电流的连续变化来表示信息，通常需要较高的精度和稳定性。
2. 解释什么是时序逻辑电路，并给出一个例子。
答：时序逻辑电路是一种数字电路，其输出不仅依赖于当前的输入，还依赖于电路的历史状态。
这种电路通常包含存储元件，如触发器或寄存器。
一个常见的例子是计数器，它可以按照时钟信号的上升或下降沿进行计数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
09年5、电路如图1.2所示，TG 为CMOS 传输门，G 为TTL 与非门，则当C=0时 P= ；当C=1时P= 。
B&TG ACCΩk 10PG图1.26. 当TTL 门电路的输入端悬空时，应视为 （高电平，低电平，不定）。
此时，如用万用表测量其输入端电压，读数约为 （0V ，1.4V ，3.6V ）。
六、（4分）写出图6所示TTL 门电路构成的组合电路的输出表达式。
图6 七、（6分）写出图7所示电路的逻辑表达式，列出真值表，说明电路逻辑功能。
A BC图7八（8分）将图8(a)所示电路用其他器件实现，要求直接在图上画出连线。
（1） 改用3线/8线译码器74LS138和适当的门实现该逻辑电路，图8(b)为74LS138符号图；（2） 改用8选一数据选择器实现，图8（c ）为8选一数据选择器逻辑符号。
P图8（a ）图8（b ）08年4．函数式D C AB F ++=，写出其对偶式='F ()A B C D +。
5．由TTL 与非门组成的电路如图1-2所示。
设与非门输出高电平U OH =3.6V ，低电平为U OL =0.3V ，电压表内阻为20k Ω/V 。
当输入ABC =000，开关S 断开时，用万用表测出U 1= 1.4V ，U 2= 0.3V ；当输入ABC =101，开关S 闭合时，U 1= 0.3V ，U 2= 3.6V 。
A B C图1-26．对CMOS 或非门电路，判断下面结论对错：（1）输入端悬空可能造成逻辑出错； （对） （2）输入端对地接大电阻（如510 k Ω）相当于接高电平1； （错） （3）输入端对地接小电阻（如510 Ω）相当于接低电平0； （对） 7．CMOS 电路如图1-3所示，TG 为CMOS 传输门，G 为TTL 与非门，则C=0, P= 0 ;G G G 12AC=1时，P=A 。
B &TG ACCk 10PG图1-3七、（10分）设计一个三人表决电路。
在表决一般问题时以多数同意为通过，在表决重要问题时，必须一致同意才能通过。
用变量A 表示问题的类型，A =0表示一般问题，A =1表示重要问题，参加表决的三人的态度用变量B 、C 、D 表示，规定1状态表示同意，0状态表示不同意，表决结果用Y 表示，规定1状态表示通过，0状态表示不通过。
根据题意，列出真值表，写出逻辑函数Y 的最简与或式，试用两片3线/8线译码器74LS138以及与非门实现该电路（与非门允许多个输入端），74LS138的符号如图7所示。
答：（4分） (3,5,6,7,15)Y m AC D ABC ABD BC D ==+++∑ （2分）&ENBIN/OCT 4211234567&ENBIN/OCT 4211234567D C B D C B "1"A&Y图7（4分）八、（10分）有一片8选一数据选择器74LS151，符号如图8所示，其选择输入端2A 的引脚已折断，输入信号无法与2A 端相连，其它部分保存完好，如何利用它来实现逻辑函数(,,)(1,2,4,7)F A B C m =∑。
答：21A =，有用输入端为4D ~7D数据选择器的输出表达式为104105106107Q A A D A A D A A D A A D =+++ 函数F ABC ABC ABC ABC =+++令10A A BC =，则47D D A ==，56D D A ==。
B C图807年1．8位D/A 转换器当输入数字量只有最低位为高电平时输出电压为5mV, 若输入为10000100，则输出电压为 6.6V 、分辨率为1218- 。
2．已知被转换信号的上限频率为10kH Z ，则A/D 转换器的采样频率应高于Z kH 20 。
3．就逐次逼近型和双积分型两种A/D 转换器而言， 逐次逼近型 转换速度快。
五、(10分) 电路如图5所示，计数器输出为123Q Q Q 。
（1）写出驱动方程与状态方程；（2）画出完整的状态转换图；（3）电路为多少进制计数器。
CPQ Q Q图5（1）n Q J 31= 11=K 122==K J n n Q Q J 213= 13=Kn n n Q Q Q 1311=+ n n Q Q 212=+ n n n n Q Q Q Q 32113=+（2）（3） 5进制计数器六、（10分）图6电路中，Ω==k 5.7121R R ，μF 01.0=C ，D 为理想二极管，运放具有理想特性，其他参数如图所示。
（1）指出555（1）、555（2）各构成什么电路；（2）在所给坐标中画出A C u u ,和o u 的波形，要求标出波形转折处的时间值与电压瞬时值。
D5V-03621457图6（1）555（1）构成多谐振荡器、 555（2）构成施密特触发器（2） ms T 5.07.01001.0105.71631≈⨯⨯⨯⨯=-12T T =t /msu C /Vu A u O t /mst /ms八、（6分）试用一片161与一个ROM 构成序列脉冲发生电路，脉冲波形图如图8所示，序列脉冲周期为八个时钟周期，ROM 有三条地址线，试完成设计 （ROM 的结构图同学们自己画）。
CP 1F图8C P十、（3分）试画出下面程序描述的电路图。
LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALLENTITY jkdff ISPORT(pset,clk,clr,j,k:IN STD_LOGIC;q,qb:OUT STD_LOGIC);END jkdff;ARCHITECTURE rtl OF jkdff ISSIGNAL q-s,qb-s:STD_LOGIC;BEGINPROCESS（pset,clk,clr,j,k）BEGINIF（pset='0'）THENq-s<='1';qb-s<='0';ELSIF(clr='0')THENq-s<='0';qb-s<='1';ELSIF(clk'EVENT AND clk='1')THENIF(j='0') AND (k='1') THENq-s<='0'; qb-s<='1'; ELSIF(j='1') AND (k='0') THENq-s<='1'; qb-s<='0'; ELSIF(j='1') AND (k='1') THENq-s<=NOTq-s; qb-s<=NOTqb-s; END IF; END IF; q<=q-s; qb<=qb-s; END PROCESS END rtl;哈工大 2007 年 秋 季学期一、填空、选择答案或回答问题（2+2+2+2+4=12分）1．现行逻辑电路是采用双值逻辑，当输入逻辑电平小于U iLMAX 用（ H 或高电平）表示；当输入逻辑电平大于U IHMIN 用（ L 或低电平 ）表示。
2．对于两个逻辑变量，最小项之间的关系 （m 1= 320m m m ++ ）3．TTL 逻辑门的低电平的扇出系数等于（后接负载门的输入端头数；√后接负载门的个数）；高电平的扇出系数等于（√后接负载门的输入端头数；后接负载门的个数）。
选择正确答案。
4．回答CMOS 逻辑门的扇出系数由什么因素决定。
（与工作速度有关，工作速度越低，扇出数越大，即后接逻辑门的数量越多。
） 5．请在下面正确的CMOS 传输门的特点后面打（√）。
可以做开关（ √ ）；可以传输数字信号（√ ）；可以传输模拟信号（√ ）； 只能传输数字信号（ ）；可以正向传输，也可以反向传输（√ ）。
（共 8 页 1．在图1中用卡诺图法化简逻辑函数BDADCBACBABAF+++=DADBCBF++=图12．将逻辑函数CDBADABCADCABDDCBAF++++=),,,(化成与或标准型，并用∑m i的形式表示。
要求步骤清楚。
∑=++++++++++++=++++++++++++=++++=)15,14,13,10.7.6.5,3,2,1(),,,(37531761410621513mmmmmmmmmmmmmmCDBABCDADCBACDBADCBABCDADBCADABCDCBADBCADCBAABCDDCABCDBADABCADCABDDCBAF4．试画出在图3所示输入波形的作用下，画出由与非门构成的基本RS触发器QQ和端的输出波形。
设触发器的初态为“0”。
R dS dQQ↑不定状态图35．由555定时器构成的施密特触发器如图4(a)所示。
在图4(b)中画出该电路的输出u o2的波形。
+6Vo5u (a)图4u o2)V ((i u (b)u o2三、图5是五个由TTL 逻辑门构成的电路，要实现输出等于A ，请在能够实现A 功能的电路下方打√，不能实现的打⨯。
（10分）&1=1&&&1A5VAAA1001M "1"AΩΩ（√） （√） （√） （⨯ ） （⨯ ） 图5四、用图6所示四位全加器74LS283和其他逻辑门设计一个将BCD8421码转换为BCD2421码的转换电路，画出逻辑图。
要求步骤清楚。
（10分）BCD8421码 BCD2421码0000+0000 0000 0001 0001A 3A 2A 1A 0S 3 S 2S 1 S 0C 0C 4D ' C ' B' A '74L S283D C B AB 3 B 2B 1B 040010 0010 0011 0011 0100 0100 0101 +0110 1011 0110 1100 0111 1101 1000 1110 1001 1111图6把BCD8421码转换为BCD5421码，前五个数码不需改变，后五个数码加3。
据此可得加数低两位的卡诺图，所以B 1=B 0=D+CB+CA =CA CB D五、用图7给出的2-16进制中规模同步加法计数器74LS163以及其他逻辑电路，将计数器的态序改变为余三码加法计数，将设计结果画在图中。
要求步骤完整，其他输入端头也需要标注清楚。
（10分）余三码 Q D Q C Q B Q A 0 0 1 10 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 11 0 1 01 0 1 1 1 1 0 0 译码位采用预置端预置0011，由于74LS163 是同步清除，所以译码位的状态将被保留。