画layout流程及注意事项
LAYOUT的一般流程
LAYOUT的一般流程一：LAYOUT的一般流程：1、概述本文档的目的在于说明使用PADS的印制板设计软件PowerPCB 进行印制板设计的流程和一些注意事项，为一个工作组的设计人员提供设计规范，方便设计人员之间进行交流和相互检查。
2、设计流程PCB的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出六个步骤.2.1 网表输入网表输入有两种方法，一种是使用PowerLogic的OLE PowerPCB Connection功能，选择Send Netlist，应用OLE功能，可以随时保持原理图和PCB图的一致，尽量减少出错的可能。
另一种方法是直接在PowerPCB 中装载网表，选择File->Import，将原理图生成的网表输入进来。
2.2 规则设置如果在原理图设计阶段就已经把PCB的设计规则设置好的话，就不用再进行设置这些规则了，因为输入网表时，设计规则已随网表输入进PowerPCB了。
如果修改了设计规则，必须同步原理图，保证原理图和PCB的一致。
除了设计规则和层定义外，还有一些规则需要设置，比如Pad Stacks，需要修改标准过孔的大小。
如果设计者新建了一个焊盘或过孔，一定要加上Layer 25。
注意：PCB设计规则、层定义、过孔设置、CAM输出设置已经作成缺省启动文件，名称为Default.stp，网表输入进来以后，按照设计的实际情况，把电源网络和地分配给电源层和地层，并设置其它高级规则。
在所有的规则都设置好以后，在PowerLogic中，使用OLE PowerPCB Connection的Rules From PCB功能，更新原理图中的规则设置，保证原理图和PCB图的规则一致。
2.3 元器件布局网表输入以后，所有的元器件都会放在工作区的零点，重叠在一起，下一步的工作就是把这些元器件分开，按照一些规则摆放整齐，即元器件布局。
PowerPCB提供了两种方法，手工布局和自动布局。
Allegro Layout注意事项
Allegro Layout 注意事项：一、导入结构图，网络表。
根据要求画出限制区域ROUTE KEEPIN, PACKAGE KEEPIN,（一般为OUTLINE内缩40mil），PACKAGE KEEPOTU，ROUTE KEEPOUT(螺絲孔至少外扩20 mils); 晶振,电感等特殊器件的MOAT区。
二、布局，摆元器件。
设置W/S 走线规则三、画出板边ANTI ETCH，在ROUTE KEEPIN之内每一层画20MIL的环板GND Shape（电源层Shape板边比GND层内缩40 MIL）四、布线1、特殊信号走线：泛指CLOCK、LAN、AUDIO 等信号（此区块的处理请一次性完成，不要留杂线）A、进出CHIP(集成电路芯片) 的TRACE要干净平顺B、进出Connector 时要每一颗EMI零件顺序走过C、Connector的零件区内走线，Placement净空（只出不进）2、高速信号走线：泛指FSB、DDR、等信号A、表层走线尽量短，绕等长时以内层为主。
B、走线需注意不可跨PLANE ，不可进入大电流的电感、MOS区及其它电路区块（MOAT）C、走高速线区块时，顺手把附近的杂线，POWER、GND VIA 引出D、请看Guideline 处理走线（避免设置时的失误）3、BGA走线注意事项：A、BGA走线一律往外走（如需内翻时请先告知），走线预留十字电源通道。
BGA中以区块走线的方式，非其本身的信号不要进入。
B、当BGA的TRACE 在经过特殊信号处理，及BUS线处理等过程后整个BGA已完成2/3的走线时，可将剩余的所有TRACE引出BGA，以完成BGA区域处理。
C、BGA走线清完后，请CHECK 于GND PLANE 的BGA区，CHECK PLANE是否过于破碎、导通不足，请调整OK4、CLK信号走线：A、CLK 信号必须用规定的层面和线宽走线、长度符合要求，走线时应少打VIA（一个网络信号一般不多于2个）、少换层，不能跨PLANEB、CLK信号输出先接Damping电阻（阻抗匹配），再接电容（滤除噪声），再由电容接出C、CLK线要尽量远离板边（>300MIL），应避免在SLOT槽、BGA等重要组件中走线D、CLK Generator下方要净空，下方通常每层会铺GND SHAPE，并打GND VIA，CLK Generator的GND PIN可以内引接到SHAPE上，5、SHAPE 注意事项：A、板上大电流信号的SHAPE （例如：+VBAT、+VAC_IN、、、等），此为进入板内的主电源，线宽要足够大，请尽量保持SHAPE 宽度，如有其它信号在上面打VIA，注意VIA方向，不要使SHAPE 在VOID 后过于破碎，影响信号导通。
Layout(集成电路版图)注意事项及技巧总结材料
Layout主要工作注意事项●画之前的准备工作●与电路设计者的沟通●Layout 的金属线尤其是电源线、地线●保护环●衬底噪声●管子的匹配精度一、l ayout 之前的准备工作1、先估算芯片面积先分别计算各个电路模块的面积，然后再加上模块之间走线以及端口引出等的面积，即得到芯片总的面积。
2、Top-Down 设计流程先根据电路规模对版图进行整体布局，整体布局包括：主要单元的大小形状以及位置安排；电源和地线的布局；输入输出引脚的放置等；统计整个芯片的引脚个数，包括测试点也要确定好，严格确定每个模块的引脚属性，位置。
3、模块的方向应该与信号的流向一致每个模块一定按照确定好的引脚位置引出之间的连线4、保证主信号通道简单流畅，连线尽量短，少拐弯等。
5、不同模块的电源，地线分开，以防干扰，电源线的寄生电阻尽可能较小，避免各模块的电源电压不一致。
6、尽可能把电容电阻和大管子放在侧旁，利于提高电路的抗干扰能力。
二、与电路设计者的沟通搞清楚电路的结构和工作原理明确电路设计中对版图有特殊要求的地方包含内容：（1）确保金属线的宽度和引线孔的数目能够满足要求（各通路在典型情况和最坏情况的大小）尤其是电源线盒地线。
（2）差分对管，有源负载，电流镜，电容阵列等要求匹配良好的子模块。
（3）电路中MOS管，电阻电容对精度的要求。
（4）易受干扰的电压传输线，高频信号传输线。
三、layout 的金属线尤其是电源线，地线1、根据电路在最坏情况下的电流值来确定金属线的宽度以及接触孔的排列方式和数目，以避免电迁移。
电迁移效应：是指当传输电流过大时，电子碰撞金属原子，导致原子移位而使金属断线。
在接触孔周围，电流比较集中，电迁移更容易产生。
2、避免天线效应长金属（面积较大的金属）在刻蚀的时候，会吸引大量的电荷，这时如果该金属与管子栅相连，可能会在栅极形成高压，影响栅养化层质量，降低电路的可靠性和寿命。
解决方案：（1）插一个金属跳线来消除（在低层金属上的天线效应可以通过在顶层金属层插入短的跳线来消除）。
layout硬件设计流程
layout硬件设计流程下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。
文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor. I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!1. 需求分析与项目团队成员沟通，了解产品的功能、性能、尺寸等要求。
layout绘制
小结
学习绘制版图主要是多尝试，多练习，多 对比总结。 这份PPT是基于前段时间学习0.13um 基本 cell版图绘制所做，希望对大家有所帮助。 不足之处请大家多指教，多相互交流。
Layout绘制
内部结构
1.先画TO，GT，A1层，在需要画W1的地方预留1个孔的空间。
2.对pmos，nmos源和漏能等效的尽量通过调整位置和形状等效到一起。 3. GT和A1连线及TO形状在规则条件下要灵活改变，上下空间要最大化 利用。 （后面2条很难做到完美）
Layout绘制
PIN放置
Layout绘制
Boundary
以坐标轴原点为起点，向X，Y的正方向延伸画出prBoundary，TB，SP，SN及上下靠 近边界的TO和A1层的大致框架。prboundary的高度是确定的，在横向方向上可以向X正轴 拉伸，其沿X轴长度为pitch长度的整数倍。细节上可以参照RULE再作修改。 boundary的临近layer都必须满足RULE的1/2。
LAYOUT 绘制
二.版图的绘制 三.简单技巧和注意事项 四.小结
前期要求
对系统和软件的熟悉
在Terminal输入命令进入自己的目录，键入icfb&打开软件。 选择File—New Cellview，Library Name项选择库名，Tool项选择 Virtuoso，View Name自动变成layout，Cell Name输入所画版图名，点 击OK就建立了新的版图单元。 对编辑工具及快捷键要熟练灵活运用，ruler使用要细心。 layout完成后还必须进行DRC和LVS验证。
以0.13um工艺为例，TB，SN，SP有统一的高度（在边界上，以便和其他 cell相拼），并对PRboundary有统一的extension，如图下所示：
Visio制作layout步骤
Visio 制作layout 步骤：
1.先确定所需制作layout 的区域。
2.将此区域的整体面积划分出来并量测。
3.工作区域的面积，通道的面积，测量。
4.工作区域内的设备占地面积、人员操作所需面积、物
料放置区的面积，测量。
5.区域内的一些固定不动的物体需画出，比如柱子、固
定在地面上的线槽、管道等，需要画出他们的所在位置及面
积（另外，空中的一些风扇、气管和电缆线有时也要考虑进
去）。
6.打开visio 软件，新建空白页 如图1 所示：选择“新
建”按钮——从下拉菜单中选择“建筑设计图”一项——然后选择“平面布置图”、“现场平面图”，”或“工厂布局”都可以。
7.
一些具体的操作细节请参考visio 中的“帮助”菜单栏中的“入门教程”一项，如图2所示。
8.
画图时常用的一些工具条有：绘图、格式、试图、对齐和粘附、常用等，如图3.
9.画好后的图纸，需要再实地进行比对，按照自己的规划
进行实地标线：一、可以给现场做标准，二、检验自己的制
图是否误差过大。
10.现场根据layout 进行改动时，制图人一定要亲自在现
场进行跟踪。
以保证整改动作一次性到位。
以上仅供参考，因个人水平只能讲解这些，希望我们大家多多交流画图心得！ 图1
图2 图3。
layout步骤
layout步骤*******************************************************************************1、做原理图，并填封装。
2、检查原理图，输出网络表3、作元件封装（1）有layout reference就按layout reference上标注的尺寸做（2）只有实物，所做的封装要比实物适当的大（焊盘长0.5以上，宽根据焊盘间距做适当的调整，定位孔宽0.3左右），且要兼顾实物的最大尺寸和最小尺寸（3）注意焊盘管脚与实物和原理图的对应（4）注意丝印要放在all layers层（5）调整V ALUE和NAME的位置（6）注意第一脚的标识4、放置机构图，设置原点5、根据机构图画板框6、定义设计规则，并定义板层及属性7、导入网络表，并打散元件8、布局设计（1）在布局之前我们明白这个系统是由多少个单元电路组成。
如PMP就是由POWER，CPU，SDRAM，NANDFLASH，TV-OUT，AV-IN，SD，TFT，USB等组成。
搞清了各个单元电路功能我们要按照信号流程一个单元一个单元地布局，使信号尽可能保持一致的方向。
不要相互交织在一起，以减小相互串扰。
在满足电气性能的情况下，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉。
（2）放置板中的固定元件（3）放置板中有条件限制的区域（4）放置重要元件，在单元电路中我们又要以核心元件为中心按信号的流向（或者说电流的流向）紧凑地来布置元件，要保证电流流向单一，不要有返回。
输出不要返回输入（尤其是模拟输出不要干扰模拟输入），迫不得以时要尽可能的拉开距离和铺地隔离（比如说PMP 中的音频入和音频出）。
要尽量缩短模拟信号的走线长度，走线要宽。
（5）要确定板上的干扰源，使干扰源远离模拟部分。
如PMP上的干扰源：电源，TFT升压电路，各晶振。
电源和TFT升压电路中的那几个线圈主要表现的是磁场的干扰，故从它旁边经过的信号线就要注意。
layout注意事项
Layout注意问题一：ESD 器件由于ESD器件选择和摆放位置同具体的产品相关，下面是一些通用规则：1．让元器件尽量远离板边。
2．敏感线〔Reset，PBINT〕走板内层不要太靠近板边；RTC部分电路不要靠近板边。
3．可能的话，PCB四周保留一圈露铜的地线。
4. ESD器件接地良好，直接〔通过VIA〕连接到地平面。
5. 受保护的信号线保证先通过ESD器件，路径尽量短。
二：天线13MHz泄漏，会导致其谐波所在的Channel: Chan5, Chan70，Chan521、586、651、716、781、846等灵敏度明显下降；13MHz相关线需要充分屏蔽。
一般FPC和LCDM离天线较近，容易产生干扰，对FPC上的线需要采取滤波〔RC 滤波〕措施和屏蔽FPC，并可靠接地。
靠近天线部分的板上线〔不管什么类型〕尽量要走到内层或采取一定的屏蔽措施，来降低其辐射。
〔板内的其他信号可能耦合到走在表层的信号线上，产生辐射干扰。
〕三．LCD注意FPC连接器的信号定义：音频信号线最好两边有地线保护；音频信号线与电平变换频繁的信号线要有足够间距；FPC上的时钟信号及其他电平变换频繁的信号要有地线保护减少EMI影响；LCD的数据线格式是否和BB芯片匹配？例如i80或M68在时序上要求不一致等问题。
设计中对LCM 上的JPEG IC时钟信号的频率，幅值要满足需求。
如果时钟幅度不够可能导致JPEG不工作或不正常；注意Camera的输入时钟对Preview的影响，通常较高的Preview刷新帧数要求时钟频率高。
布局上，升压电路远离天线；音频器件和音频走线；给Camera供电的LDO靠近Camera放置；主板上Hall器件的位置要恰当，不能对应上盖LCD屏的位置，否则上盖的磁铁不能正对着Hall器件。
四．音频设计PCB布局音频器件远离天线、RF、数字部分，防止天线辐射对音频器件〔音频功放等〕的干扰；如果靠的很近，应该考虑使用屏蔽罩。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
画layout流程
任敏2011-01-17
一、准备工作
1.了解曝光场区大小、封装尺寸、划片槽尺寸，确定layout大小和排列。
2.构思整体版图，划分层次和模块。
层次一定要清晰，模块要合理，按对称结构划分，要
便于修改
3.熟悉设计规则
4.将design grid改至0.1um！（一定要注意。
我们的版图用不着0.001um的grid）
5.几个人分工画的时候，一定要先统一设置，避免拼接版图时出现问题。
二、Layout注意事项
1.图形尺寸和坐标尽量用整数，多用ctrl+E命令直接设定图形坐标
2.不要用merge命令，特别是不规则图形
3.注意倒角设计，特别是pbody版
4.pad大小应满足打线要求。
Pad坐标尽量用整数
5.考虑金属和场氧的过刻蚀
6.每次修改注意存档
三、Layout检查和信息整理（按步骤进行）
1.结合工艺，检查layout设计是否有不合理的。
2.加logo和版图编号
3.将几个版图拼成一个版图，注意留够划片槽。
插入版图时用Xrefcell，方便修改。
4.drc检查。
根据design rule编写drc检查规则。
并增加检查拼接缝隙的drc规则。
5.将坐标原点放在左下角。
注意检查是否所有版图都在第一象限。
6.填写版图信息和pad信息。
填chipsize时注意是否包含划片槽。