Wafer制程及IC封装制程
半导体封装制程与设备材料知识简介
常用术语介绍
1. SOP-Standard Operation Procedure 标准操作手册 2. WI – Working Instruction 作业指导书 3. PM – Preventive Maintenance 预防性维护 4. FMEA- Failure Mode Effect Analysis 失效模式影响分析 5. SPC- Statistical Process Control 统计制程控制 6. DOE- Design Of Experiment 工程试验设计 7. IQC/OQC-Incoming/Outing Quality Control 来料/出货质量检验 8. MTBA/MTBF-Mean Time between assist/Failure 平均无故障工作时间 9. CPK-品质参数 10. UPH-Units Per Hour 每小时产出 11. QC 7 Tools ( Quality Control 品管七工具 ) 12. OCAP ( Out of Control Action Plan 异常改善计划 ) 13. 8D ( 问题解决八大步骤 ) 14. ECN Engineering Change Notice ( 制程变更通知 ) 15. ISO9001， 14001 – 质量管理体系
IC制造开始
Wafer Cutting (晶圆切断)
Wafer Reduce (晶圆减薄)
Etching (蚀刻)
后段封装开始
Diffusion Ion
Implantation (扩散离子植入)
Grind & Dicing (晶圓研磨及切割)
Die Attach (上片)
Oxidization (氧化处理)
半导体制造流程及生产工艺流程
半导体制造流程及生产工艺流程半导体是一种电子材料，具有可变电阻和电子传导性的特性，是现代电子器件的基础。
半导体的制造流程分为两个主要阶段：前端工艺（制造芯片）和后端工艺（封装）。
前端工艺负责在硅片上制造原始的电子元件，而后端工艺则将芯片封装为最终的电子器件。
下面是半导体制造流程及封装的主要工艺流程：前端工艺（制造芯片）：1.晶片设计：半导体芯片的设计人员根据特定应用的需求，在计算机辅助设计（CAD）软件中进行晶片设计，包括电路结构、布局和路线规划。
2.掩膜制作：根据芯片设计，使用光刻技术将电路结构图转化为光刻掩膜。
掩膜通过特殊化学处理制作成玻璃或石英板。
3.芯片切割：将晶圆切割成单个的芯片，通常使用钻孔机或锯片切割。
4.清洗和化学机械抛光（CMP）：芯片表面进行化学清洗，以去除表面杂质和污染物。
然后使用CMP技术平整芯片表面，以消除切割痕迹。
5.纳米技术：在芯片表面制造纳米结构，如纳米线或纳米点。
6.沉积：通过化学气相沉积或物理气相沉积，将不同材料层沉积在芯片表面，如金属、绝缘体或半导体层。
7.重复沉积和刻蚀：通过多次沉积和刻蚀的循环，制造多层电路元件。
8.清洗和干燥：在制造过程的各个阶段，对芯片进行清洗和干燥处理，以去除残留的化学物质。
9.磊晶：通过化学气相沉积，制造晶圆上的单晶层，通常为外延层。
10.接触制作：通过光刻和金属沉积技术，在芯片表面创建电阻或连接电路。
11.温度处理：在高温下对芯片进行退火和焙烧，以改善电子器件的性能。
12.筛选和测试：对芯片进行电学和物理测试，以确认是否符合规格。
后端工艺（封装）：1.芯片粘接：将芯片粘接在支架上，通常使用导电粘合剂。
2.导线焊接：使用焊锡或焊金线将芯片上的引脚和触点连接到封装支架上的焊盘。
3.封装材料：将芯片用封装材料进行保护和隔离。
常见的封装材料有塑料、陶瓷和金属。
4.引脚连接：在封装中添加引脚，以便在电子设备中连接芯片。
5.印刷和测量：在封装上印刷标识和芯片参数，然后测量并确认封装后的器件性能。
wafer制作流程
wafer制作流程
Wafer制作流程
Wafer，即芯片晶圆，是半导体制造的基础材料之一。
这里我们将介绍芯片晶圆的制作过程。
1.单晶硅棒的生长
单晶硅棒是晶圆的主要原料。
它通过Czochralski方法生长，这种方法是将硅材料放入熔融石英坩埚中，在高温下融化，然后通过拉晶机械将单晶硅棒从熔融硅中拉出。
2.晶圆切割
将单晶硅棒切割成薄片，即晶圆。
晶圆的大小通常为8英寸或12英寸。
切割的方式有两种：一是采用线锯，二是采用内部切割机。
3.表面处理
晶圆表面必须经过一系列的处理，以便在后续的制作过程中得到更好的效果。
表面处理包括去除杂质、清洗、去除氧化层等步骤。
4.光刻
光刻是制作芯片图案的关键步骤之一。
在光刻过程中，首先在晶圆表面涂上一层光刻胶，然后使用光刻机将芯片图案投射到光刻胶表
面，形成图案。
5.蚀刻
蚀刻是将光刻胶保护的区域去除，以便在后续的步骤中得到所需的图案。
蚀刻液通常是一种强酸，可以溶解掉不需要的部分。
6.沉积
沉积是在晶圆表面沉积一层化学物质。
如沉积一层金属用于制作导线，沉积一层二氧化硅用于制作绝缘层。
7.退火
退火是将晶圆加热到高温，以消除应力和提高晶体质量。
退火的温度和时间取决于晶圆的尺寸和用途。
8.包装测试
晶圆被切割成小芯片，并在芯片上进行测试和校准。
测试包括电气特性测试、可靠性测试、温度测试等。
以上就是Wafer制作的主要流程。
芯片制造需要高度的技术和设备，这也是为什么芯片制造业是高度发达的原因之一。
晶圆封装测试工序和半导体制造工艺流程
晶圆封装测试工序和半导体制造工艺流程A.晶圆封装测试工序一、 IC检测1. 缺陷检查Defect Inspection2. DR-SEM(Defect Review Scanning Electron Microscopy)用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。
此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。
一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。
再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。
3. CD-SEM(Critical Dimensioin Measurement)对蚀刻后的图案作精确的尺寸检测。
二、 IC封装1. 构装(Packaging)IC构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种，而目前商业应用上则以塑胶构装为主。
以塑胶构装中打线接合为例，其步骤依序为晶片切割(die saw)、黏晶(die mount / die bond)、焊线(wire bond)、封胶(mold)、剪切/成形(trim / form)、印字(mark)、电镀(plating)及检验(inspection)等。
(1) 晶片切割(die saw)晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。
举例来说:以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。
欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。
切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。
(2) 黏晶(die mount / die bond)黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。
黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内，以送至下一制程进行焊线。
芯片封装流程的前后端工艺环节
芯片封装流程的前后端工艺环节英文回答：Front-end Process.The front-end process of chip packaging involves the following steps:Wafer preparation: The silicon wafer is cleaned, patterned, and etched to create the integrated circuits (ICs).Die attach: The ICs are attached to a lead frame or substrate using a conductive adhesive.Wire bonding: Gold wires are used to connect the ICs to the lead frame or substrate.Molding: A plastic material is used to encapsulate the ICs and protect them from environmental factors.Back-end Process.The back-end process of chip packaging involves the following steps:Lead finishing: The leads are coated with a protective material such as solder or gold.Testing: The packaged chips are tested to ensure they meet electrical and functional specifications.Shipping: The packaged chips are shipped to the customer.中文回答：前端工艺。
半导体封装制程及其设备介绍
Solder paste
Die Prepare(芯片预处理) To Grind the wafer to target thickness then separate to single chip
---包括来片目检(Wafer Incoming), 贴膜(Wafer Tape),磨片(Back Grind),剥膜(Detape),贴片(Wafer Mount),切割(Wafer Saw)等系列工序,使芯片达到工艺所要求的形状,厚度和尺寸,并经过芯片目 检(DVI)检测出所有由于芯片生产,分类或处理不当造成的废品.
B Wafer roughness Measurement 粗糙度测量仪 主要为光学反射式粗糙度测量方式；
4.Grinding 配套设备
A Taping 贴膜机 B Detaping 揭膜机 C Wafer Mounter 贴膜机
Wafer Taping -- Nitto DR300II
Alignment
1.27, 0.762 mm (50, 30miles)
Ceramic 2, 4 direction lead
20~80
Ceramic
1.27,1.016, 0.762 mm (50, 40, 30
miles)
20~40
大家应该也有点累了，稍作休息
大家有疑问的，可以询问和交流
Surface Mount
半导体设备供应商介绍-前道部分
半导体设备供应商介绍-前道部分
常用术语介绍
1. SOP-Standard Operation Procedure 标准操作手册 2. WI – Working Instruction 作业指导书 3. PM – Preventive Maintenance 预防性维护 4. FMEA- Failure Mode Effect Analysis 失效模式影响分析 5. SPC- Statistical Process Control 统计制程控制 6. DOE- Design Of Experiment 工程试验设计 7. IQC/OQC-Incoming/Outing Quality Control 来料/出货质量检验 8. MTBA/MTBF-Mean Time between assist/Failure 平均无故障工作时间 9. CPK-品质参数 10. UPH-Units Per Hour 每小时产出 11. QC 7 Tools ( Quality Control 品管七工具 ) 12. OCAP ( Out of Control Action Plan 异常改善计划 ) 13. 8D ( 问题解决八大步骤 ) 14. ECN Engineering Change Notice ( 制程变更通知 ) 15. ISO9001， 14001 – 质量管理体系
IC芯片封装流程
并放置进Tube或者Tray盘中；
EOL– Trim&Form切筋成型
Cutting Tool&
1
Forming Punch
Stripper Pad
3
2
Forming Die
EOL/后段 Final Test/测试
FOL– Front of Line前段工艺
Wafer
2nd Optical 第二道光检
Die Attach 芯片粘接
Back Grinding
磨片
Wafer Wash 晶圆清洗
Epoxy Cure 银浆固化
EOL
Wafer Mount 晶圆安装
Wafer Saw 晶圆切割
Size
FOL– 3rd Optical Inspection三 光检查
检查Die Attach和Wire Bond之后有无各种废品
EOL– End of Line后段工艺
EOL
Annealing 电镀退火
Trim/Form 切筋/成型
Molding 注塑
Laser Mark 激光打字
Deflash/ Plating 去溢料/电镀
EOL– Deflash去溢料
Before
After
目的：Deflash的目的在于去除Molding后在管体周围Lead之间 多余OL– Plating电镀
利用金属和化学的方法;在Leadframe的表面 镀上一层镀层;以防止外界环境的影响潮湿 和热 并且使元器件在PCB板上容易焊接及 提高导电性 电镀一般有两种类型：
IC 芯片封装流程
Epoxy Storage： 零下50度存放；
Epoxy Aging： 使用之前回温，除 去气泡；
Epoxy Writing： 点银浆于L/F的Pad 上，Pattern可选；
FOL– Die Attach 芯片粘接
芯片拾取过程： 1、Ejector Pin从wafer下方的Mylar顶起芯片，使之便于
脱离蓝膜； 2、Collect/Pick up head从上方吸起芯片，完成从Wafer
到L/F的运输过程； 3、Collect以一定的力将芯片Bond在点有银浆的L/F
的Pad上，具体位置可控； 4、Bond Head Resolution：
X-0.2um；Y-0.5um；Z-1.25um； 5、Bond Head Speed：1.3m/s；
SMT SMT
IC Package （IC的封装形式）
• 按封装外型可分为：
SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；
封装形式和工艺逐步高级和复杂
• 决定封装形式的两个关键因素:
封装效率。芯片面积/封装面积，尽量接近1:1； 引脚数。引脚数越多，越高级，但是工艺难度也相应增加；
PMC 高温固化
4th Optical 第四道光检
Note： Just For TSSOP/SOIC/QFP package
EOL– Molding（注塑）
Before Molding
After Molding
※为了防止外部环境的冲击，利用EMC 把Wire Bonding完成后的产品封装起 来的过程，并需要加热硬化。
Bond Ball：第一焊点。指金线在Cap的作用下，在Pad上形成的焊接点 ，一般为一个球形；
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
晶棒
图片来源：中德公司
IC封装制程
1 2 3
IC封装目的 现有的IC封装型式 IC封装流程
IC封装制程
一、IC封装的目的
• 保护IC • 热的去除 • 讯号传输 • 增加机械性质与可携带性
IC封装制程
二、现有的IC封装型式(1)
IC封装制程
二、现有的IC封装型式(2)
WLCSP封装
投入研三菱电子等。
Tin-Lead：铅锡合金。Tin占85%，Lead占 15%，由于不符合Rohs，目前基本被淘汰
成型
去胶 去纬 去框 成型
（1）去胶（Dejuck）：是 指利用机械磨具将脚间的 费胶去除。即利用冲压的 刀具（Punch）去除介于胶 体（Package）与Dam Bar 之间的多余的溢胶。
成型
（2）去纬（Trimming）：是 指利用机械磨具将脚间金属连 杆切除。 （3）去框（Singulation）： 是指将已完成印章制程之 Lead Frame以冲模的方式将 Tie Bar切除，使Package与 Lead Frame分开，以方便下一 个制程作业。
Wafer制程及IC封装制程
报告人：Wendy
报告内容
前言
Wafer 制程 IC封装制程
前言
IC制程
前道工序 （1）晶圆片制造 （2）晶圆制造
后道工序
（1）晶圆测试 （2）IC芯片封装 及测试
Wafer制程
一、晶圆片制造
1 step
product
硅晶棒
2 step
晶圆片
4 step
切片
3 step
切筋成型
切筋(Trim)：把塑封后的框架状态的制品分割成一个一个的IC 成型(Form)：对Trim后的IC产品进行引脚成型，达到工艺需要求的形 状,放置进Tube或者Tray盘中；
总检
目的：在完成封裝动作后，尽管IC之前已通过前段晶圆针測，但为 了确保IC不因前述个封裝流程影响其原有功能，所以必须进行百分 之百的电性功能检验以避免客户拿到不良品。 最终测试（FT）主要是针对封装完成的半导体晶片，再次进行电性 功能测试及各类动作。
TO:TOP UP (TO92，TO251，TO252，TO263，TO220)
优点：缩小内存模块尺寸 、提升数据传输速度与稳 定性、无需底部填充工艺 等。 符合可携式产品轻薄短小 的特性需求
SOT: Small Outline Transistor
IC封装制程
三、IC封装流程
研磨/切割 Wafer Saw 电镀 Plating 成型 Trim/Form 上片 Die Attach 焊线 Wire Bond 压模 Molding 包装 Pack
微影流程
UV光
HMDS
光刻胶
掩膜版
1. 气相成底膜
2. 旋转涂胶
3. 软烘
4. 对准和曝光
5. 曝光后烘焙
O2
不合格硅片
等离子体 去胶清洗 返工 离子注入
8. 显影后检查
7. 坚膜烘焙
6. 显影
合格硅片
刻蚀
晶圆清洁：去除氧化物、杂质、油脂和水分子
光阻自旋涂布：形成一层厚度均匀的光阻层
软烘烤：使光阻由原来的液态转变成固态的薄膜，并使光阻层对晶片表面的附着力增强 曝光：利用光源透过关罩图案照射在光阻上，以实现图案的转移
印码 Marking
总检 Inspection
晶圆研磨
• 晶片从背面磨至适当厚度以配合产品结构和封装的需 求。 • 晶圆正面贴上UV tape，再以机械的方式对晶圆研背 面进行研磨，至所需之晶圆厚度，再以紫外线曝照胶 带，使其由晶圆正面剥离取出。
晶圆切割
晶圆安装 切割 晶粒检查 上片准备
目的：将前段制程加工完成的晶圆上一颗颗晶粒切割 由于晶粒与晶粒之間距很小，而且晶粒又相当脆弱， 因此晶片切割机精度要求相当高，切割的过程中会产生很 多的小粉屑，因此在切割過程中必須不断地用纯水冲洗残 屑，以避免污染到晶粒。
薄膜保护层形成
为制成不同的元件及集成电路，会在晶片上长不同的薄膜层，这些薄膜 层可分为四类： – 热氧化层(thermal oxide layer) – 介质层(dielectric layer) – 硅晶聚合物(polysilicon layer) – 金属层(metal layer) 薄膜保护层形成技术：化学气相沉积（CVD）、物理气相沉积（PVD）、 电化学气相沉积成膜。
包装
将完全封装好及经过FT测试合格之晶片放入承载盘或者真空塑胶管内， 保证晶片有符合规格之存放环境，并便于后续运输。
Thank you!
电镀
利用金属和化学的方法，在Leadframe的表面
镀上一层镀层，以防止外界环境的影响（潮湿
和热）。并且使元器件在PCB板上容易焊接及 提高导电性。
Before Plating
电镀一般有两种类型：
Pb-Free：无铅电镀，采用的是>99.95% 高纯度的锡（Tin），为目前普遍采用的技术
After Plating
连接晶片与导线架示意图
压模
等离子清洗 模压检查 树脂回温 模压作业 电镀准备 模压后长烤 电镀准备
*为了防止外部环境的冲击，利用EMC把Wire Bonding完成后的产
品封装起来的过程。 EMC（塑封料）为黑色块状，低温存储，使用前需先回温。其特 性为：在高温下先处于熔融状态，然后会逐渐硬化，最终成型。
Wafer制程
二、晶圆制造 光罩
清洗
形成薄膜
微影
蚀刻
热处理
去光阻
扩散/离 子植入
Wafer制程
1、光罩制程
（1）、光罩： 在制作IC的过程中，通过电脑辅助
设计系统的协助，将电路工程师设计的电
路，以电子束或镭射光曝光，将电路刻印 在石英玻璃基板上，此时刻印电路的石英 玻璃基板就称为光罩，晶圆厂通过光罩曝 光将电路转移到晶圆上
显影：将曝光后的光阻层以显影剂将光阻层所转移的图案显示出来
硬烘烤：加强光阻的附着力，以便利于后续的制程
蚀刻制程
• 在半导体制程中，通过蚀刻将封光阻 底下的薄膜或是基材进行选择性的蚀 刻。（将某种材质从晶圆表面上移除 ，留下IC电路结构）
湿式蚀刻
利用化学溶液将未被光阻覆盖的 区域去除 干式蚀刻（电浆蚀刻）
Wafer制程
2、晶圆制造基本过程 垫底准备并涂上保护层 涂布光阻
光罩 光刻
去光阻
由於 IC 的電路是分多層製作在晶片上，故上述之流程會重複數次
磊晶
（1）晶圆清洗
移除粒子，有机物质，金属，及原生氧化层 避免晶片内电路形成短路或断路的现象
（2）磊晶
在晶圆经过适当的清洗后，送到热炉管内，在含氧的 环境中，以加热氧化的方式在晶圆表面形成一层SiO2层， 增强半导体晶片的工作效能。
模压前L/F预热 磨面处理
Before Molding
After Molding
压模过程
焊线完成之导线架预热
置于研磨机之封装模上
封闭封装模
开模
灌胶
印码
laser ink
在产品的正面或背面显示出产品的型号、批次、生产日期、公司的 logo等。 作用：给予IC元件适当之辨识及提供可以追溯生产之记号。
线切割： 损耗少、切 割速度快， 进而可以减 少成本等， 适用于大直 径的晶圆
切割损耗0.6mm
切割损耗0.3mm
Wafer制程
3(1)、研磨 1.晶边研磨 将切割后片状晶圆的边缘以磨具研磨成光滑的圆弧形。 防止边破碎； 避免热应力集中； 使光阻剂于表面均有分布。 3(2).晶片研磨与蚀刻 采用物理与化学的方法，除去切割或边磨所造成的锯痕 或表面破坏层，同时使晶面表面达到可进行抛光处理的 平坦度。
Wafer制程
（2）光罩制造主要流程
电子束或镭射光 光阻 铬膜 空白片 铬膜（线路图） 量测 检验 石英玻璃 去光阻 蚀刻 石英玻璃 曝光 显影液
显影
蚀刻液
Wafer制程
• 光罩品质特性与检验
1.CD值（微距，单位um），一般指光罩图型的线宽大 小 2.图型及佈局确性（Pattern/Layout） 3.缺陷（Defect） 4.叠对性（Overlay）
晶粒座 (die pad)
焊线
等离子清洗 焊线准备 焊线作业
模压准备
模压前检查
焊线检查
*利用高纯度的金线（Au） 、铜线（Cu）或铝线（Al） 把 Pad 和 Lead通过焊接的方法连接起来，以便实现晶 粒之电路讯号与 外部讯号通信
* 焊线检查：焊线断裂，焊线短路、焊线弯曲、焊线损伤 *W/B是封装工艺中最为关键的一部工艺。
出厂准备
研磨
Wafer制程
1、单晶硅晶棒的制作
将多晶硅熔解在石英炉中，然后依靠一根石英棒 慢慢的拉出纯净的单晶硅棒。 CZ 法（Czochralski 法，柴式長晶法） 拉晶时，将特定晶向的晶种，浸入过饱和的纯硅 熔汤中，并同时旋转拉出，硅原子便依照晶种晶向， 乖乖地一层层成长上去，而得出所谓的晶棒 FZ 法（Floating Zone 法，浮融長晶法）
利用电浆离子来攻击晶片表面原 子或是电浆离子与表面原子产生化合 反应来达到移除薄膜的目的。
电浆蚀刻法
反应性离子蚀刻法
扩散/离子植入
• 扩散/离子植入 是电晶体结构中一项相当重要的技术。因为硅晶中一般 须加入电活性杂质原子（如三价的硼、五价的磷或砷）来控制半导体， 形成PN结，改进材料的性质，提供特定的电气特性 扩散 目的：由外来的杂质，使原本单纯的半导体材料的键结形态和能隙产生 变化，进而改变它的导电性 离子植入 杂质经高能量加速后射入晶圆表面，进入未屏障的区域
• 晶圆测试：在完成晶圆制造程序后，为了避免封装材料及后 段设备产能的浪费，在IC封装前进行晶圆针测，以将不良的 晶圆事先排除。 • 方法：利用极为精密的探针与晶片的电性接点（Pad）接触， 通过探针界面卡将测试所需的讯号由测试机送进IC内，对应 的IC输出讯号则传回测试机并依据测试程式来判断晶圆功能 是否符合设计规格。 • 通过晶圆测试的良品便进行下阶段的封装程序，而不合格的 晶粒标上记号并于下一个制程—晶片切割成晶粒后丢弃。