数字时钟设计与制作
数字时钟设计
学院：电气与电子工程学院
班级：_________________________________
学号：_________________________________
姓名：_________________________________
数字时钟设计
一、 设计目的
数字电子技术的迅速发展，使各种类型集成电路在数字系统、控制系统、 信号处理等方面得到了广泛的应用。
为了适应现代电子技术的迅速发展需要, 能够较好的面向数字化和专用集成电路的新时代数字电路综合设计与制作数 字钟，可以让我们了解数字时钟的原理。
在实验原理的指导下，培养了分析和 设计电路的能力。
并且学会检查和排
除故障，提高分析处理实验结果的能力。
二、 设计要求
1掌握各芯片的逻辑功能及使用方法
2、 数字时钟时的计时要求为24翻1分和秒的计时要求为60进制
3、 准确计时，以数字形式显示时、分、秒的时钟
4、 写出设计、实验总结报告。
三、 电路中主要元件及功能 1 芯片 74LS290
74LS29啲逻辑符号图如下:
.I I 丨
I
>CLK2 7 44-5290 IS1 «S2 IRI
74LS29啲主要功能如下:
置“0”功能：当S9(1).S9(2)=0,且R0⑴=R0(2)=1时，计时器置 “0 “，即 Q3 Q2 Q1 Q0=0000
置“ 9” 功能：当 S9(1)二S9(2) =1 且 R0(1).R0(2)=0 时，计时器置
CFO
CF1°
“9”，即Q3 Q2 Q1 Q0=1001
计数功能：当S9(1) .S9(2)=0,且R0(1).R0(2)=0时，输入计数脉冲
CP计数器开始计数。
计数脉冲由CPC输入，从Q0输出时，则构成一位二进制计数
器；计数脉冲由CP1输入，Q3Q2Q输出时，则构成异步五进制计数器；若将Q0 和
CPU连，计数脉冲由CP0输入，输出为Q3Q2Q1 十进制计
则构成8421BC码异步数器；若将Q3和CP（相连，计数脉冲由CP1输入，从高
位到低位输出为Q0Q1Q2Q3,贝卩构成5421BC码异步十进制加法计数器。
2、芯片CD4511
CD451的逻辑符号图如下：
CD451 是一个用于驱动共阴极LED （数码管）显示器的BCD码一七段码译码器，特点是：具有BCD专换、消隐和锁存控制、七段译码及驱动功能的CMO电路能提供较大的拉电流，可直接驱动LED显示器。
3、芯片CD4060
CD406逻辑符号图如下：
U12 Q T30 询tie 05 GT Q4 vss
CD406（由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC 或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。
所有的计数器位均为
主从触发器。
在CP1和CPO的下降沿计数器以二进制进行计数。
在时钟脉冲线上使
用斯密特触发器对时钟上升和下降时间无限制。
4、LED-7
LED-7的逻辑符号图如下:
7段LED数码管是利用7个LED（发光二极管）外加一个小数点的LED组合而成的显示设备，可以显示0-9，10个数字和小数点。
其半导体数码管有共阳极和共阴极两种类型。
共阳极数码管的七个发光二极管的阳极接在一起，而七个阴极则是独立的，对低电平有效。
共阴极数码管与共阳极数码管相反，七个发光二极管的阴极接在一起，而阳极是独立的，对高电平有效。
所以共阳极数码管需要输出低电平有效的译码器去驱动。
共阴极数码管则需输出高电平有效的译码器去驱动。
5、芯片74LS74
74LS74勺逻辑符号图如下:
74LS7的含两个独立的D上升沿d触发器，每个触发器有数据输入端（D）、置位输入（SD）复位输入（RD ）、时钟输入（CP和数据输出（Q Q），低电平使输出预置或清除，而与其它输入端的电平无关。
当SD、RD均无效（高电平）时, 符合建立时间要求的D数据在CP上升沿作用下传送到输出端。
四、数字时钟原理图
1数字时钟的构成
数字时钟是由脉冲发生器、计数器、译码器显示驱动电路和校时电路组成。
振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。
秒计数器满60后向分计数器进位分计数器满60后向小时计数器进位小
时计数器按照“ 2翻1”规律计数。
计数器的输出分别经译码器送显示器显示。
由于计时会出现误差时则需加校时电路对时、分进行校准。
其组成框图如下图：
n n IT 1?
时十位计数时个位计数分十位计数
校时控制电路
3276EHZ
晶体振荡器电路分頻器电路译码砸动
分亍位计数
谭码呃动
秒十位计数
译码茨动
秒■r
位计
校分控制电賂
1Hz
分频器电路
时亍位显示
2、数字时钟的工作原理
1）脉冲发生器
电路采用了32768HZ勺石英晶振经过CD4060十四级二分频后，在经过74LS74
2）时间计数器
计时器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络
的时钟脉冲，它不仅可以计数而且还可以用来完成其他的特定逻辑功能，如测量、 定时控制、数字运算等。
数字时钟的计数电路是用两个六十进制计数电路和24翻1 计数电路实现的。
数字时钟的计数电路的设计可以用反馈归零法。
当计数器正常计 数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现 相应模的循环计数。
秒计数器是由双四位同步十进制加法计数器组成的六十进制计数器其功能表 如下
R CP
EH
功能
"1 Q D
O 土 =0
A
u 0 D
计毂 0
不支 o X
不養 n
不麦 o
1
不袁
根据功能表，当1脚cp 脉冲为0，2脚EN 下降时计数器做十进制加法计数， 当个位计数到9,即1001时时钟清零，同时向引脚10即十位计数器的EN 端送进 一个下降脉冲，使十位计数器进一，当秒计数到60时，向分计时器送出一个脉冲 信号，同时向秒计时器送清零信号，使秒计数清零。
分计时器的工作原理与秒计时器相同，其时钟脉冲来自于秒进位，其频率为 1/60Hz 时计时器的工作原理同秒计数器相似，但计时器单元应为24进制计数器, 其时钟脉冲来自于分进位，其频率为1/3600HZ 电路图如下:
3）译码显示驱动电路
译码显示电路的功能是将时、分、秒计数器输出的4位代码翻译并显示相应的 十进制数的状态，通常译码器和显示器是配套使用的
B&E16
GDI
ns rl]m
rihL J
r
耳
ram
昇
3 15M yA
ns TTD
S3 M3 §
BSP 3
计数器实现了对时间的累计以8421BC码形式输出，用CD451电路将计数器的输出数码转换为LED-7数码管所需要的输出逻辑和一定的电流。
其译码显示过程为：把计时器的输出数码接到驱动译码电路的U14 U13上，把秒计数器产生的60 进位的二进制信号译成断代码，并驱动数码管DS6 DS5显示秒的十位与个位。
、同理，U12 U11驱动数码管DS4 DS3显示分的十位与个位，U10 U9驱动数码管DS2 DS1显示时的十位与个位。
其电路图如下：
4）、校时电路
在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。
调节开关S1,S2分别对时、分、秒单独计数，计数脉冲由单次脉冲或联系脉冲输入。
校时电路由与非门和二个开关组成，实现时、分的校准。
在校时时，分采用等待校时，当正常读分时，si接VCC分脉冲送至计数器，使计数器读分，校分时，S1接地，与非门被封，暂停读分，待标准时到立即将S1 接VCC 即可。
时的校时和分的校时相同，当正常读时时,S2接VCC时脉冲送至计数器，使计数器读时。
校时时，S2接地，与非门被封，暂停读时，当标准时到立即将S2接VCC 即可校准。
其电路图如下：
六、设计总结
本次的数字时钟实验，让我对自己所学的知识得到了回顾。
它也让我充分发挥了对所学知识的理解和设计的书面表达能力。
这为今后自己进一步深化学习，积累了一定的宝贵经验。
撰写报告的过程是对专业知识的学习过程，它使我运用已有的专业基础知识，对其进行设计，分析和解决一个理论问题或实际问题，把知识转化为能力的实际训练。
本次的实验，让我发现理论必须用于实践，否则只是一张白纸。
此外只有理论水平提高了，才能更好的运用于实践。
另外，本次实验也考验了我的认真的态度。
只有做事拥有认真的态度与科学的方法，才能成功。
总的来说，这次设计的实验还是比较成功的，有点小小的成就感，终于觉得平时所学的知识有了实用的价值，达到了理论与实际相结合的目的，不仅学到了不少知识，而且锻炼了自己的能力，使自己对以后的路有了更加清楚的认识，同时，对未来有了更多的信心。
vhdl数字电子钟的设计与实现
基于VHDL数字电子钟的设计与实现摘要：本课程设计完成了数字电子钟的设计，数字电子钟是一种用数字显示秒、分、时的计时装置，由于数字集成电路技术的发展和采用了先进的石英技术，它使数字钟具有走时准确、性能稳定、携带方便等优点。
数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活带来极大的方便。
在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路的能力。
关键词：电子钟；门电路及单次按键；琴键开关目录第一章引言----------------------------------------------------------------11.1 课题的背景、目的------------------------------------------11.2 课程设计的内容------------------------------------------1 第二章EDA与VHDL简介--------------------------------------------------22.1 EDA的介绍---------------------------------------------22.2 VHDL的介绍--------------------------------------------32.2.1 VHDL的用途与优点-----------------------------------------------------------------32.2.2 VHDL的主要特点----------------------------------------------------------------------2.2.3 用VHDL语言开发的流程------------------------------------------------------------ 第三章数字电子钟的设计方案------------------------------------------63.1秒脉冲发生器--------------------------------------------73.2可调时钟模块--------------------------------------------83.3校正电路------------------------------------------------83.4闹铃功能------------------------------------------------103.5日历系统------------------------------------------------11 第四章结束语---------------------------------------------------------------134.1致谢----------------------------------------------------144.2参考文献------------------------------------------------151引言随着科学技术的不断发展，人们对时间计量的精度要求越来越高。
Multisim仿真—数字钟的设计
数字钟的设计一、设计任务数字钟设计二、设计条件基于Multisim 10 仿真软件的调试三、设计功能要求1、时间以12小时为一个周期；2、显示时、分、秒。
四、电路中允许使用的主要元器件555：时钟电路74LS161：计数器4511：数码管驱动7400：与非门7404：非门SEVEN_SEG_COM_K：共阴数码管五、提供的参考电路：1、时钟秒位的参考电路2、时、分、秒功能仿真参考电路说明：后期将为同学们提供在面包板上插接实际电路的机会，但实验室只能提供555、74LS161、4511、7400、7404、SEVEN_SEG_COM这些元器件，所以必须按上述元器件设计完整的时、分、秒电路。
3.1 时钟秒位的参考电路（10进制和6进制计数器及数码管显示）电路说明：先画以555芯片为中心的时钟电路部分，然后再画74LS161、4511、数码管为中心的显示电路部分。
①按照电路图选择放置元器件：点击中的放置电阻、电容和电感；点击放置电源和地。
②点击中的放置LM555CM时钟元件。
③点击中的放置共阴极数码管。
④点击中的放置计数器74LS161N、与非门7400N（一个芯片中含4个与非门资源）、非门7404N （一个芯片中含6个非门资源）。
⑤点击中的放置数码管驱动4511BD_5V。
⑥点击元器件的管脚按照电路图进行连线。
⑦点击仿真按钮进行仿真。
3.2 时、分、秒功能仿真参考电路电路说明：先画以555芯片为中心的时钟电路部分，然后再画秒位时钟电路、分位时钟电路、小时位时钟电路。
①按照电路图选择放置元器件：点击中的放置电阻、电容和电感；点击放置电源和地。
②点击中的放置LM555CM 时钟元件。
③点击中的放置共阴极数码管。
④点击中的放置计数器74LS161N、与非门7400N（一个芯片中含4个与非门资源）、非门7404N（一个芯片中含6个非门资源）。
⑤点击中的放置数码管驱动4511BD_5V。
⑥点击元器件的管脚按照电路图进行连线。
数字电路课程设计数字时钟实现
应用科技学院《电子技术课程设计报告》设计题目：数字钟的设计与制作专业班级：13级《物联网工程》2班姓名：白雪王贞张莹学号：068 108 131指导老师：刘烨时间：2015年5月15日~ 2015年 5 月30日地点：四教4414实验室摘要：数字时钟是一种用数字电路技术实现秒﹑分﹑时的计时装置，与传统的机械钟相比，它具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因而得到了广泛的应用。
小到人们的日常生活中的电子手表，大到车站﹑机场等公共场所的大型数显电子钟。
数字时钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
本课程设计要用通过简单的逻辑芯片实现数字时钟。
要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用14位二进制计数器CC4060芯片、7双BCD同步加计数器CD4518芯片、十进制加计数器/7段译码器CD4033芯片等连接成60和12进制的计数器,再通过七段数码管显示，构成了简单数字时钟。
关键词：数字时钟；555芯片；计数器；数码管1设计目的 (4)1.1设计指标 (4)2课程设计任务及要求 (4)2.1 设计任务 (4)2.2 设计要求 (4)3系统设计 (4)3.1 设计思路 (4)3.2 系统设计 (5)3.2.1 原理图及说明 (5)3.2.2 具体设计 (6)3.2.2.1.小时计时电路 (6)3.2.2.2.分钟计时电路 (6)3.2.2.3.秒钟计时电路 (6)3.2.2.4.手动时间校准电路的设计 (6)3.2.2.5.光敏电阻的设计 (6)4 主要元器件的介绍 (7)4.1 40161------4位二进制同步计数器（有预置端，异步清除） (7)4.2 CD40106 (7)4.3 CD4009 (8)5 电路板的安装与测试 (8)1设计目的数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械钟相比，他具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表，大到车站﹑机场等公共场所的大型数显电子钟。
数字时钟各单元电路的设计方案及原理说明
数字时钟各单元电路的设计方案及原理说明数字时钟是现代生活中常见的时间显示工具，它通过使用数字来表示小时和分钟。
而数字时钟的核心组成部分则是由各个数字显示单元电路组成的。
在本文中，我将为您介绍数字时钟各单元电路的设计方案及原理说明，希望能帮助您更深入地了解数字时钟的工作原理。
我们需要了解数字时钟的基本原理。
数字时钟使用了七段显示器来显示数字，每个数字由七个LED（Light Emitting Diode）组成，分别表示了该数字的不同线条。
为了控制七段显示器显示特定的数字，我们需要设计相应的驱动电路。
1. 数字时钟的驱动电路设计方案a. 时钟信号生成器：数字时钟需要一个稳定的时钟信号来驱动各个单元电路，通常使用晶振电路来生成精确的时钟信号。
b. 时分秒计数器：用于计数时间，并将计数结果转化为可以驱动七段显示器的信号。
时分秒计数器可以使用计数逻辑电路来实现，其中包括触发器和计数器芯片等。
c. 译码器：译码器用于将计数器输出的二进制数据转换为可以驱动七段显示器的控制信号。
根据不同的数字，译码器会选通对应的七段LED。
2. 数字时钟的各单元电路原理说明a. 时钟信号生成器的原理：晶振电路通过将晶振与逻辑电路相连，通过振荡来生成稳定的时钟信号。
晶振的振荡频率决定了时钟的精确度，一般使用32.768kHz的晶振来实现。
b. 时分秒计数器的原理：时分秒计数器使用触发器和计数器芯片来实现，触发器可以保存二进制的计数值，并在时钟信号的作用下进行状态切换。
计数器芯片可以根据触发器的状态进行计数和重置操作。
c. 译码器的原理：译码器根据计数器输出的二进制数据选择对应的七段LED。
七段LED通过加电来显示数字的不同线条，然后通过译码器的工作，将二进制数据转换为驱动七段LED的信号。
通过以上的设计方案和原理说明，我们可以更好地理解数字时钟各单元电路的工作原理。
数字时钟通过时钟信号生成器来提供稳定的时钟信号，时分秒计数器记录并计算时间，译码器将计数结果转化为可以驱动七段显示器的信号。
多功能数字钟的设计和制作
目录摘要 (1)1数字钟的结构设计及方案选择 (2)1.1振荡器的选择 (2)1.2计数单元的构成及选择 (3)1.3译码显示单元的构成选择 (3)1.4校时单元电路设计及选择 (4)2 数字钟单元电路的设计 (4)2.1振荡器电路设计 (4)2.2时间计数单元设计 (4)2.2.1集成异步计数器74LS390 (5)2.2.2 用74LS390构成秒和分计数器电路 (5)2.2.3用74LS390构成时计数器电路 (6)2.2.4 时间计数单元总电路 (7)2.3译码显示单元电路设计 (7)2.4 校时单元电路设计 (7)2.5整点报时单元电路设计 (1)3 数字钟的实现电路及其工作原理 (9)4电路的搭建与调试 (10)5结束语 (10)参考文献 (11)附录1： (12)摘要数字钟被广泛用于个人家庭及公共场所,成为人们日常生活中的必需品。
诸如定时自动报警、按时自动打铃、定时广播、自动起闭路灯、定时开关烘箱、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意。
数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
数字电子钟有以下几部分组成：振荡器，分频器，60进制的秒、分计时器和12进制计时计数器，秒、分、时的译码显示部分及校正电路等。
关键词：数字钟 555多谐振荡器计数器 74LS390 74LS48数字电子时钟的设计及制作1数字钟的结构设计及方案选择数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。
主要由振荡器、分频器、计数器、译码器显示器和校时电路组成。
振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。
秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。
基于FPGA的数字电子钟的设计与实现
基于FPGA的数字电⼦钟的设计与实现背景：本实验所有结果基于Quartus II 13.1 (64-bit)实现，实验过程采⽤⾃下⽽上⽬录⼀、基本功能设计与思路基本功能：能实现秒、分钟、⼩时的计数，计数结果清晰稳定的显⽰在 6 位数码管上。
1、动态显⽰模块该模块主要功能是通过数码管的动态扫描实现 6 位数码管显⽰计数结果，本模块由扫描模块scan_cnt6，位选控制模块 dig_select，数据选择控制模块 seg_select 以及译码模块 decoder 构成扫描模块 scan_cnt6模块功能：产⽣ 位选控制端dig_select 和数据选择端 code_select 模块所需要的地址信息，扫描时钟决定位选信号和数据切换的速度。
设计思路：利⽤74390芯⽚（P160 TTL 双⼗进制异步计数器）构建⼀个模六计数器，就是6进制计数器，利⽤计数到6（110）时，“q2”和“q1”为⾼电平，产⽣ ⼀个复位信号，加到74390的⾼电平有效的异步清0端“1CLR”上，使计数器回0，从⽽实现模六计数。
设计结果：cnt6模块设计图波形仿真：（默认为时序仿真）cnt6模块波形仿真图位选模块 dig_select模块功能：在地址端的控制下，产⽣位选信号。
设计思路：利⽤74138芯⽚（3线-8线译码器），当选通端输⼊端G1为⾼电平，选通端输⼊端G2AN和G2BN为低电平时，将扫描信号cnt6的输出作为输⼊信号，dig[5..0]是译码输出，输出低电平有效。
设计结果：dig_select模块设计图波形仿真：dig_select模块波形仿真图数据选择模块 seg_select模块功能：输⼊ 6 组数据，每组数据 4bit，本模块完成在地址端的控制下从6 组数据当中选择 1 组输出。
设计思路：利⽤74151芯⽚（P91 8选1数据选择器），在控制输⼊端GN为低电平时，将扫描信号的选择下，分别选中D[5..0]对应的输⼊信号输出为Y。
数字钟的设计与制作过程
数字钟的设计与制作一、设计指标1. 显示时、分、秒。
2. 可以24小时制或12小时制。
3. 具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4. 具有正点报时功能，正点前10秒开始，蜂鸣器1秒响1秒停地响5次。
（选做）5. 为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。
二、设计要求1. 画出总体设计框图，以说明数字钟由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化，并以文字对原理作辅助说明。
2. 设计各个功能模块的电路图，加上原理说明。
3. 选择合适的元器件，并选择合适的输入信号和输出方式，在面包板上接线验证、调试各个功能模块的电路。
在确保电路正确性的同时，输入信号和输出方式要便于电路的测试和故障排除。
（也可选用Mutisim仿真）4. 在验证各个功能模块基础上，对整个电路的元器件和布线，进行合理布局，进行整个数字钟电路的接线调试。
三、制作要求自行在面包板上装配和调试电路，能根据原理、现象和测量的数据检查和发现问题，并加以解决。
四、设计报告要求1. 格式要求（见附录1）2. 内容要求①设计指标。
②画出设计的原理框图，并要求说明该框图的工作过程及每个模块的功能。
③列出元器件清单，并画出管脚分配图和芯片引脚图。
④画出各功能模块的电路图，加上原理说明（如2、5进制到10进制转换，10进制到6进制转换的原理，个位到十位的进位信号选择和变换等）。
⑥画出总布局接线图（集成块按实际布局位置画，关键的连接应单独画出，计数器到译码器的数据线、译码器到数码管的数据线可以简化画法，但集成块的引脚须按实际位置画，并注明名称）。
⑦数字钟的运行结果和使用说明。
提出建议。
五、仪器与工具1. 直流电源1台。
2. 四连面包板1块。
3. 数字示波器（每两人1台）4. 万用表（每班2只）。
5. 镊子1把。
6. 线剥钳1把。
数字时钟设计
目录一、设计总体思路, 基本原理和框图 (1)1.总体思路 (2)2.基本原理图 (2)3.总体设计框图及电路总图 (3)3.1秒模块电路 (3)3.2分模块电路 (4)3.3时模块电路 (5)3.4总电路模块 (6)二、主要的芯片功能介绍 (7)74192 十进制计数器 (7)74S32 与门逻辑 (8)74S08 或门逻辑 (9)三、安装与调试 (10)四、故障分析与电路改进 (11)五、总结与设计调试体会 (12)六、课程设计评分 (13)七、附录（元器件清单） (14)八、参考文献 (14)设计总体思路1、总体思路：准确设计具有能显示时、分、秒的数字时钟2、时计时要求具备24翻1、分和秒得计时为60进制3、具有手动和自动校正小时和分钟的功能，要求校正小时时不影响秒和分的正常计数4、整点报时：要求电路每次整点时鸣叫5次低音（500HZ）、整点时鸣叫一次高音（1000HZ）5、具有暂停功能设计基本原理两片192与一个与门构成60的秒进制、两片192与一个与门构成60的分进制、两片192与一个与门构成24的时进制。
当分变为59时，到下一个脉冲来时通过与非门控制蜂鸣器进行整点报时。
当秒到59时，下一个脉冲时对分产生进位。
当分为59时，下一个脉冲到来时，对时产生进位。
当时，第24个时到来时，通过反馈对时产生清零。
↑↑↑↑↑↑↑↑↑秒设计电路块分设计电路模块时电路模块总电路模块主要芯片功能介绍74192为十进制计数器。
74S32功能介绍74S08功能介绍三、安装与调试（1）安装1）领取实验箱子，面包板，以及设计电路所需要的各种芯片，并测试各芯片的好坏。
2）然后将已测试好的芯片合理的安装在实验板上。
3）接通实验台的电源，然后在实验台上检测每根导线的好坏，为接电路做准备。
4）按照已仿真好的电路图进行分模块接线，并在每个模块接好后，进行模块电路的测试。
5）将各模块安装好以后，再将模块之间连接起来，待整个电路安装完成以后，接通实验台的电源，观察电路的运行情况，看电路能否正常工作，如果电路不能正常运行，则进行下一步工作——调试。
数字时钟课程设计报告
一．设计题目数字时钟仿真设计二．设计目的和要球1）目的掌握数字时钟的工作原理和设计方法，学会用Multisim10软件操作实验内容，掌握设计性试验的实验方法。
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的应用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时序电路。
通过它可以进一步学习和掌握各种组合逻辑电路与时序电路的原理和方法。
2）要求（1）设计一个具有时、分、秒的十进制数字显示的计时器。
（2）具有手动校时、校分的功能。
（3）通过开关能实现小时的十二进制和二十四进制转换。
（4）具有整点报时的功能，应该是每个整点完成相应点数的报时，如3点钟响3声。
三．设计原理1）总体方案设计数字时钟由振荡器、分频器、计数器、译码现实、报时等电路组成。
其中，振荡器和分频器组成标准信号发生器，直接决定计时系统的精度。
由不同进制的计数器、译码器和显示器组成计时系统。
将标准秒信号送入采用六十进制的“秒计数器”，每累计60s就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用六十进制计数器，每累计60min，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用二十四进制或十二进制计时器，可实现对一天24h 或12h 的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过六位七段译码器显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。
数字时钟的原理框图如图1所示。
2）单元电路设计1.秒脉冲产生电路秒脉冲产生电路用一个1Hz 的秒脉冲时钟信号源代替。
数电课程设计数字电子钟报告
数字电子技术课程设计报告题目：数字钟的设计与制作时间：09-10学年第二学期18-19周院校：武汉纺织大学班级：测控081组员：夏亦冰李艳飞田传雪吴哲伦数字电子技术课程设计报告一．设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二．实现功能1．要求内容1）时以24为周期2）分和秒以60为周期3）能显示时、分、秒4）具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间2. 发挥内容1）星期的显示2）计时过程具有报时功能三．元器件1．洞洞板2块2．0.47uF电容1个3．100nF电容1个4．共阴八段数码管7个5．网络线10米6．CD4511集成块7块7．CD4060集成块1块8．74HC390集成块4块9．74HC51集成块1块10．74HC00集成块4块11．74HC30集成块1块12．10MΩ电阻5个13．74HC00集成块4块14．L7805三端稳压管1个15．30pF瓷片电容2个16．9V电池1块17．单刀双掷开关2个18．单刀单置开关1个19．74HC10集成块1块各个芯片引脚图1．CD74HC3902．L7805稳压管3．CD4060 4．CD4511 5．74HC10 6．74HC307．74HC518．74HC00四、原理框图1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ 时间信号必须做到准确稳定。