第五节 系统循环码的编译码电路

• 比较表3-6和表3-7，低端输入除法电路先要 将被除数逐位移入n-k个移位寄存器，在第 n-k+1个节拍，才从电路高端输出商的第一 位。而高端输入除法电路的被除数从高端 输入，第一个节拍就可以从高端的模2加法 器输出商，相当于把运算提前了n-k个节拍， 因此只要k个节拍就完成运算。另外，低端 输入除法电路和高端输入除法电路在运算 原理上时不同的，后者的运算过程不能直 接从除法算式中理解
• 用高端输入除法电路完成编码运算时，只 需将k位信息码元在向信道发送的同时，也 送入除法电路，当k位信息位发送结束时， k次运算同时完成，在除法电路中便得到信 息位对应的余数。再把信息的余数紧跟信 息位发向信道，就保证了一个码字中的n位 码元向信道发送是不间断的。同理，也可 以使码字与码字之间的发送也是连续的。
综上可知，当被除数是n位二进制数时，低端 输入除法电路要经过n次移位运算得到最后余 数。如果接收端按生成多项式g(x)构成低端 输入除法电路，并把从信道中接收的码字按 接收节拍逐位送入除法电路，那么当n位码元 接收完后，除法电路中寄存器状态便是接收 码字除以生成多项式之后的余式，即伴随式。 这时，低端输入除法电路完成了译码运算。
• 在计算机通信中，可以直接用串行接口电 路对传送的信息信息实现循环码的编码和 译码效验。串行接口电路内部都包含有生 成多项式的对应的编码和译码电路。因此 可以通过对串行接口电路的初始化编程， 使信息在通过串行接口电路发送和接受时， 同时自动完成循环码的编码和译码除法运 算。
综上可知，当被除数是n位二进制数时，低端 输入除法电路要经过n次移位运算得到最后余 数。如果接收端按生成多项式g(x)构成低端 输入除法电路，并把从信道中接收的码字按 接收节拍逐位送入除法电路，那么当n位码元 接收完后，除法电路中寄存器状态便是接收 码字除以生成多项式之后的余式，即伴随式。 这时，低端输入除法电路完成了译码运算。
三、系统循环码的编码电路
图3-5为g(x)=x3+x+1对应的高端输入除 法电路，它仍由生成多项式g(x)唯一地确定。
• 如果被除数为信 息序列1111，即 m(x)=x3+x2+x+1， 当信息序列送入 该除法电路时， 除法电路的运算 过程如表3-7所 示。这时电路经 过四次移位运算 得到余式111。
r2 商 0 0 0 0 0 0 1 1 1 1 0 0 1 1 1
综上可知，当被除数是n位二进制数时，低端 输入除法电路要经过n次移位运算得到最后余 数。如果接收端按生成多项式g(x)构成低端 输入除法电路，并把从信道中接收的码字按 接收节拍逐位送入除法电路，那么当n位码元 接收完后，除法电路中寄存器状态便是接收 码字除以生成多项式之后的余式，即伴随式。 这时，低端输入除法电路完成了译码运算。
• 由生成多项式g(x)=1 * x3+0 * x2+1* x+1得 到除数：1 0 1 1； • 由信息多项式m(x)= 1 * x3+1 * x2+1* x+1得 到被除数：1 1 1 1； • 在运算中，当被除数或中间余数的位数不 小于除数位数n-k+1时，若被除数或中间余 数的最高位为1，则商取1，同时将被除数 或中间余数的前面n-k+1位与除数的n-k+1 位模2加，得另一中间余数；
第五节 系统循环码的编译码电路
一、Leabharlann Baidu法电路
系统循环码的编码是将信息多项式 m(x)乘以xn-k，再除以生成多项g(x)，把所 得余式r(x)与xn-km(x)模2加，便得到码字 c(x)=xn-km(x)+r(x)。译码时用接收码字去 除以生成多项式g(x)，判余式是否为零。 由此可见，无论编码还是译码，都要进行 多项式的除法运算，求余式。
二、系统循环码的 译码电路
按照图3-3，当 g(x)=x3+x+1时可以 构成图3-4所示的除 法电路。这种除法电 路的被除数从移位寄 存器的低端输入，所 以称它为低端输入除 法电路。被除数为 1111111，它在低端 输入除法电路中的运 算过程如表3-5所示。
• 该除法电路完成的除法运算，与前面竖式 所做的除法运算一样。前三个移位节拍， 将被除数的高三位逐位移入移位寄存器， 因为这是被除数的位数小于n-k+1=4，高端 始终输出为0。从第4个节拍开始，移位寄 存器的高端开始输出商，寄存器中则留下 运算过程的中间余数的高三位。到第七个 节拍时，被除数全部输入电路，三个寄存 器中留下最后的余数0 0 0。
• 从理论上讲，低端输入除法电路也可以完 成编码除法运算。这时被除数为1111000， 电路除法运算过程如表3-6所示。
移位次数 0 1 2 3 4 5 6 7
被除数 1111000 111000 11000 1000 000 00 0
r0 0 1 1 1 0 1 0 1
r1 0 0 1 1 0 1 1 1
• n – k级编码器有两种：一种是g(x)的乘法电 路；另一种是g(x)的除法电路。前者主要利 用方程式C(x) = m(x)g(x)进行编码，但这样 编出的码为非系统码，而后者是系统码编 码器中常用的电路，这里我们只介绍系统 码的编码电路。
• 二元域上多项式的除法运算，可以用多项 式运算，也可以用与多项式对应的二进制 序列运算。 • 例如： • 生成多项式g(x)=x3+x+1生成（7,4）系统循 环码时，对信息多项式m(x)=x3+ x2 + x+1的 编码和对它生成的码字进行译码的除法运 算用可以二进制序列计算。
• 若被除数或中间余数的位数不小于除数位 数n-k+1，但最高位为0，则商取0，同时将 被除数或中间余数的前面n-k+1位模2加与 除数的n-k+1个0位，得新的中间余数，直 到最高位是1，重复前面运算过程；当中间 余数位数等于n-k时，运算结束，这个中间 余数就是最后的余数。
• 多项式的除法运算，还可以用反馈移位寄存器实 现。当除式g(x)为n-k次多项式时，完成除法运算 的电路见图3-3，称为除法电路 除法电路。只要除式g(x)被 除法电路 确定，与它对应的除法电路也唯一地被确定。