(整理)PCB布局布线.
PCB板布局布线基本规则
PCB板布局布线基本规则PCB（Printed Circuit Board）板布局布线是电路设计中的关键步骤之一，正确合理的布局布线可以保证电路的性能与稳定性。
下面将介绍一些PCB板布局布线的基本规则。
1.分离高频与低频信号：将高频与低频信号进行分离布局，以减少干扰。
高频信号线与低频信号线应尽可能平行布线，减少交叉。
2.分离模拟与数字信号：模拟与数字信号互相干扰的可能性较大，应将二者分离布局。
同时，在两者的接口处应预留地线屏蔽来降低非线性失真。
3.分层布局：将电路分布在不同的层次上，以减少干扰。
一般将模拟信号和数字信号分布在不同的层次上，并通过地平面、电源平面等层次进行电磁屏蔽。
4.自上而下布局：从信号源开始，自上而下分布。
这样可以减少信号线的长度，降低信号线的阻抗。
在布局时应尽量控制信号线的长度，避免过长导致信号衰减。
5.电源布局：电源是整个电路的基础，应尽可能靠近电源输入端布局，减少电源线路长度，降低电源线的阻抗。
同时，电源线应与信号线分离布线，避免互相干扰。
6.地线布局：地线在板布局中同样非常重要。
应尽量缩短地线的长度，减低地线的阻抗，并合理布局地线的走向，避免地线回团。
7.路径最佳化：布局时应保证信号路径的最短化，减少信号线的长度，降低信号传输时的延迟和衰减。
8.信号线与分量之间的距离：信号线与分量之间的距离尽可能短，可以减少耦合与串扰。
9.三角规则：同一面板上尽量遵循三角形规则，将相关信号线布局成三角形状，以减少互相干扰。
10.差分线布局：对于高速信号线，采用差分传输可以减少噪声和串扰。
差分信号线应尽可能平行布线，并保持等长。
11.布线层次顺序：布线时应按照信号的重要程度进行布线，先布线主干信号，再布线次要信号。
12.符号规范：在布线过程中应遵循相应的电气规范，使用适当的符号表示不同的信号。
总的来说，PCB板布局布线中的基本规则都是为了减少干扰、降低阻抗、缩短信号路径，保证电路的性能稳定性。
(整理)Cadence_SPB16.2入门教程——PCB布线.
Cadence_SPB16.2入门教程——PCB布线（一）PCB布线4.1 PCB层叠结构层叠结构是一个非常重要的问题，不可忽视，一般选择层叠结构考虑以下原则：·元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布线提供参考平面；·所有信号层尽可能与地平面相邻；·尽量避免两信号层直接相邻；·主电源尽可能与其对应地相邻；·兼顾层压结构对称。
对于母板的层排布，现有母板很难控制平行长距离布线，对于板级工作频率在 50MHZ以上的（50MHZ以下的情况可参照，适当放宽），建议排布原则：·元件面、焊接面为完整的地平面（屏蔽）；·无相邻平行布线层；·所有信号层尽可能与地平面相邻；·关键信号与地层相邻，不跨分割区。
基于以上原则，对于一个四层板，优先考虑的层叠结构应该是：·S ←信号·G ←地平面·P ←电源层·S ←信号对于一个六层板，最优的层叠结构是：·S1 ←信号·G1 ←地平面·S2 ←信号·G2 ←地平面·P ←电源层·S4 ←信号对于一个八层板，有两种方案：方案 1：方案2：·S1 ←信号S1 ←信号·G1 ←地平面G1 ←地平面·S2 ←信号S2 ←信号·G2 ←地平面P1 ←电源层·P ←电源层G2 ←地平面·S3 ←信号S3 ←信号·G3 ←地平面P2 ←电源层·S4 ←信号S4 ←信号方案2主要是比方案1多了一个电源层，在电源比较多的情况下可以选择方案2。
对于更多层的结构也是按照上面的原则来定，可以参考其它的资料。
下面以SMDK6410核心板(设计为八层板)来设置层叠结构，包括规则设置，PCB布线等。
打开程序->Cadence SPB 16.2->PCB Editor，然后打开在第3 章布局好的PCB文件。
PCB布局布线要点
PCB布局布线要点1.尽量减少线路长度：线路长度过长会导致信号延迟和互相干扰。
在布局时，应尽量将相关信号线放在一起，尽量减少线路的长度。
2.分隔高频和低频信号：高频信号和低频信号在传输特性和干扰问题上有很大差异。
在布线时，应尽量将高频信号和低频信号分开布局，以避免互相干扰。
3.避免信号线和电源线相交：信号线和电源线的交叉会导致互相干扰，产生噪声。
在布线时，应尽量避免信号线和电源线相交。
4.保持信号线的对称布局：对称布局可以使信号线的长度保持一致，从而减少互相干扰。
在布局时，应尽量保持信号线的对称布局。
5.地线的布局：地线是整个电路的共用参考点，它承载着回流电流和抑制噪声的功能。
在布线时，应尽量保持地线的宽度一致，减小回流电流的路径阻抗。
6.电源线的布局：电源线应尽量靠近地线布局，以减小回流电流路径的阻抗。
同时，电源线应避免与信号线相交，以减少互相干扰。
7.信号线与地线的配对布局：在高速传输中，差分信号线的布局对信号的传输质量有很大影响。
应尽量将差分信号线与地线配对布局，以减小信号之间的干扰。
8.规避信号线和边缘的平行布局：信号线和边缘平行布局会导致辐射噪声和电磁干扰。
在布线时，应尽量规避信号线和边缘的平行布局。
9.PCB层次布局：PCB可以分为多个逻辑层次，在布局时应尽量将相关的电路模块放在同一层次上，以减少信号线的跨层穿越。
10.确保足够的间距和间隙：在布线时，应确保信号线之间和信号线与其他元件之间有足够的间距和间隙，以避免互相干扰和产生串扰。
11.使用规范的信号线宽度和间距：信号线宽度和间距的设置直接影响信号传输的质量和速度。
在布线时，应使用规范的信号线宽度和间距，以满足设计要求。
12.使用较好的布线工具和规则检查：在布线过程中，可以使用专业的布线工具和规则检查功能，以提高布线效率和准确性。
总之，PCB布局布线的核心目标是尽量减小信号传输的延迟和干扰，以保证系统的性能和可靠性。
通过合理的布局和布线，可以提高产品的性能和降低故障率。
pcb布局布线规则
1mm=39.37mil≈40mil
1mil=0.0254mm
1um=39.37微英寸（mill) 1盎司=35微米（um) 此单位表示铜箔的厚度 2. 此单位也可表示TV和Monitor的尺寸 例如对于37英寸、42英寸的TV，其尺寸是指TV对角线的长度，可表示为：
克服串扰的措施： • 1、加大平行线间的间距，使平行线中心间距是线宽的3倍。 • 2、在平行线间插入接地的隔离线起屏蔽作用。 • 3、减小布线层与地平面的距离。
进行PCB设计时应遵循的规则
屏蔽保护规则
• 对应地线回路规则，实际上也是为了尽量减小信号的 回路面积
• 在重要信号线周围用铺铜的方式把该信号与其他信号 隔离开，此处铺的铜应有效的接地，这样做也可以使 该信号的回流选择最短的回流路径。
PCB设计的重要参数
1 铜箔线(Track)线宽：单面板0.3mm，双面板0.2mm 2 铜箔线之间最小间隙：单面板0.3mmm,双面板0.2mm 3 铜箔线距PCB板边缘最小1mm，元件距PCB板边缘最小5mm，焊盘距PCB板边缘最小4mm. 4 一般通孔安装元件的焊盘直径是焊盘内径直径的2倍。 5 电解电容不可靠近发热元件，例如大功率电阻、变压器、大功率三极管、三端稳压电源和 散热片等。电解电容与这些元件的距离不小于10mm. 6 螺丝孔半径外5mm内不能有铜箔线（除接地外）及元件。 7 在大面积的PCB设计中（超过500cm2以上），为防止过锡炉时PCB弯曲，应在PCB中间留一 条5mm至10mm宽的空隙不放置元件，以用来放置防止PCB弯曲的压条。 8 每一块PCB应用空心的箭头标出过锡炉的方向。 9 布线时，DIP封装的IC摆放方向应与过锡炉的方向垂直，尽量不要平行，以避免连锡短路。 10 布线方向由垂直转入水平时，应该从45°方向进入。 11 PCB上有保险丝、保险电阻、交流220V的滤波电容、变压器等元件的附近应在顶层丝印上 警告标记。 12 交流220V电源部分的火线和零线间距应不小于3mm。220V电路中的任何一根线与低压元 件和pad、Track之间的距离应不小于6mm.并丝印上高压标记，弱电和强电之间应该用粗的丝网线 分开，一警告维修人员小心操作。
AD布线规则(自己整理)
一、PCB板的元素1、工作层面对于印制电路板来说，工作层面可以分为6大类，信号层（signal layer）内部电源/接地层（internal plane layer）机械层（mechanical layer）主要用来放置物理边界和放置尺寸标注等信息，起到相应的提示作用。
EDA软件可以提供16层的机械层。
防护层（mask layer）包括锡膏层和阻焊层两大类。
锡膏层主要用于将表面贴元器件粘贴在PCB上，阻焊层用于防止焊锡镀在不应该焊接的地方。
丝印层（silkscreen layer）在PCB板的TOP和BOTTOM层表面绘制元器件的外观轮廓和放置字符串等。
例如元器件的标识、标称值等以及放置厂家标志，生产日期等。
同时也是印制电路板上用来焊接元器件位置的依据，作用是使PCB板具有可读性，便于电路的安装和维修。
其他工作层（other layer）禁止布线层Keep Out Layer钻孔导引层 drill guide layer钻孔图层 drill drawing layer复合层 multi-layer2、元器件封装是实际元器件焊接到PCB板时的焊接位置与焊接形状，包括了实际元器件的外形尺寸，所占空间位置，各管脚之间的间距等。
元器件封装是一个空间的功能，对于不同的元器件可以有相同的封装，同样相同功能的元器件可以有不同的封装。
因此在制作PCB板时必须同时知道元器件的名称和封装形式。
（1）元器件封装分类通孔式元器件封装（THT，through hole technology）表面贴元件封装（SMT Surface mounted technology）另一种常用的分类方法是从封装外形分类：SIP单列直插封装DIP双列直插封装PLCC塑料引线芯片载体封装PQFP塑料四方扁平封装SOP 小尺寸封装TSOP薄型小尺寸封装PPGA塑料针状栅格阵列封装PBGA塑料球栅阵列封装CSP 芯片级封装(2)元器件封装编号编号原则：元器件类型+引脚距离（或引脚数）+元器件外形尺寸例如AXIAL-0.3 DIP14 RAD0.1 RB7.6-15 等。
PCB布局布线需要注意的问题
PCB布局布线需要注意的问题
1，核心芯片放在板子的中间，方便其他元件的布局；
2，布局模块化，把同一功能模块的元器件尽量放到一块；3，多个集成元件共同和核心芯片连接时，并行排列，不能阻碍其他元件的布线；
4，PMOD接口即将开口朝向板子的外侧；
5，在核心芯片下的底层加一些电容进行去耦；
6，核心芯片引脚比较多时，将引出线走一小段线，然后过孔到底层进行布线，这样顶层又可以多放一些其他的贴
片元件，可以节省布局空间；
7，晶振要离其连接的芯片更近，信号线用包地线包围；8，数字电路和模拟电路分开布局，数字地和模拟地通过一个0欧的电阻与电源地连接；
9，布局要按照给定的要求进行布局。
例如，数码管显示和电源等接口要与给定的外框图的尺寸进行布局；
10，元件布局不能太密集，大的插件旁边不能再放其他大的插件，考虑实际元件的焊接情况，贴装元件焊盘的外侧
与相邻插装元件的外侧距离不能太近；
11，电源插座要布置在印制板的四周；
12，贴片焊盘上不能有过孔，防止焊接时造成虚焊；
布线注意事项：
1，电源线尽可能的宽，不能低于18mil；
2，信号线宽不应低于12mil；
3，CPU 输入输出线不能低于10mil（或8mil）；
4，线间距不低于10mil；
5，正常过孔不低于30mil，一般过孔为16*28，12*28；6，双列直插：焊盘60mil，孔径40mil；
7，核心芯片引脚比较多时，将引出线走一小段线，然后过孔到底层进行布线，这样顶层又可以多放一些其他的贴片元件，可以节省布局空间；
8，布线不能出现直角，走不通时用过孔，过孔也不能是直角；
9，布线的拐角尽量圆滑；
10，贴片电阻、电容中间不能走线，绝对禁止；。
PCB板布局布线基本规则
PCB板布局布线基本规则PCB（Printed Circuit Board，印刷电路板）布局布线是电子产品设计中非常重要的一步，它决定了电路板的性能和可靠性。
下面将介绍一些PCB板布局布线的基本规则。
1.尽量规划好电路板的整体布局。
合理的整体布局可以降低电磁干扰和噪声，提高信号的可靠性。
布局过程中，需要考虑各个电路模块的电源分布、信号线的走向和电路板边缘的保留空间等因素。
2.尽量减少信号线的长度。
信号线过长会引起信号衰减、时钟偏差和串扰等问题。
因此，应尽量减少长距离信号线的使用，并将不同功能模块的信号线放在靠近彼此的位置，以缩短线路长度。
3.引脚布局要合理。
电路板上的引脚布局应遵循一定的规则，如相同功能的引脚应该靠近彼此，避免交叉连接；高频信号线和低频信号线应分开布局，以防止互相干扰；输入和输出信号一般不要使用同一个引脚。
4.电源和地线的布局要合理。
电源和地线是电路工作的基础，其布局质量直接影响整体性能。
应尽量减少电源和地线的长度，避免共享电源或地线的引脚。
此外，电源和地线的宽度也要足够，以满足电流的要求。
5.差分线路应尽量成对布线。
差分信号线路通常由两根线组成，它们相互平行，保持相同的长度和间距。
这种布线方式可以减小干扰并提高抗干扰能力。
6.避免使用尖锐的角度和过窄的宽度。
锐角和过窄的线路会增加信号的传输损耗，并增加线路的阻抗。
在布局和布线过程中，应尽量避免生成锐角，选择合适的宽度。
7.需要进行地线屏蔽的信号要有相应的地线屏蔽层。
一些对干扰非常敏感的信号线，如高频信号线和时钟信号线，需要有地线屏蔽层进行保护，防止外界干扰。
8.PCB板的散热设计。
在布局布线过程中，需要考虑板上发热器件的散热问题。
可以尽量将发热器件靠近PCB板的边缘，以方便散热或使用附加的散热设计。
9.电路板边缘的保留空间。
为了使电路板在安装时能够与其他组件或设备连接，需要在板的边缘预留一定的空间。
这个空间通常被称为边际空间，用于放置连接器、插座等。
pcb布局布线技巧及原则
pcb布局布线技巧及原则pcb布局技巧PCB 布局、布线基本原则一、元件布局基本规则1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开；2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件，螺钉等安装孔周围3.5mm（对于M2.5）、4mm（对于M3）内不得贴装元器件；3. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路；4. 元器件的外侧距板边的距离为5mm；5. 贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；6. 金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。
定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm；7. 发热元件不能紧邻导线和热敏元件；高热器件要均衡分布；8. 电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。
特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。
电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔；9. 其它元器件的布置：所有IC 元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直；10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0.2mm)；11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。
重要信号线不准从插座脚间穿过；12、贴片单边对齐，字符方向一致，封装方向一致；13、有极性的器件在以同一板上的极性标示方向尽量保持一致。
二、元件布线规则1、画定布线区域距PCB 板边≤1mm 的区域内，以及安装孔周围1mm 内，禁止布线；2、电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil；cpu 入出线不应低于10mil（或8mil）；线间距不低于10mil；3、正常过孔不低于30mil；4、 双列直插：焊盘60mil，孔径40mil；1/4W 电阻： 51*55mil（0805 表贴）；直插时焊盘62mil，孔径42mil；无极电容： 51*55mil（0805 表贴）；直插时焊盘50mil，孔径28mil；5、 注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。
PCB布局布线基本规则
PCB布局布线基本规则1.尽量减少电路板的层数。
每增加一层电路板的层数会增加制造成本和设计复杂度，同时也会增加信号传输的延迟。
因此，尽量保持电路简单，减少层数。
2.分离高频和低频信号。
高频信号容易受到干扰，因此应当尽量与低频信号分离。
可以采用不同的层或区域来布置高频和低频信号的元件，或者使用地平面分离高频和低频信号。
3.分割地平面和电源平面。
电路板上应该有专门的地平面和电源平面，以提供良好的电源和地引线。
这样可以减少信号线和引线的长度，降低电磁干扰。
4.保持信号线和供电线的最小间隔。
信号线和供电线之间的间隔越小，电磁干扰就越小。
因此，在布局时要尽量将信号线和供电线保持一定的距离，避免相互干扰。
5.将相互影响的元件放在一起。
相互影响的元件包括开关、驱动器、传感器等。
将它们放在相邻的位置可以减少互相作用产生的干扰。
6.避免产生环形信号线。
环形信号线会产生反射和干扰，影响信号传输稳定性。
因此，布线时应尽量避免产生环形信号线。
7.避免交叉布线。
交叉布线会产生互相干扰，影响信号传输质量。
因此，布线时应尽量避免信号线交叉。
如果无法避免，可以采用信号线层间的穿越或使用防干扰技术。
8.尽量使用直线布线。
直线布线可以减小信号的传输延迟和损耗。
此外，直线布线还可以提高电子产品的散热性能，提高整体性能。
9.保持信号线、供电线和地线的长度一致。
信号线、供电线和地线的长度一致可以减少信号的传输延迟和损耗，提高信号质量。
10.避免布线在电源和地线附近。
电源和地线附近会有较高的电磁干扰和噪声。
因此，布线时应尽量避免信号线在电源和地线附近。
以上是PCB布局布线的一些基本规则，通过遵循这些规则可以提高电路的可靠性和稳定性，减少噪声和电磁干扰，提高电子产品的整体品质。
当然，不同的电路和产品可能有更具体的规格和要求，设计者还需要根据具体情况进行布局和布线。
PCB板布局布线基本规则
PCB板布局布线基本规则PCB布局布线是电子产品设计中十分重要的一环，正确的布局布线可以提高电路的性能和稳定性，减少电磁干扰和信号串扰。
以下是一些PCB 布局布线的基本规则。
1.分离模拟和数字信号：模拟信号和数字信号应尽量分离布局，以防止数字信号干扰模拟信号。
这样可以提高模拟信号的准确性和稳定性。
2.分离高频和低频信号：高频信号和低频信号应分离布局，以防止高频信号对低频信号造成干扰。
低频信号线应尽量远离高频信号线，或者采用屏蔽和隔离措施。
3.最短路径：信号线应尽可能短，以减少信号传输的延迟和损耗。
同时，信号线的长度应保持一致，以避免传输过程中的信号失真。
4.信号线的宽度和间距：信号线的宽度和间距应根据其电流大小和信号速度来设计。
较大的电流需要较宽的信号线来降低电阻，而高速信号需要较小的间距来减少串扰。
5.地线的布局：地线在PCB设计中极为重要，它是信号返回路径的重要一部分。
因此，应该确保地线宽度足够，以降低电阻，同时应尽量减少地线的串扰。
6.电源线的布局：电源线应尽量短，以减少电源波动对其他线路的影响。
此外，电源线应远离敏感信号线，以避免电源干扰。
8.组件标记和编号：对于复杂的PCB设计，正确的标记和编号可以帮助设计师更好地理解电路，并提高调试和维护的效率。
9.PCB层次和分区：复杂的电路可以使用多层PCB来布局布线，以降低信号干扰。
同时，可以将电路分区，将不同的功能电路分别布局，以提高整体性能和维护的便利性。
10.热管理：在布局中要考虑到发热元件的散热，避免将发热元件放在敏感的电路部分附近，以免影响其性能。
综上所述，正确的PCB布局布线可以提高电路的性能和稳定性，减少电磁干扰和信号串扰。
但以上仅是一些基本规则，实际设计中还需要考虑具体的应用环境和要求，因此在布局布线前，建议结合具体需求进行综合分析和优化设计。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PCB布局、布线基本原则一、元件布局基本规则1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开；2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件，螺钉等安装孔周围3.5mm（对于M2.5）、4mm（对于M3）内不得贴装元器件；3. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路；4. 元器件的外侧距板边的距离为5mm；5. 贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；6. 金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。
定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm；7. 发热元件不能紧邻导线和热敏元件；高热器件要均衡分布；8. 电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。
特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。
电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔；9. 其它元器件的布置：所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直；10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0.2mm)；11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。
重要信号线不准从插座脚间穿过；12、贴片单边对齐，字符方向一致，封装方向一致；13、有极性的器件在以同一板上的极性标示方向尽量保持一致。
二、元件布线规则1、画定布线区域距PCB板边≤1mm的区域内，以及安装孔周围1mm内，禁止布线；2、电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil；cpu入出线不应低于10mil（或8mil）；线间距不低于10mil；3、正常过孔不低于30mil；4、双列直插：焊盘60mil，孔径40mil；1/4W电阻： 51*55mil（0805表贴）；直插时焊盘62mil，孔径42mil；无极电容： 51*55mil（0805表贴）；直插时焊盘50mil，孔径28mil；5、注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。
2.如何提高抗干扰能力和电磁兼容性在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？1、下面的一些系统要特别注意抗电磁干扰：(1) 微控制器时钟频率特别高，总线周期特别快的系统。
(2) 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。
(3) 含微弱模拟信号电路以及高精度A/D变换电路的系统。
2、为增加系统的抗电磁干扰能力采取如下措施：(1) 选用频率低的微控制器：选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。
同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。
虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。
(2) 减小信号传输中的畸变微控制器主要采用高速CMOS技术制造。
信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。
当Tpd＞Tr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。
信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。
可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。
微控制器构成的系统中常用逻辑电话元件的Tr（标准延迟时间）为3到18ns之间。
在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4~20ns之间。
也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。
而且过孔数目也应尽量少，最好不多于2个。
当信号的上升时间快于信号延迟时间，就要按照快电子学处理。
此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现Td＞Trd的情况，印刷线路板越大系统的速度就越不能太快。
用以下结论归纳印刷线路板设计的一个规则：信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。
(3) 减小信号线间的交*干扰：A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。
信号在AB线上的延迟时间是Td。
在D点，由于A点信号的向前传输，到达B点后的信号反射和AB 线的延迟，Td时间以后会感应出一个宽度为Tr的页脉冲信号。
在C点，由于AB 上信号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td的正脉冲信号。
这就是信号间的交*干扰。
干扰信号的强度与C点信号的di/at有关，与线间距离有关。
当两信号线不是很长时，AB上看到的实际是两个脉冲的迭加。
CMOS工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100~200mv噪声并不影响其工作。
若图中AB线是一模拟信号，这种干扰就变为不能容忍。
如印刷线路板为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交*干扰就会变小。
原因是，大面积的地减小了信号线的特性阻抗，信号在D端的反射大为减小。
特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。
若AB线为一模拟信号，要避免数字电路信号线CD对AB的干扰，AB线下方要有大面积的地，AB线到CD线的距离要大于AB线与地距离的2~3倍。
可用局部屏蔽地，在有引结的一面引线左右两侧布以地线。
(4) 减小来自电源的噪声电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。
电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。
电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。
模拟电路中的模拟信号更经受不住来自电源的干扰。
(5) 注意印刷线板与元器件的高频特性在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。
电容的分布电感不可忽略，电感的分布电容不可忽略。
电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外发射。
印刷线路板的过孔大约引起0.6pf的电容。
一个集成电路本身的封装材料引入2~6pf电容。
一个线路板上的接插件，有520nH的分布电感。
一个双列直扦的24引脚集成电路扦座，引入4~18nH的分布电感。
这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的；而对于高速系统必须予以特别注意。
（6) 元件布置要合理分区元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。
在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。
（7）处理好接地线印刷电路板上，电源线和地线最重要。
克服电磁干扰，最主要的手段就是接地。
对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。
印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。
所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最后都汇集到这个接地点上来。
与印刷线路板以外的信号相连时，通常采用屏蔽电缆。
对于高频和数字信号，屏蔽电缆两端都接地。
低频模拟信号用的屏蔽电缆，一端接地为好。
对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。
(8) 用好去耦电容。
好的高频去耦电容可以去除高到1GHZ的高频成份。
陶瓷片电容或多层陶瓷电容的高频特性较好。
设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。
去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。
数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz 以上的噪声几乎不起作用。
1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。
在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。
每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。
最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。
去耦电容值的选取并不严格，可按C=1/f计算；即10MHz取0.1uf，对微控制器构成的系统，取0.1~0.01uf之间都可以。
3、降低噪声与电磁干扰的一些经验。
(1) 能用低速芯片就不用高速的，高速芯片用在关键地方。
(2) 可用串一个电阻的办法，降低控制电路上下沿跳变速率。
(3) 尽量为继电器等提供某种形式的阻尼。
(4) 使用满足系统要求的最低频率时钟。
(5) 时钟产生器尽量*近到用该时钟的器件。
石英晶体振荡器外壳要接地。
(6) 用地线将时钟区圈起来，时钟线尽量短。
(7) I/O驱动电路尽量*近印刷板边，让其尽快离开印刷板。
对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
(8) MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。
(9) 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。
(10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
(11) 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。
(12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。
(13) 时钟、总线、片选信号要远离I/O线和接插件。
(14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
(15) 对A/D类器件，数字部分与模拟部分宁可统一下也不要交*。
(16) 时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。
(17) 元件引脚尽量短，去耦电容引脚尽量短。
(18) 关键的线要尽量粗，并在两边加上保护地。