IBIS模型笔记

合集下载

IBIS学习心得及使用

IBIS 学习心得及使用
IBIS(Input/Output Buffer InformaTIon SpecificaTIon)模型是基于V/I 曲线
的对I/O Buffer 快速准确建模的方法，其目的是提供一种集成电路制造商与仿真软件供应商以及设计工程师之间相互交换电子元件仿真数据的标准方法。

IBIS 是一种行为模型，它不是从要仿真的元件的结构出发定义的，而是从元件的行为出发定义的。

IBIS 本身是一种标准的文本格式，它记录驱动器和接收器的不同参数，如驱动源输出阻抗、上升/下降时间以及输入负载等参数，但它不说明这些记录参数是如何使用的。

IBIS 模型分为驱动器模型和接收器模型，如下图示：
Pull up/pull down：标准输出缓冲器的上拉和下拉晶体管，用直流I/V 数据
表来描述它们的行为。

Power clamp/gnd clamp：静电放电和钳位二极管，用直流I/V 数据表来描述
它们的行为。

Ramp：表示输出从一个逻辑状态转换到另一个逻辑状态，用dV/dt 来描
述。

C_comp：硅晶圆电容，它是不包括封装参数的总输出电容。

R_pkg/L_pkg/C_pkg：封装带来的寄生电阻、电感和电容。

无论是驱动器模型还是接收器模型都是由两部分组成的：缓冲器结构模型（[model] secTIon）和封装因子（[component]&[pin] secTIon）。

IBIS 文件结构
IBIS 文件包括了从行为上模拟一个器件的输入、输出和I/O 缓冲器所需要。

IBIS模型学习笔记

在Version 3.2版本中，不包含Vinh_ac等定义，在仿真中会提示不支持这些语句。

现在使用的是V4.1.2. [File Name]IBIS模型的名字，例如:ic.ibs3. [File Rev]文件版本，例如：[File Rev] 1.04. [Date]编写时间：[Date] 1/22/20135. [Source]，[Disclaimer]，[Copyright]，[Component]来源，免责声明，版权，组成的一些说明[Source] Sigrity SpeedPKG Suite XtractIM 4.0.4.09231[Disclaimer] The model given below represents a 73-pin package.[Copyright][Component] ddr_ctrl6. [Package]包含在封装厂提取的IBIS文件中。

[Package]| variable typ min maxR_pkg 0.76859 0.48527 0.95543L_pkg 3.608e-9 2.259e-9 4.39e-9C_pkg 1.088e-12 9.004e-13 1.741e-127. [Pin]定义各个Pin的RLC，模型类型。

走进IBIS模型

AN-715应用笔记One Technology Way • P.O. Box 9106 • Norwood, MA 02062-9106 • Tel: 781/329-4700 • Fax: 781/326-8703 • 走近IBIS 模型：什么是IBIS 模型？它们是如何生成的？作者：Mercedes Casamayor简介在进行系统设计时节省时间和降低成本是很关键的。

在原型制作之前，系统设计人员可以用模型来进行设计仿真。

在高速系统设计中正是如此，进行信号完整性仿真来分析不同条件下传输线中的电路行为，在设计初期就能预防并检测出典型的问题，例如过冲、欠冲、阻抗不匹配等。

然而，可用的数字IC 模型非常少。

当半导体厂商被索要SPICE 模型时，他们并不愿意提供，因为这些模型会包含有专有工艺和电路信息。

这个问题已经通过采用IBIS 模型来 (输入/输出缓冲器信息规范)解决，IBIS 也被称为ANSI/EIA-656，这是一个建模的新标准，在系统设计人员中越来越流行。

什么是IBIS ？IBIS 是一个行为模型，通过V/I 和V/T 数据描述器件数字输入和输出的电气特性，不会透露任何专有信息。

IBIS 模型与系统设计人员对传统模型的理解不同，例如其它模型中的原理图符号或多项式表达式。

IBIS 模型包括由输出和输入引脚中的电流和电压值以及输出引脚在上升或下降的转换条件下电压与时间的关系形成的表格数据。

这些汇总的数据代表了器件的行为。

IBIS 模型用于系统板上的信号完整性分析。

这些模型使系统设计人员能够仿真并预见到连接不同器件的传输线路中基本的信号完整性问题。

潜在的问题可以通过仿真进行分析，潜在的问题包括由传输线上阻抗不匹配导致的到达接收器的波形反射到驱动器的能量；串扰；接地和电源反弹；过冲；欠冲；以及传输线路端接分析等等。

Rev. 0 | Page 1 of 8IBIS 是一种精确的模型，因为它考虑了I/O 结构的非线性，ESD 结构和封装寄生效应。

IBIS模型解说

IBIS模型解说IBIS模型解说1.IBIS模型的一些基本概念IBIS这个词是Input/Output buffer information specification 的缩写。

在业界经常会把spice 模型描述为transistor model，是因为spice描述了电路内部的细节问题。

而把IBIS模型描述为behavioral model，是因为IBIS 只是描述了电路的外在表现，它像个黑匣子一样，根据输入得到输出结果，而不需要了解电路的内部细节。

IBIS模型的仿真精度依赖于模型的准确度以及考虑的worse case。

2.IBIS模型的构成从上图可以看出，IBIS模型包括如下的一些信息（部分model有一些信息会省略掉）：VI 曲线: Pullup，Pulldown，POWER clamp，GND clampVT曲线: Rise waveform, Fall waveform还有一些其它比较重要的信息比如Die capacitance（C_comp）以及package parameter（RLC）。

3.IBIS的应用场合任何电路都可以用下面的模型来描述：Driver ---interconnect---ReceiverIBIS模型描述的是Driver/Receiver的行为特性，而不是它们的电路特性，因此模型内部的逻辑延时是没有考虑的（这正是区分Tco的原因），通过使用IBIS模型，可以得出interconnect对于电路的影响。

由于IBIS支持的buffer type很多，每个类型都会有对应的格式以及需要包含的信息，常用有output, input以及IO 模型。

4.IBIS模型的VI/VT曲线Pull down曲线由来（此曲线需要考虑与clamp 曲线重复的部分）：Ground clamp 曲线由来：Pull up 曲线由来（此曲线需要考虑与clamp 曲线重复的部分）：Power clamp 曲线由来：注意：IBIS里面定义电流流入方向为正；在此图中pull up 以及power clamp 曲线都没经过转化。

ibis资料简介完成

《Accuracy of IBIS models with reactive loads》--Arpad Muranyi简介：主要讲解了在抗性负载条件下的IBIS动态模型求解。

内容：（1）在IBIS模型中I-V数据主要用来表征I/O缓冲的完全打开或关闭的直流特性（稳态）；而V-T数据用来表征缓冲的动态开关特性（动态）。

所以，也就是说V-T数据是用来补全表征缓冲在完全打开/关闭之间的状态。

（2）需要注意的是2EQ/2UK算法只在模型进行状态过渡时起作用，当模型处于稳态时，模型数据中起作用的只有I-V和C_comp。

（3）总结：如果在状态转移期间，抗性负载对输出电流的影响越大，那么用2EQ/2UK 算法得到的IBIS动态模型的准确性将会越低。

考虑到在一个模型中存在多个影响因素（如：抗性负载的大小、缓冲强度、V-t曲线数据的长度以及C_comp）对输出产生很大的影响，所以说想要建立一个准确IBIS行为模型是很困难的。

因此需要更加精确的算法，或者在*-AMS提供一种解决思路。

《Future directions for IBIS》简介：主要讲解了IBIS未来的发展方向。

（IBIS Summit Meeting at DesignCon 2000）《Introduction to the IBIS Macro Model Library》--2006简介：主要讲解了IBIS宏观模型库。

内容：《Study of Solving IBIS Single VT》—Asian IBIS Summit Meeting 2008简介：讲解了处理单个VT波形数据获得动态缩放系数的两种方法。

内容：（1）我们熟悉的2EQ/2UK算法只适用于two VT waveforms.理论上讲，对于单个VT，不存在解决方法——一个方程，两个未知数（Ku,Kd）。

（2）两种方法方法一：Experiential Way（经验主义）方法二：Impose Constraint（添加约束）（3）总结：比较两种方法：法一：如果PWL调整的好，会有良好的准确性；很难找到一个所有IBIS模型都适用的PWL。

IBIS 模型介绍及如何产生IBIS 模型

IBIS 模型介绍及如何产生IBIS 模型何为IBIS？IBIS 是一种可以利用V/I 和V/T 数据（不包含任何版权信息）描述一个器件的数字输入和输出端口电气特征的行为级模型。

IBIS 模型不同于传统系统设计师使用的原理图符号的常规理想化模型。

一个IBIS 模型是由输入和输出引脚上的电流和电压值，也可以是输出引脚上电平上升或下降转换过程中相关电压和时间组成的列表数据。

该表数据反映了器件行为。

IBIS 模型通常被用于系统板的SI 分析。

潜在的问题可以通过仿真分析得出由于传输线的阻抗失调而引发的能量反射大小；串扰、地或电源反弹、过冲及线端分析等。

IBIS 是一种精确的模型，因此可以用在非线性的I/O 特征、ESD 特征和封装寄生效应的描述。

在一些方面已经超越了传统模型的性能，如SPICE。

例如，在分析速度上要至少比SPICE模型仿真快25 倍，同时IBIS 还不像SPICE 模型那样存在版权问题。

IBIS 的发展历史：IBIS 最先由Intel 公司在1990 年提出。

在1993 年发布了IBIS 1.0 版本并且设立了IBIS 开放性论坛。

IBIS 开放性论坛由EDA 厂商、计算机制造商、半导体厂商、高校和终端用户组成，负责更新、修改和校对标准和组织研讨。

并在1995年与EIA（电子工业联盟）建立合作关系。

最新的IBIS 版本为4.0，在2002 年7月发布，但是目前仍然还不是ANSI/EIA 标准。

最早的IBIS 版本可以描述CMOS电路和TTL I/O 缓冲器，其后每个版本均添加新的功能，并且实现完全向下兼容。

如何创建一个IBIS 模型？通常可以利用采集仿真数据和仪器测量获取建立IBIS 模型所需的数据，另外，也可以将SPICE 模型直接翻译成IBIS 模型（可以从IBIS 官方网站/eig/ibis/ibis.htm 免费获得）。

模型可以从三个不同角度条件下创建：典型、最小化和最大化。

- 典型：在常温、常压和常规处理参数条件下；- 最小化：在高温、最低电压和小参数条件下；- 最大化：在低温、最高电压和大参数条件下；刨析IBIS 模型中的数据：在IBIS 规范中支持包括三态、开漏（open drain）、开集（open collector）、I/O 和ECL 等形式的多种类型输入输出端口。

ibis模型仿真培训教材

IBIS模型培训要点：模型的概论模型的分类模型的基本理论模型的检查连接器和过孔的模型一．模型的概论仿真的第一步离不开IBIS模型的收集，下面是关于模型的一些基本知识：模型产生的流程：模型的转换工具：上图中的IBIS to DML的转换的工具已经整合到Cadence的仿真工具中，DML是指DEVICE MODEL Language模型的精度：模型是否能够准确反映器件BUFFER的工作状态，直接关系到仿真的准确性，因此模型内部的检查是必须的：下面是一个模型的BUFFER的图与实际测量的结果对比：（二）模型的分类：模型的分类方式有两种：以文本格式的分类和以器件类型的分类以文本格式的分类：SPICE（典型的晶体管模型）同类的模型有PSPICE HSPICEIBIS （行为极的模型）器件类型分类的模型：DEVICE MODELIO BUFFER（Drive receive）Discrete deviceBoardmodelINTERCONNECT MODELTransmission lineConnectorCablePackageViaIBIS模型的定义：IBIS模型的作用：SPICE模型与SPICE模型的比较：三．IBIS的基本理论IBIS 模型的几种等效电路：IBIS模型版本的区别IBIS 1.1版本的时候，仅仅只是CMOS的电平无边沿控制，对于高速芯片的由电平的上升沿及下降沿控制的电路，显然不适用。

IBIS模型2.0版本最主要增加包括ECL的多总线支持，终端和漏极开路模型，差分I/O及复杂包装参数定义。

模型3。

2版本主要增加的是FBGA的PIN模型选择，及多级驱动和动态箝位 (所以特别注意的是当你拿到厂家给你的模型，首先要检查模型的版本信息，当然观察模型的曲线，版本越高级，曲线的精度越高，但是可能有些芯片的IBIS模型版本没有升级到那麽高，但是也要看是否可用，比如我这次有一个器件的模型中Buffer的类型是差分I/O，但是供应商给的版本是V2.0，模型中没有定义差分的关键字，由于差分模型是在V2.1以上版本才有，所以就必须和厂家联系重新给你更新版本的IBIS模型。

完整word版,IBIS模型详解中文版

§1绪论 (1)1.1 IBIS模型的介绍 (1)1.2 IBIS的创建 (3)§2旧IS模型的创建 (3)2.1准备工作 (3)2.1.1基本的概念 (3)2.1.2数据列表的信息 (4)2.2数据的提取 (4)2.2.1 利用Spice 模型 (4)2.2.2确定I/V数据 (4)2.2.3边缘速率或者是V/T波形的数据的测量 (7)2.2.4试验测量获取I/V和转换信息的数据 (7)2.3数据的写入 (8)2.3.1旧S文件的头I信息 (8)2.3.2器件和管脚的信息 (8)2.3.3 关键词Model的使用 (9)§3 用旧IS 模型数据验证模型 (10)3.1常见的错误 (10)3.2旧IS模型的数据验证 (12)3.2.1 Pullup> Pulldown 特性 (12)3.2.2 上升和下降的速度(Ramp rate) (12)3.2.3上下拉特性和Ramp rate的关系 (12)3.3用旧IS模型数据验证模型参数的实例 (12)§1绪论1.1 IBIS模型的介绍IBIS （Input/Output Buffer Informational Specifation）是用来描述IC 器件的输入、输出和I/OBuffer 行为特性的文件，并且用来模拟Buffer和板上电路系统的相互作用。

在IBIS模型里核心的内容就是Buffer的模型，因为这些Buffer产生一些模拟的波形，从而仿真器利用这些波形，仿真传输线的影响和一些高速现象（如串扰，EMI 等。

）。

具体而言IBIS描述了一个Buffer的输入和输出阻抗（通过I/V曲线的形式）、上升和下降时间以及对于不同情况下的上拉和下拉，那么工程人员可以利用这个模型对PCB板上的电路系统进行SI、串扰、EMC以及时序的分析。

IBIS模型中包含的是一些可读的ASCII格式的列表数据。

IBIS有特定的语法和书写格式。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

1、ZYNQ的IBIS转换，需要使用vivado的I/O Planning Project来做处理，步骤如下
选择“updated generic IBIS models file”时需要注意，[Component]的名称需要与Vivado软件内部的设置保持一致，所以存在两个问题：（1）新建工程时需要建立与要生成IBIS模型的器件型号一致，否则转换时会出错；（2）Vivado内部对每种器件型号有一个缩写，需要将generic IBIS模型内的component名称与之保持一致，ZYNQ7000对应的名称为“zynq”
2、转化成的模型存在一定的问题，无法直接使用，因为信号管脚基本都没有分配model，如下图，需要手动分配模型，同时设定diff pin
设定模型是需要注意，想要设置的模型参数是否已经包含在IBS文件中，如模型“SSTL15_S_PSDDR”，其参数已经包含在ibs文件中，如下，所以可以直接调用，如需要调用的模型不在文件中，需要手动将模型参数加到文件中
Ibis模型中，对于管脚的输入输出属性是通过分配的模型来判断的，模型有POWER、GND、I/O、Input、Output等，当一个管脚的输入和输出需要使用不同的模型时，如DDR_DQ，则采用[model selector]的方式，在管脚的model name处为[model selector]的名称，具体选择哪种模型，在使用时具体选择
差分对的添加按照以下格式，第一列为差分信号正，第二列为差分信号负，第三列为差分电平。