实验三 译码显示电路
实验三 3-8译码器的功能测试及仿真
实验三3-8译码器功能测试及仿真一、实验目的1、掌握中规模集成3-8译码器的逻辑功能和使用方法。
2、进一步掌握VHDL语言的设计。
二、预习要求复习有关译码器的原理。
三、实验仪器和设备1．数字电子技术实验台1台2．数字万用表1块3．导线若干4.MUX PLUSII软件5.74LS138集成块若干四、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
译码器分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
1．变量译码器（又称二进制译码器）用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。
若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，下图(a)、(b)分别为其逻辑图及引脚排列。
其中 A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。
下表为74LS138功能表，当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当S1＝0，2S＋3S＝X时，或 S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。
3－8线译码器74LS138逻辑图及引脚排列图74LS138功能表输入输出S12S+3S A2A1A00Y1Y2Y3Y4Y5Y6Y7Y1 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 1 1 0 1 1 1 1 1 11 0 0 1 0 1 1 0 1 1 1 1 11 0 0 1 1 1 1 1 0 1 1 1 11 0 1 0 0 1 1 1 1 0 1 1 11 0 1 0 1 1 1 1 1 1 0 1 11 0 1 1 0 1 1 1 1 1 1 0 11 0 1 1 1 1 1 1 1 1 1 1 00 ×××× 1 1 1 1 1 1 1 1× 1 ××× 1 1 1 1 1 1 1 1二进制译码器实际上也是负脉冲输出的脉冲分配器。
实验三译码显示电路
实验三译码显示电路姓名：zht学号：班级：15自动化2班日期：2016/10/21目录一、实验内容 (3)二、设计过程、仿真及实验步骤 (4)①设计过程 (4)②电路图及PROTEUS仿真测试 (6)③实验步骤 (9)三、实验数据及结果分析 (10)①实验数据 (10)②结果分析 (12)四、思考分析 (13)一、实验内容1.测试74LS194。
2.实现四节拍顺序脉冲发生器。
3.实现四位扫描译码显示电路。
采用四节拍顺序脉冲发生器产生的顺序脉冲作为Ds信号。
8421BCD码利用74LS197输入。
4.自行设计电路在LED数码管同时显示出8位学号。
实验仪器：1.数字电路实验箱、数字万用表、示波器。
2.器件：74LS48、74LS194、74LS73、74LS00。
二、设计过程、仿真及实验步骤①设计过程：1.将74LS194的CP接正脉冲，D、1D、2D、3D、r C、1S、0S分别接模拟开关，D接HIGH，QA、QB、QC、QD接“0-1”显示器。
先SR让r C=0检验是否能置零。
接着手动拨动开关控制D、1D、2D、3D的值来决定将要送入移位寄存器的信号，然后将r C、S、0S调为1并按1动正脉冲的按钮，通过观察“0-1”显示器来判断是否成功将D、1D、D、3D并行送数。
接着依次观察当r C1S0S为100、101、110时按动正2脉冲按钮后“0-1”显示器的状态来测试74LS194的保持、右移、左移功能是否正常。
2.按照实验教材要求依照该章节图（五）连接电路。
先将r C接LOW 来完成置零，然后将r C接HIGH、CP接连续脉冲即可完成要求的四节拍顺序脉冲发生器。
可将QA、QB、QC、QD接入示波器的通道接口来观察其波形。
3.按照实验教材的图（4）连接74LS48和数码管，接着将上一内容完成的四节拍顺序脉冲发生器的输出接入数码管的位选端，并通过74LS197产生八进制计数接入数码管段选端。
用正脉冲控制74LS197的CP，即可完成四位扫描译码显示电路。
实验三 3-8译码器的功能测试及仿真
实验三3-8译码器功能测试及仿真一、实验目的1、掌握中规模集成3-8译码器的逻辑功能和使用方法。
2、进一步掌握VHDL语言的设计。
二、预习要求复习有关译码器的原理。
三、实验仪器和设备1．数字电子技术实验台1台2．数字万用表1块3．导线若干4.MUX PLUSII软件5.74LS138集成块若干四、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
译码器分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
1．变量译码器（又称二进制译码器）用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。
若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，下图(a)、(b)分别为其逻辑图及引脚排列。
其中 A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。
下表为74LS138功能表，当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当S1＝0，2S＋3S＝X时，或 S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。
3－8线译码器74LS138逻辑图及引脚排列图74LS138功能表输入输出S12S+3S A2A1A00Y1Y2Y3Y4Y5Y6Y7Y1 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 1 1 0 1 1 1 1 1 11 0 0 1 0 1 1 0 1 1 1 1 11 0 0 1 1 1 1 1 0 1 1 1 11 0 1 0 0 1 1 1 1 0 1 1 11 0 1 0 1 1 1 1 1 1 0 1 11 0 1 1 0 1 1 1 1 1 1 0 11 0 1 1 1 1 1 1 1 1 1 1 00 ×××× 1 1 1 1 1 1 1 1× 1 ××× 1 1 1 1 1 1 1 1二进制译码器实际上也是负脉冲输出的脉冲分配器。
实验三 3-8译码器的功能测试及仿真
实验三3-8译码器功能测试及仿真一、实验目的1、掌握中规模集成3-8译码器的逻辑功能和使用方法。
2、进一步掌握VHDL语言的设计。
二、预习要求复习有关译码器的原理。
三、实验仪器和设备1．数字电子技术实验台1台2．数字万用表1块3．导线若干4.MUX PLUSII软件5.74LS138集成块若干四、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
译码器分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
1．变量译码器（又称二进制译码器）用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。
若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，下图(a)、(b)分别为其逻辑图及引脚排列。
其中 A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。
下表为74LS138功能表，当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当S1＝0，2S＋3S＝X时，或 S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。
3－8线译码器74LS138逻辑图及引脚排列图74LS138功能表二进制译码器实际上也是负脉冲输出的脉冲分配器。
若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图3－2所示。
若在S1输入端输入数据信息，2S＝3S＝0，地址码所对应的输出是S1数据信息的反码；若从2S端输入数据信息，令S1＝1、3S＝0，地址码所对应的输出就是2S端数据信息的原码。
(3) 实验 计数译码显示电路(设计)
实验3 计数译码显示电路（设计）一、实验目的1、掌握2—10进制译码器和数码管的功能和使用。
2、熟悉集成计数器74LS90的功能。
3、学会用74LS90设计任意进制计数器。
二、实验仪器及器材1、数字电路实验箱 2.双踪示波器2、器件：74LS90（集成计数器）、74LS00、74LS47（BCD--七段译码器）、数码管 三、实验原理（含器件介绍） 1．集成计数器计数器是计算机和数字逻辑系统的基本部件之一，它不仅能计脉冲数，还能用作数字系统的分频器、定时器和运算器等。
根据计数器中数值增减的不同，计数器可以分为加法计数器、减法计数器以及两者兼有的可逆计数器；根据进位制不同，可分为二进制计数器、十进制计数器、八进制计数器等多种；根据计数器中各触发器状态的更新所受时钟脉冲控制的相同与否，可分为同步计数器和异步计数器。
本实验中采用的74LS90计数器是由二进制及五进制电路构成的中规模集成电路，引脚图如图3.1所示。
图3.1 74LS90引脚图0CP : Clock (Active LOW going edge) Input to ÷2 Section 1CP : Clock (Active LOW going edge) Input to ÷5 Section (LS90)1MR ,2MR : Master Reset (Clear) Inputs 1MS ,2MS : Master Set (Preset-9, LS90) Inputs 0Q : Output from ÷2 Section 1Q ,2Q ,3Q : Outputs from ÷5 (LS90) Sections图3.2 74LS90逻辑符号74LS90可以构成十进制计数器： a.将Q A 接到B CP ，计数脉冲由A CP 输入，则输出为8421码；b. 将Q D 接到A CP ，计数脉冲由B CP 输入，则输出为5421码。
数电实验报告 实验三 译码显示电路
数电实验报告实验三译码显示电路姓名：学号：班级：院系：指导老师：2016年目录实验目的： (2)实验器件与仪器： (2)实验原理： (3)实验内容： (7)实验过程： (8)实验总结： (9)实验：实验目的：1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用实验器件与仪器：1.数字电路实验箱、数字万用表、示波器2.器件：74LS48、74LS194、74LS73、74LS00实验原理：1.数码显示译码器（1）七段发光二极管（LED）数码管LED数码管是目前最常用的数字显示器，一个LED数码管可用来显示一位0~9十进制数和一个小数点。
小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随现实光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2~2.5V，每个发光二极管的点亮电流在5~10mA。
LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
（2）B CD码7段译码驱动器此类译码器有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用74LS48 BCD码存锁/七段译码/驱动器。
驱动共阴极LED数码管。
A0、A1、A2、A3—BCD码输入端a、b、c、d、e、f、g—译码输出端，输出“1”有效，用来驱动共阴极LED数码管。
LT—灯测试输入端，LT= “0”时，译码输出全为“1”RBI—灭零输入端，RBI= “0”时，不显示多余的零。
BI/RBO—作为输入使用时，灭灯输入控制项。
作为输出端使用时，灭零输出端。
2.扫描式显示对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。
对于某些系统输出的数据，应用扫描式译码显示，可使电路大为简化。
利用数码管的余辉效应和人眼的视觉暂留效应，虽然在某一时刻只有一个数码管在显示，但人眼看到的是多个数码管“同时”被点亮的效果。
有些系统，比如计算机，某些A/D 转换器，是以这样的形式输出数据的：由选路信号控制多路开关，先后送出（由高位到低位或由低位到高位）以为十进制的BCD码，如图（三）所示。
实验三CMI编译码及其光纤传输实验
实验三CMI编译码及其光纤传输实验一、实验目的1、了解CMI码的码型特点。
2、掌握CMI码的编码规则。
3、了解CMI码编码电路的工作原理。
4、了解CMI码译码电路的工作原理。
二、实验内容1、用示波器观察CMI码与NRZ码的对应关系2、在了解CMI编译码电路的原理基础上设计出另外一种编译码电路三、基本原理本实验使用的电路模块为CMI编译码电路，共有两个编码译码电路组成，可同时完成两路信号的编码译码工作。
该电路模块采用CPLD来实现的，其原理图如图CMI编码电路原理图3-3、3-4和CMI译码电路原理图3-5所示。
电路组成：CMI码即为传号翻转码，NRZ的“1”交替地用CMI的“00”和“11”来表示，而“0”则固定用“01”来表示，因此把信号从1位（bit）变成了2位（bit），属于二电平的NRZ 的1B2B码型，这种码的特点是有一定的纠错能力，并且易于实现，易于定时提取，因此在低速的系统中选为传输码型，图3-1为CMI码与NRZ码的对应关系。
在本实验系统中，CLK采用16.38MHz晶振二分频，这样CMI编码信号中对应NRZ 的“0”电平，信号频率应该是8.19MHz左右，对应NRZ信号的“1”电平，信号频率应该是4.09MHz左右。
即一个NRZ高电平对应CMI编码信号是12对“1100”，一个NRZ低电平对应CMI编码信号是24对“10”。
图3-1 CMI码与NRZ码的对应关系（1）CMI编码电路编码电路用来接收来自信号源的单极性非归零码（NRZ）码，并把这种码型变换为CMI码送至光发送单元，其框图如图3-2所示，电路原理图如图3-3所示。
图3-2 CMI编码框图单极性码输入该模块后首先用CLK同步，例如输入若是传号（1），则翻转输出，如果是空号（0）则打开门开关，使时钟信号取反后输出，本实验所用的NRZ码是从数字信号源输出的NRZ信号，该信号为24位PN码，其输入的信码序列可用K1～K3开关随意改变，如图3-6所示。
项目三 计数译码显示电路制作与调试
项目三计数译码显示电路任务1 认识电路图1 十进制数的计数译码显示电路框图图1所示为所示是SN7490A(计数器)、SN7449(七段译码器)、BS205(共阴极七段数码管)连接组成一位十进制数的计数译码显示电路的框图。
1.电路工作原理图2所示为计数译码显示电路原理图。
图2 计数译码显示电路原理图图3所示为计数译码显示电路仿真图。
图3 计数译码显示电路仿真图实物图图4所示为计数译码显示电路实物图。
图4 计数译码显示电路实物图任务2 元器件的识别与检测1.电路元器件的识别在电路的制作过程中，元器件的识别与检测是不可缺少的一个环节，读者在制作前可先对照表1逐一进行识别。
表1 计数译码显示电路元器件识别与检测任务3 电路制作与调试 1.电路制作步骤（1）按电路原理图的结构在图4单孔电路图中，绘制电路元器件排列的面局图。
图4 单孔电路板图（2）按工艺要求对元器件的引脚进行成形加工。
（3）按布局图在实验电路板上依次进行元器件的排列、插装。
（4）按焊接工艺要求对元器件进行焊接，直到所有元器件连接并焊完为止。
（5）烛接电源输入线或输入端子。
具体可参考图5所示为计数译码显示电路元器件装接图。
其中，电阻器、二极管采用卧式安装，电阻器的色环方向一致，电解电容器、磁片电容器采用立式安装。
按钮开关紧贴电路板安装，集成电路采用集成电路插座安装。
安装与焊接按电子工艺要求进行，但在插装与焊接过程中，应注意电解电容器、二极管及扬声器的正负极性。
2.电路调试接通电源，若电路工作正常，按下和松开轻触按钮，扬声器发出悦耳的“叮咚”声。
若电路工作不正常，可能出现的故障情况：（1）按下和松开按钮时，扬声器不发声。
①检查按钮是否损坏；②NE555引脚是否接错；③检查扬声器是否损坏；④检查电路是否有虚焊或脱焊等。
（2）按下和松开按钮时，扬声器一直发“叮”或“咚”声。
①检查按钮是否失灵；检查NE555管的④脚是否接错。
任务4 电路测试与分析拓展电路用集成计数器74LS90分别组成8421码十进制和六进制计数器，然后连接成一个60进制计数器（6进制为高位、10进制为低位）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三译码显示电路
：zht
学号：
班级：15自动化2班
日期：2016/10/21
目录
一、实验容 (3)
二、设计过程、仿真及实验步骤 (4)
①设计过程 (4)
②电路图及PROTEUS仿真测试 (6)
③实验步骤 (9)
三、实验数据及结果分析 (10)
①实验数据 (10)
②结果分析 (12)
四、思考分析 (13)
一、实验容
1.测试74LS194。
2.实现四节拍顺序脉冲发生器。
3.实现四位扫描译码显示电路。
采用四节拍顺序脉冲发生器产生的顺序脉冲作为Ds信号。
8421BCD码利用74LS197输入。
4.自行设计电路在LED数码管同时显示出8位学号。
实验仪器：
1.数字电路实验箱、数字万用表、示波器。
2.器件：74LS48、74LS194、74LS73、74LS00。
二、设计过程、仿真及实验步骤
①设计过程：
1.将74LS194的CP接正脉冲，
D、1D、2D、3D、r C、1S、0S分别接
模拟开关，
D接HIGH，QA、QB、QC、QD接“0-1”显示器。
先让r C=0 SR
检验是否能置零。
接着手动拨动开关控制
D、1D、2D、3D的值来决
定将要送入移位寄存器的信号，然后将r C、
S、0S调为1并按动正脉
1
冲的按钮，通过观察“0-1”显示器来判断是否成功将
D、1D、2D、
D并行送数。
接着依次观察当r C1S0S为100、101、110时按动正脉3
冲按钮后“0-1”显示器的状态来测试74LS194的保持、右移、左移功能是否正常。
2.按照实验教材要求依照该章节图（五）连接电路。
先将r C接LOW 来完成置零，然后将r C接HIGH、CP接连续脉冲即可完成要求的四节拍顺序脉冲发生器。
可将QA、QB、QC、QD接入示波器的通道接口来观察其波形。
3.按照实验教材的图（4）连接74LS48和数码管，接着将上一容完成的四节拍顺序脉冲发生器的输出接入数码管的位选端，并通过74LS197产生八进制计数接入数码管段选端。
用正脉冲控制74LS197的CP，即可完成四位扫描译码显示电路。
显示的数字为由正脉冲控制的74LS197输出的二进制计数转化为十进制数字的结果。
4.因为本人学号里没有8和9，故只需通过74LS197产生八进制计数，将输出接入数码管段选端。
同时也要将74LS197的输出接入74LS138
的S2、S1、S0，将74LS138的G1接HIGH，A
G2接LOW，使其
G2、B
正常工作。
这时每当74LS197输出一个特定的二进制计数，74LS138相对应的输出端便输出0，其余的输出1。
故只需将数码管的位选端接需要显示的数字对应的74LS138的输出端即可（比如要在第一位和第三位显示2，则将位选端的第一位和第三位接74LS138的
Y输出端。
1
这样当74LS197输出0010时，74LS138输出端中
Y为0，其余为1，
1
此时数码管中只有接
Y的第一位和第三位会显示数字2，其余不显示。
）
1
这样便可以使特定的数字在特定的位置亮。
若作为CP的连续脉冲频率足够高，我们则可以同时看到在不同位置显示的数字，即可完成在LED数码管同时显示8位学号。
（若学号有8和9，则需通过74LS197产生十六进制计数，将Q0、Q1、Q2接入S0、S1、S2。
Q3控制G1，使Q3为1时G1位0，74LS138不工作。
并通过设计一定的逻辑电路创造两个输出端：一个能在74LS197输出1000时为0，其余时刻为1；一个能在74LS197输出1001时为0，其余为1。
这两个输出端作为74LS138输出端的补充，若某一位需显示8或9，则将其位选端接这两个输出端中的一个。
图如下）。
若学号有8和9，实验容4的逻辑电路设计图：
②电路图及PROTEUS仿真测试：
实验容2：
实验容3：
固定8421BCD码为1000。
CP高频率下（肉眼无法看出灯的闪烁，故看起来灯全部都在亮）：
CP低频率下（LED灯从左至右依次亮起再熄灭）：
实验容4：
③实验步骤：
容1：按照设计连接电路并且拨动模拟开关进行测试。
先选定一组
D、
D、2D、3D的值来决定将要送入移位寄存器的信号，然后将r C、1S、
1
S调为1并按动正脉冲的按钮，通过观察“0-1”显示器来判断是否0
成功将
D、1D、2D、3D并行送数。
接着依次观察当r C1S0S为100、
101、110时按动正脉冲按钮后“0-1”显示器的状态来测试74LS194的保持、右移、左移功能是否正常。
容2：按照实验教材图（五）连接电路，然后先将r C接LOW来完成置
零，然后将r C接HIGH、CP接连续脉冲即可完成要求的四节拍顺序脉
冲发生器。
也可以将r C接一模拟开关，模拟开关关闭来完成置零，模拟开关打开来触发四节拍发生器运行。
最后将74LS194中的QA、QB、QC、QD接入示波器的通道接口来观察其波形。
容3：因为实验用的实验箱已经整合了74LS48和数码管的电路，所以只需将上一容完成的四节拍顺序脉冲发生器的输出QA、QB、QC、QD接入数码管的位选端，其余步骤与设计过程所述相同。
最后还要观察在不同的时钟频率下数码管显示的差异。
容4：按照设计过程4连接好电路之后，将连续脉冲的频率调至高频率，使不同数字显示的间隔时间缩小，数字闪烁的频率加快，从而在视觉上显示全部8个数字。
三、实验数据及结果分析
①实验数据：
实验容2：
四节拍顺序脉冲发生器输出端波形图：
D0、D1、D2、D3分别为四节拍发生器中74LS194的数据输出端QA、QB、QC、QD。
实验容3：
CP高频率下（肉眼无法看出灯的闪烁，故看起来灯全部都在亮）：
CP低频率下（四个七段数码管从左至右依次亮起再熄灭）：
实验容4：
②结果分析：
实验结果与预期结果十分相符，符合实验容，检验了设计过程的正确性。
四、思考分析
分析CP 脉冲上升沿和下降沿的输入顺序对实验结果的影响：
CP 脉冲上升沿和下降沿的输入顺序主要会对四节拍顺序脉冲发生器的工作产生影响。
因为74LS194是上升沿触发，JK 触发器是下降沿触发，所以如果CP 是上升沿输入，那么四节拍发生器会如实验原理正常触发，即先触发74LS194进行并行送数，并使K=0，然后紧跟着的下降沿触发JK 触发器改变Q 的值并进行接下来的右移进程。
如果CP 是下降沿输入，那么JK 触发器会先触发，此时K=1、J=1，触发后会交换Q 和Q 的值。
r C 负脉冲过后，JK 触发器中Q=0，Q =1，所以Q 和Q 的值交换后Q =0，Q=1，即此时r C 1S 0S =101。
接着的上升
沿会触发74LS194使置入的数字右移，但因为之前并没有并行送数，所以QA 、QB 、QC 、QD 依然为0，K 依然为1。
第二个下降沿来到时再次触发JK 触发器，使Q 和Q 的值在交换一次，此时Q =1、Q=0，即此时r C 1S 0S =111，接着的上升沿会触发74LS194并进行并行送数，此时
它便会和CP 为上升沿输入时一样正常工作。
总结以上，CP 脉冲上升沿和下降沿的输入顺序最终都会使四节拍顺序脉冲发生器正常工作，但如果CP 脉冲是下降沿输入则会比其为上升沿输入的情况慢一个半时钟周期达到正常工作的状态。