多核体系结构
多核处理器体系结构及并行程序设计
13
Floating Point
Integer
Floating Point
Integer
L1 D-Cache and D-TLB
L1 D-Cache and D-TLB
Even 2 floating point threads can be executed at the same time now (per processor) as there are multiple floating point execution units
– 只共享系统总线，独立缓存 – 高性能，资源冲突少
9
双核技术 VS. 超线程技术
• 双核是真正意义上的双处理器
– 不会发生资源冲突 – 每个线程拥有自己的缓存、寄存器和运算器
• 一个3.2GHz Smithfiled在性能上并非等同于3.2GHz P4 with HT 的2 倍
Integer
Rename/Alloc uop Queues Schedulers
BTB & I-TLB Decoder
Trace Cache
Floating Point
uCode ROM
2 threads CANNOT be executed at the same time (per processor) if
BTB & I-TLB Decoder
Trace Cache
Floating Point
uCode
ROM
14
多核技术与超线程技术的结合
Dual Core
2 threads/socket
Dual Core with Hyper-Threading
计算机体系结构
计算机体系结构计算机体系结构是指计算机硬件与软件之间的结构和组织方式，包括计算机系统的层次、组件之间的连接方式、数据流以及控制流等。
它是计算机科学中的一个重要概念，对于理解计算机工作原理和优化计算机性能具有重要意义。
一、引言计算机体系结构是计算机科学领域中一项关键内容。
它关注计算机硬件和软件之间的交互和组织方式，是计算机系统设计的基础。
本文将介绍计算机体系结构的基本概念、组成以及它对计算机性能的影响。
二、计算机体系结构的基本概念1. 冯·诺依曼体系结构冯·诺依曼体系结构是计算机体系结构的基础，提出了程序存储器和数据存储器的概念，启发了后来计算机的设计思想。
在冯·诺依曼体系结构中，程序和数据被存储在同一块内存中，通过控制器实现程序和数据的读写。
2. 分布式体系结构分布式体系结构是一种多台计算机相互协作的体系结构，每台计算机具有独立的处理能力，通过通信网络进行数据交换和协作。
分布式体系结构具有高可靠性、高性能和可扩展性等优势，广泛应用于大规模计算和数据处理领域。
3. 多核体系结构多核体系结构是一种将多个处理核心集成到单个芯片上的体系结构。
多核体系结构有助于提高计算机的处理性能和并发能力，适用于并行计算和多任务处理。
三、计算机体系结构的组成1. 中央处理器（CPU）中央处理器是计算机体系结构的核心组件，负责执行计算机指令和控制计算机的工作流程。
它包括算术逻辑单元（ALU）、控制单元（CU）和寄存器等。
2. 存储器存储器用于存储计算机的程序和数据，分为主存储器和辅助存储器。
主存储器包括随机存取存储器（RAM）和只读存储器（ROM），辅助存储器包括硬盘、光盘和闪存等。
3. 输入输出设备输入输出设备用于与计算机进行信息交互，包括键盘、鼠标、打印机、显示器等。
它们通过输入输出控制器与计算机系统进行数据交换。
四、计算机体系结构的影响因素1. 性能计算机体系结构直接关系到计算机的性能。
多核处理器体系结构软件仿真技术：研究综述
（ ｃ ｏ ｌｏ ｍｐ ｅ ｉｎ ｅ Ｓ ｈ ｏ ｆＣｏ ｕｔｒＳ ｅ ｃ ，Ｈ ｕ ｚ ｏ ｇ Ｕｎｖ ｒｉｙ ｏ ｃｅ ｃ ｎ ｃ ｏｏ ｙ、Ｗ ｕ ａ ３ ０ ４ ｃ ａ ｈ ｎ ｉｅ ｓｔ ｆＳ ｉｎ ｅ ａ ｄ Ｔｅｈｎ ｌｇ ｈ ｎ４ ０ ７ ）
Ａｂ ｔ ｃ Ｓｎ ｅ ｉ ｉ ｖ ｒ ｉ ｉ ｌ ｔ ｒ ｍｏ ｅ ｔ ｅｔ ｒ ｕ ｈ ｕ ｆ ｉ ｇ ｅｃ ｒ ｒ ｃ ｓ ｏ ｏ ｄ ｙ ，ｔ ｅｍｕ ｔ ｃ ｒ ｒ ｃ ｓ ｏ ｒ ｓａｔ ｒ ｉｃ ｅ ｙｄ ｆ ｃ ｔ ｏ ｐ ｏ ｔ ｈ ｏ ｇ ｐ ｔ ｓ ｌ－ｏ ｅｐ ｏ ｅ ｓ ｒｎ ｗａ ａ ｓ ｈ ｌ－ ｏ ｅ ｐ ｏ ｅ ｓ ｒａ － ｔｓ ｆｕ ｈ ｏ ａ ｎ ｉ ｉ ｃ ｔ ｕ ｅ ｉ ｐ ｉ ｃ ｔ ｎ ｉｎ ｔ ｙ ｃ ｍｐ ｔ ｒａ ｃ ｔ ｃ＆ Ｉ ｒ ｃ ｓｏ ｒ ｈ ｔ ｕ ｅ ｄ ｓ ｎ，ｔ ｅｍｏ ｔｉ ｏ ｔ ｎ ｃｉｉ ｏ ｉ ｈ ￣ｔ ｒ ａｄ ｍｕ ｈ ａ ｔ ｔ ｏ ｂ ｏ ｕ ｅ ｒｈ ｅ ｔ ｎ ｐ ｏ ｅ ｓ ｒａ ｃ ｉ Ｓ ｅ ｏ ｉ ￣ｔ ｒ ｅ ｉ ｇ ｈ ｓ ｍｐ ｒａ ｔ ｔ ｔ ｉ ｔ ａ ｖｙ Ｓ ｕ ｅｓ ｆ ｒ Ｏｓ ｌｔ ｈ ｒｃｓ ｒａｃ ｉ ｃｕ￣ ＴｈＳｐ ｐ ｒｆ ｓｌ ｔｏ ｕｅ ｈ ｏ ｃｐ ｓ ｌｓｉｃｔ ｎ，ｐ ｒ ｏ ｅａ ｄａ — ｓ ｔ ｅｔ ｉ ａｅｔ ｅｐｏ ｅｓ ｒｈｔ ｔｒ ｏ ｗａ ｍｕ ｏ ｅ ｉ ａ ｅ ｒｔｙｉ ｒｄ ｃｓｔ ｅｃ ｎ ｅ ｔ，ｃａ ｓ ｉ ｉ ｉ ｎ ｆａ ｏ ｕｐ ｓ ｎ ｄ ｖ ｎ ａ ｅ ｆ ｒ ｈ ｔｃｕ ｅｓｍｕａ ｉｎ ａ ｔｇ ｓｏ ｃ ｉ ｔ ｒ ｉ ｌｔ ．Ｔｈ ｎ ｉ ｔｉｓ ｔ ｎ ｌｚ ｈ ｍｐ ｅ ｉ ｆｍｕｔ ｃ ｒ ｒｈ ｔ ｃｕ ｅ ｓ ｌｔ ｎ Ａｆ ｒ ｔ ａ ． ａ ｅ ｏ ｅ ｒｅ ｏ ａ ａｙ ｅ ｔ ｅ ｃ ｔ ｏ ｌｘｔ ｏ ｌ － ｏ ｅ ａ ｃ ｉ ｔ ｒ ｉ ａ ｉ ｙ ｉ ｅ ｍｕ ｏ ｔ ｈ ｔ ｅ
计算机体系结构中的多核处理与并行算法
计算机体系结构中的多核处理与并行算法计算机体系结构是指计算机硬件和软件之间的关系以及它们协同工作的方法。
多核处理和并行算法是计算机体系结构中重要的概念和技术，在处理大规模数据和复杂任务时发挥着重要作用。
本文将从多核处理和并行算法的定义、原理、应用以及未来发展等方面展开讨论。
一、多核处理的定义和原理多核处理是指在一台计算机中集成多个处理器核心，每个核心都可以同时执行多个指令和处理多个任务。
通过同时执行多个任务，多核处理可以提高计算机的计算速度和处理效率。
多核处理的原理是将多个核心配置在同一颗芯片中，通过内部互联结构实现核心之间的通信和数据传输。
多核处理的出现是为了解决传统单核处理器在处理大规模数据和复杂任务时遇到的瓶颈问题。
通过使用多核处理器，可以将任务划分为多个子任务，每个子任务由一个核心负责执行，从而实现并行处理，提高系统的处理能力和效率。
二、并行算法的定义和应用并行算法是指将一个计算任务划分为多个可并行执行的子任务，并利用多核处理器的并行计算能力，同时执行这些子任务，最终将结果集成为一个完整的计算结果。
并行算法可以充分利用多核处理器的计算资源，提高计算效率和处理速度。
并行算法的应用范围非常广泛，例如在图像处理中，可以使用并行算法实现快速的图像滤波和增强；在科学计算中，可以使用并行算法进行大规模的数值模拟和数据分析；在人工智能领域，可以使用并行算法进行机器学习和深度学习等任务。
三、多核处理与并行算法的关系多核处理和并行算法是相辅相成的关系。
多核处理提供了硬件基础，使得并行算法得以实施和发挥作用；而并行算法则充分利用了多核处理器的计算资源，并通过合理的任务划分和调度，使得多核处理器能够发挥最大的处理能力和效率。
在实际应用中，通过合理选择并行算法可以充分利用多核处理器的计算能力。
例如，在图像处理中，可以使用并行算法将图像划分为多个子区域，每个子区域由一个核心负责处理，最后将所有处理结果合并得到最终的图像处理结果。
并行多核体系结构基础 -回复
并行多核体系结构基础 -回复
并行多核体系结构是一种计算机体系结构，其基本思想是通过在一个处理器中集成多个处理核心，同时执行多个线程或任务来提高计算性能。
与传统的单核处理器相比，多核处理器能够并行地执行更多的指令，从而提高计算速度和效率。
多核处理器的设计需要解决一些挑战，包括任务调度、内存访问以及数据一致性等问题。
任务调度需要合理地将不同的任务分配给处理核心，并对任务之间的依赖关系进行管理，以确保任务能够并行地执行而不发生冲突。
内存访问需要解决多个处理核心之间共享内存的问题，以及处理核心与内存之间的通信和同步机制。
数据一致性则要求处理核心之间共享的数据在多个核心之间保持一致，否则会产生数据不一致的问题。
随着计算任务的复杂性和并行度的提高，多核处理器在各种领域中得到了广泛的应用。
例如，在科学计算、人工智能、图形渲染和数据库处理等领域，多核处理器能够同时处理更多的数据和任务，提高计算性能和效率。
此外，多核处理器还可以通过动态调整核心的工作频率和功耗来优化能源消耗和散热问题。
总的来说，并行多核体系结构是一种旨在提高计算性能和效率的计算机体系结构，通过在一个处理器中集成多个处理核心来实现任务的并行执行。
【国家自然科学基金】_多核体系结构_基金支持热词逐年推荐_【万方软件创新助手】_20140803
科研热词 多核 集成光电子器件 量化评估 配位聚合物 邻菲咯啉 线程级推测 线程划分 硬件支持 片上网络 片上众核处理器 热稳定性 晶体结构 数据流分析 微程序 应用级检查点 序列比对算法 并行离散事件仿真 并行 容错 多线程 多核处理器 同步 原始套接字 单片多处理器 动态剖析 共享存储 光互连 优化 优先级调度 众核 仿真模型可移植性规范 仿真引擎 交叉开关 二茂铁苯甲酸 yuv格式 openmp
推荐指数 6 2 2 2 2 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
2010年 序号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81Байду номын сангаас82 83 84 85 86 87 88 89 90
2012年 序号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52
2011年 科研热词 多核 多线程 并行 多核处理器 龙芯异构多核 龙芯 高速低功耗 高性能计算 非一致存储访问 非一致cache 锁同步 遗传算法 进化算法 路由算法 资源划分 负载分析 访存性能 计算机工程 自适应迁移策略 聚类系数 细粒度并行 组合 线程调度 线程mpi 线延迟 离散粒子群优化 片上网络( noc) 片上网络 片上缓存 片上多处理器 热点分析 核间切换开销 映射 数据驱动 数据流 数据局部性 插件 控制流 扩展点 扩展 异构多核处理器 度分布 并行算法 并行离散事件仿真 并行化 并行体系结构 平均路径长度 平均延时 嵌入式实时系统 嵌入式多核 层次存储 局部性 推荐指数 5 3 2 2 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
多核CPU体系结构
1.3.2 片上多核处理器体系结构片上多核处理器（Chip Multi-Processor，CMP）就是将多个计算内核集成在一个处理器芯片中，从而提高计算能力。
按计算内核的对等与否，CMP可分为同构多核和异构多核。
计算内核相同，地位对等的称为同构多核，现在Intel和AMD主推的双核处理器，就是同构的双核处理器。
计算内核不同，地位不对等的称为异构多核，异构多核多采用“主处理核+协处理核”的设计，IBM、索尼和东芝等联手设计推出的Cell处理器正是这种异构架构的典范。
处理核本身的结构，关系到整个芯片的面积、功耗和性能。
怎样继承和发展传统处理器的成果，直接影响多核的性能和实现周期。
同时，根据Amdahl定理，程序的加速比受制于串行部分的比例和性能，所以，从理论上来看似乎异构微处理器的结构具有更好的性能。
CMP处理器的各CPU核心执行的程序之间需要进行数据的共享与同步，因此其硬件结构必须支持核间通信。
高效的通信机制是CMP处理器高性能的重要保障，目前比较主流的片上高效通信机制有两种，一种是基于总线共享的Cache结构，一种是基于片上的互连结构。
总线共享Cache结构是指每个CPU内核拥有共享的二级或三级Cache，用于保存比较常用的数据，并通过连接核心的总线进行通信。
这种系统的优点是结构简单，通信速度高，缺点是基于总线的结构可扩展性较差。
基于片上互连的结构是指每个CPU核心具有独立的处理单元和Cache，各个CPU核心通过交叉开关或片上网络等方式连接在一起。
各个CPU核心间通过消息通信。
这种结构的优点是可扩展性好，数据带宽有保证；缺点是硬件结构复杂，且软件改动较大。
如何有效地利用多核技术，对于多核平台上的应用程序员来说是个首要问题。
客户端应用程序开发者多年来一直停留在单线程世界，生产所谓的“顺序软件”，但是多核时代到来的结果是软件开发者必须找出新的开发软件的方法，选择程序执行模型。
程序执行模型的适用性决定多核处理器能否以最低的代价提供最高的性能。
并行多核体系结构基础
并行多核体系结构基础1. 引言并行多核体系结构是指在一个计算机系统中，使用多个处理器核心来同时执行多个任务或处理多个线程。
这种体系结构的设计旨在提高计算机系统的性能和吞吐量，使得计算任务可以更加高效地完成。
2. 多核体系结构的发展历程多核体系结构的发展可以追溯到20世纪60年代，当时人们开始研究如何将多个处理器集成到一个芯片上。
随着技术的进步，芯片上集成的处理器数量逐渐增加，从最初的双核、四核到现在的八核、十六核甚至更多。
3. 多核体系结构的优势3.1 提高系统性能通过利用并行计算，多核体系结构可以同时执行多个任务或处理多个线程，从而提高系统的整体性能。
每个处理器核心都可以独立地执行指令，并访问自己的缓存和寄存器文件，避免了单一处理器可能遇到的瓶颈问题。
3.2 增加系统吞吐量由于每个处理器核心都可以同时执行任务，多核体系结构可以实现更高的系统吞吐量。
多个任务可以并行执行，而不会相互干扰，从而提高了整体的处理能力。
3.3 提高能源效率相比于传统的单核体系结构，在多核体系结构中，每个处理器核心可以根据任务的需求进行动态调整频率和电压。
这样可以更好地平衡性能和功耗之间的关系，提高能源效率。
4. 多核体系结构的挑战4.1 线程同步与通信在多核体系结构中，不同的处理器核心可能同时执行不同的线程或任务。
为了保证数据一致性和正确性，需要进行线程同步和通信操作。
这对程序员来说是一个挑战，需要仔细设计并发算法和数据结构。
4.2 热点问题由于多个处理器核心共享同一片内存区域，可能会导致热点问题。
当多个处理器核心同时访问同一片内存区域时，会引起竞争条件和缓存一致性问题。
有效地解决热点问题是一个复杂而重要的任务。
4.3 调度与负载均衡在多核体系结构中，如何合理地调度任务和实现负载均衡是一个挑战。
由于不同的任务可能具有不同的特性和需求，需要设计合适的调度算法和负载均衡策略。
5. 多核体系结构的应用领域多核体系结构已经广泛应用于各个领域，包括科学计算、人工智能、图像处理等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
多处理器的体系结构
前言
随着单个处理器的性能越来越逼近其物理极限,现在的处理器设计方向可以大致有两类，一是采用单片上集成多个核中或者采用一个核中多个物理线程的方法来达到并行的目的，从而提高性能；另一个方向是嵌入式应用，这有两种思路即将通用处理器扩展、改装成能适合各种嵌入式应用（90％的份额是DSP），或者将DSP扩展、改装以吸收部分通用微处理器的特点。
事实上，在2000年，嵌入式芯片的销售量已经是通用PC微处理能的两倍多。
但是从编译的角度来看DSP 由于其不规则、复杂的结构以及指令集结构，导致无法很好的利用编译器。
当然，现在DSP的一个研究方向就是吸收通用微处理器的特点，以方便编译器的使用。
按键字多处理器体系结构 SMP SMT CMP
多发射处理器（Multi-issue processor）
多发射处理器包括超标量(Superscalar)和超长指令字（Very-Long Instruction Word，VLIW）处理器,其思想是允许在一个时钟周期内发射多条指令以减少处理器的平均CPI, 更好地利用处理器的功能部件。
提高多发射处理器资源利用率的关键问题是：如何在程序中找到足够的指令级并行性。
超标量处理器在每个时钟周期发射由硬件动态确定的指令，而VLIW处理器则在每个时钟周期发射出编译器确定的固定数目的操作。
超标量处理器是依赖硬件来发现ILP，而VLIW处理器则依赖编译器来发现ILP。
不管是超标量还是VLTW处理器都只能挖掘同一个线程的ILP来提高处理器资源利用率。
当多发射处理器不能发现足够的指令来添满发射槽时，水平浪费（Horizontal Waste）就发生了。
此外当资源冲突造成多发射处理器在接下来的时钟周期中不能发射指令，则造成了垂直浪费（Vertical Waste）。
如图1所示为多发射处理器中可能造成的垂直浪费和水平浪费情况。
图１中空白块表示该指令发射槽（Issue Slot）浪费了；不同的填充色表示不同线程。
现代超标量处理器包括：DEC/Compaq 21162,PowerPC,MIPS R10000,Sun UltraSparc.HP PA-8000。
现代VLIW处理器包括：Intel IA-64(Itanium),transmeta Crusoe。
多线程处理器（Multi-thread processor）
为了减少长延迟对处理器效率的影响，例如减少cache不命中和执行时间长的指令对处理器效率的影响，在单个处理器内部实现多个硬件线程。
当某个线程处理 cache不命中时，其他线程可以以继续执行有效工作，从而隐藏访存延迟，提高综合性能。
多线程处理器的优点在于由于能够快速切换线程上下文，因此多线程处理器能在每个时钟周期发射一个独立线程的指令。
能够利用线程级并行提高处理器资源的利用率。
其主要缺点是由于每个时钟周期只能允许一个线程活跃，所以没能发现横向的资源效率。
多线程处理器通常为每个线程维护独立的PC和寄存器，可以分为细粒度多线程，即每个时钟周期都可以进行线程切换，以及粗粒度多线程，即可以等到有长延迟操作时再做线程切换。
同时多线程处理器（Simultaneous multi-thread processor）
同时多线程是一种处理器体系结构，它结合了超标量和多线程处理器的特点，可以同时减少水平和垂直浪费。
SMT在一个时钟周期内发射来自多个线程的多条指令。
同时多线程技术在两个方面提高了处理器的总体性能。
首先SMT允许在一个时钟周期内执行来自不同线程的多条指令。
因此在一个时钟周期内SMT能够同时利用程序的TLP和ILP消除水平浪费，提高处理器发射槽以及功能部件的利用率。
另外，SMT允许任何活动线程的组合来发射指令。
当由于长延迟操作或者资源冲突导致只有一个活动线程时，该线程能够使用所有可获得的发射槽。
这就使得，可以通过使用其他线程的未阻塞指令来消除垂直浪费。
由于SMT处理器在每个时钟周期可以选择多个线程的指令执行，因此能够更好地利用处理器资源。
取指阶段有更多选择，比如可以增加取非投机指令执行的可能性，可以同时提高水平和垂直的资源效率。
尽管多发射处理器在一个时钟周期内能执行多条指令，但是当在一个时钟周期内不能找到足够的并行指令时，多发射处理器效率会下降。
多线程处理器可以能够克服长延迟操作和资源冲突所带来的限制，但是不能有效地利用处理器中的所有资源。
SMT结合了超标量和多线程的好处，而不需要很大的如芯片面积之类的代价。
为了允许在一个时钟内发射多个线程的多条指令SMT为每个线程维护一套独立的体系结构状态，包括通用寄存器、控制寄存器和其他的状态寄存器等。
其主要缺点是，由于采用集中式指令发射，指令发射阶段变得复杂。
单片多处理器（Chip multi-processor）
单片多处理器就是将多个计算内核集成在一个处理器芯片中，从而提高计算能力。
按计算内核的对等与否CMP可分为同构多核和异构多核。
计算内核相同、地位对等的称为同构多核，现在Intel和AMD主推的双核处理器，就是同构的双核处理器。
计算内核不同、地位不对等的称为异构多核，异构多核多采用“主处理核＋协处理核”的设计，IBM、索尼和东芝等联手设计推出的Cell 处理器正是这种异构架构的典范。
处理核本身的结构，关系到整个芯片的面积、功耗和性能。
根据Amdahl 定理，程序的加速比受制于串行部分的比例和性能，所以，从理论上来看似乎异构微处理器的结构具有更好的性能。
CMP处理器的各CPU核心执行的程序之间需要进行数据的共享与同步，因此其硬件结构必须支持核间通信。
高效的通信机制是CMP处理器高性能的重要保障，目前比较主流的片上高效通信机制有两种，一种是基于总线共享的Cache 结构，一种是基于片上的互连结构。
总线共享Cache结构是指每个CPU内核拥有共享的二级或三级Cache，用于保存比较常用的数据，并通过连接核心的总线进行通信。
这种系统的优点是结构简单，通信速度高，缺点是基于总线的结构可扩展性较差。
基于片上互连的结构是指每个CPU核心具有独立的处理单元和cache，各个CPU核心通过交叉开关或片上网络等方式连接在一起。
各个CPU核心间通过消息通信。
这种结构的优点是可扩展性好，数据带宽有保证；缺点是硬件结构复杂，且软件改动较大。
多核多线程处理器
这是单片多处理器和多线程的结合体，也是未来的处理科体系结构的一个可能的发展趋势。
现在也有叫clustered SMT processor也属于这种类型。
其结构特点是一个片上有多个处理器，同时每个处理器内部支持多个线程，所以说是单片多处理器和多线程的结合体。
单独采用片上多处理器的优点是，能够把许多时间关键的资源分布到不同的处理器上，因此能够使逻辑稍微简单，也能够提高时钟频率；其缺点是不同处理器之间通信延迟很大。
单独采用SMT/MT能够增加指令发射宽度，消除掉许多延迟；其缺点是必然增加单个处理器上的时间关键的资源的竞争，如寄存器堆和重命名机制，同时这种竞争必然会要求利用出复杂的逻辑。
但是可以看到上述两种结构具有明显的互补性，所以说，多处理器多线程是一个发展方向。
这种体系结构最大的瓶颈就是随着处理速度提高，对共享资源的竞争将更加激烈。
对称多处理器体系结构（Symmetric multiprocessor）
对称多处理器是一种所有处理器访问单一逻辑存储器的并行计算机。
有时存储器的一部分在物理上邻近每一个处理器，为了获得一致性的存储器映像，所有处理器被连接到一个公共点，通常是存储器总线，而每个处理器能在总线上监听存储器上的访问活动。
对称多处理器每个处理器的cache控制器通过公共的存储器总线建立存储器访问请求。
所有的cache控制器监听存储器总线，留意其他处理器所访问的那些地址，并调整它们所缓存的值的标志，以保证一致性cache的正确使用。
SMP以下列两种方式获取高性能：借助小规模和聚簇于总线附近，从而可加快运行速度；借助于使用复杂的高速缓存协议各处理器就能高效地使用总线上的共享资源，减少多个通信操作竞争总线和导致延迟的可能性。
公共连接点总线是一个潜在的瓶颈，因为每次只能进行一次存储器操作。
总线的串行使用限制了以这种方式可连接的处理器数，这就意味着SMP的规模必定是较小的，通常少于20个连接。
使用较大容量的L2高速缓存有助于减少总线上的阻塞。
另外，用多核取代处理器无助于构造一个更大的机器，因为附加的核将增加对总线的存储器请求，从而使瓶颈更为严重。
参考文献
[1]嵌入式多核系统软件开发嵌入式Intel体系结构实用指南机械工业出版社 2010.02.
[2]片上多处理器体系结构：改善吞吐率和延迟的技术机械工业出版社 2009.01.
[3]多核处理器体系结构软件仿真技术：研究综述喻之斌等《计算机科学》2007-10
[4]一种异构多核处理器的并行流存储结构邓让钰等《电子学报》2009-02
[5]对称多核处理器中Cache一致性的研究与实现汤伟等《安阳师范学院学报》 2009-02。