第6章 时序逻辑习题

列驱动信号的真值表时,要先根据给各个触发器选定的时
钟信号,判断是否有效。如果时钟信号无效,则触发器的驱动 信号可0可1,对触发器的状态没有影响。
第1章 逻辑代数基础
第1章 逻辑代数基础
根据表出各个触发器驱动信号的卡诺图 ,求得各个触发器 的驱动方程如下:
第1章 逻辑代数基础
根据以上求得的驱动方程,计算出未使用状态的实际次态。
（3）作最小化状态表 用a，b，c分别表示{A，B， D},{C，F},{E，G}得最小 化状态表。
第1章 逻辑代数基础
五、用D触发器作为同步时序电路的存储元件，实现 表所示二进制状态表的功能。写出激励函数和输出 函数表达式。
解
第1章 逻辑代数基础
根据二进制状态表可 作出电路次态和输出 函数卡诺图
第1章 逻辑代数基础
为了求得一个简单的电路实现,一般的做法是,当现态 为这些无指定次态的状态时 , 先设定次态为任意状态。即 每一位都可 0可1（表用×表示）,求出各个触发器的驱动 方程和状态方程后 ,再根据所得到的方程反过来确定这些
状态的次态,检查电路是否能够自启动,如不能自启动,则对
设计进行修改。
Z x y 2 y1 xy2 y1
第1章 逻辑代数基础
（2）电路的次态方程组
n 1 y 2 x y1 x y 2 y1 n 1 y1 xy2 x y 2 y1
（3）状态表、图
第1章 逻辑代数基础
（4）电路功能 由状态图知，该电路是一个模3可逆计数器。 Z为进位/借位输出。x=0时，实现加法计数， 计数序列为00→01→11→00 ；x=1时，实现 减法计数，计数序列为 11 → 01 → 00 → 11。
沿个数最少,因此选Q1信号作为Q2触发器的时钟信号;
• 当Q3发生变化时,CP3必须为下降沿,也有CP、Q0和Q1这三个信号满足要求,同样选Q1信号作为Q3 触发器的时钟信号。
第1章 逻辑代数基础
这样,得到各个触发器的时钟方程为
CP0=CP,CP1=Q0
CP2=Q1,CP3=Q1 接下来列出逻辑电路的状态转换表和驱动信号的真值表。 由于状态转换图中不包含1100、1101、1110、1111这四个状 态,当现态为这四个状态时,次态可先设定为任意状态。
将其加到状态转换图中 ,得到电路完整的状态转换图,可见
电路能够自启动。
第1章 逻辑代数基础
最后,根据驱动方程和时钟方程画出逻辑电路图。
第1章 逻辑代数基础
一、 分析逻辑电路。假定电路初始状态为 “00”，说明该电路逻辑功能。
解（1）激励和输出函数 J 2 xy1 , K 2 x
J1 x , K1 x Z xy2 y1
（2）电路的次态方程组
( y n1 J y K y)
n 1 y 2 xy1 y 2 xy2 xy1 xy2 n 1 y1 x y1 xy1 x
n 1 y2 ( x y1 x y 1 ) x y 2
y1n 1 x y 2 xy2 Z xy2 y2 y1 x y2
第1章 逻辑代数基础
六、试求出J-K触发器替换D触发器后的最简电路,已 知某同步时序电路的激励函数和输出函数表达式为：
D1 xy2 y1 y2 xy1 y 2 D2 xy2 x y1 y2
第1章 逻辑代数基础
（3）状态表和状态图
（4）电路功能 由状态图知，该电路是“111序列检测器”， 当连续输入三个或三个以上1时，输出为1。
第1章 逻辑代数基础
二、分析图同步时 序逻辑电路，说明 该电路功能。 解： （1）激励和输出函数
D2 x y1 x y 2 y1
D1 ( x y2 ) y1 xy2 x y 2 y1
输出函数表达式与触发器类型无关
第1章 逻辑代数基础
七、用D触发器作为存储元件，设计一个脉冲异步时 序电路。该电路在输入端x的脉冲作用下，实现3位 二进制减1计数的功能，当电路状态为“000”时，在 输入脉冲作用下输出Z产生一个借位脉冲，平时Z输 出0。
解 ：（1）设状态变量y2y1y0表示，由题意作出状态 图、表.
第1章 逻辑代数基础
（2）确定激励函数和输出函数.假定状态不变时，令 相应触发器的时钟端为0，输入端D任意，激励函数真 值表如表所示。
第1章 逻辑代数基础
C2 x y1 y 0
C1 x y 0
C0 x
D2 y 2
D1 y1
第1章 逻辑代数基础
第1章 逻辑代数基础
八、用JK触发器设计一个同步时序逻辑电路,其状态转换 图如图所示。其中,C为控制输入信号;×表示0或1。
第1章 逻辑代数基础
第1章 逻辑代数基础
根据表画出触发器驱动信号的卡诺图,
第1章 逻辑代数基础
根据以上驱动方程,计算出原来未指定次态的实际值。
将其充到状态转换图中,画出完整的状态转换图。从 图中可以清楚地看到,电路能够自启动。
第1章 逻辑代数基础
最后,根据驱动方程画出逻辑电路图,如图所示。
第1章 逻辑代数基础
解:
首先根据状态转换图,列出状态转换表。在本例的状
态转换图中,有两个工作循环,它们都没有包括所有的状态。
当C=0时,循环由000、001、010、011、100这五个状态构 成 , 不包含 101 、 110 、111 三个状态。当 C=1时 , 循环由 000 、 001、010、011、100、101、110七个状态构成,不包含111 这个状态。
第1章 逻辑代数基础
三、分析逻辑电路，说明该 电路功能。 解
（1）激励和输出函数
J 1 K1 1 J 2 K 2 x y1
Z x y 2 y1 xy2 y1
第1章 逻辑代数基础
（2）次态真值表
第1章 逻辑代数基础
（3）状态表、图
（4）电路功能 由状态图知，该电路是一个2位二进制可逆计数器。 x=0时加1计数，x=1时减1计数。Z为进位/借位输 出。
第1章 逻辑代数基础
四、化简原始状态表。 解（1）作隐含表，寻找等效状 态对
等效对：（A，B）,（A，D）,（B，D）,（C，F）, （E，G）
第1章 逻辑代数基础
等效状态具有传递性。等效对（ A ， B ） , （ A ， D ） , （B，D）构成一个最大等效类{A，B，D}。
（2）满足覆盖的最大等集合 {A，B，D},{C，F},{E，G}
x y2 ( y1 y1 ) xy1 y 2 y1 y2
x y2 y1 y2 y1 x y2 y1 x y 2 y1 y2 y1 ( x y2 x y 2 ) y1
J 2 0 , K 2 xy1 ; J1 y2 , K1 x y 2
第1章 逻辑代数基础
九、用下降沿动作的JK触发器设计一个异步时序逻辑电路, 要求其状态转换图如图所示。
第1章 逻辑代数基础
解:由状态转换图可变化时,CP0必须为下降沿,从图中可见,只有CP信号满足要求,因此选CP信号作为Q0触发
器的时钟信号;
• 当Q1发生变化时,CP1必须为下降沿,从图中可见,有CP和Q0两个信号满足要求,由于CP有多余的下 降沿而Q0没有,故选Q0信号作为Q1触发器的时钟信号; • 当Q2发生变化时,CP2必须为下降沿,从图中可见,有CP、Q0和Q1三个信号满足要求,Q1多余的下降
Z y2
解 采用代数法，根据激励函数得到电路的次态方
程，经变换，求出J-K触发器的激励函数。
第1章 逻辑代数基础
y y
n1 2 n 1 1
D2 xy2 x y1 y2 ( x y1 ) y2 xy1 y2 D1 x y2 xy1 y 2 y1 y2