DC-DC升压变换器芯片的过压保护电路版图设计
重庆大学本科学生课程设计任务书
说明：1、学院、专业、年级均填全称，如：光电工程学院、电子科学与技术、2012。
2、本表除签名外均可采用计算机打印。本表不够，可另附页，但应在页脚添加页码。
目录
1绘制流程 (4)
2原理图分析 (5)
3版图绘制 (5)
3.1器件绘制 (5)
3.1.1M1管和M2管 (5)
3.1.2M3和M4管 (6)
3.1.3M5管 (7)
3.1.4M6管 (7)
3.1.5M7管 (7)
3.1.6M8~M13管 (7)
3.1.7M14管 (8)
3.1.8M15管 (8)
3.1.9M16管 (9)
3.1.10电阻 (9)
3.1.11压焊块（pad） (9)
3.1.12衬底引出极 (10)
3.2总图 (10)
3.2.1器件总图 (10)
3.2.2整体图 (11)
3.2.3总体版图分析说明 (11)
4仿真 (12)
4.1前仿真 (12)
4.2后仿真 (12)
5纠错过程 (13)
5.1原理图仿真问题 (13)
5.2版图绘制规则问题 (13)
5.2.1DRC检查错误 (13)
5.2.2LVS检查错误 (14)
6心得体会 (15)
7参考文献 (16)
1绘制流程
2原理图分析
图2-1
DC-DC升压变换器是一种电源保护电路，电源电路一般分为开关电源电路，稳压电源电路，稳流电源电源电路等。图2-1本次课程设使用的DC-DC升压变换器芯片的过压保护电路，它主要由滞回电压比较器和反相器构成，其中滞回电压比较器采用CMOS查分放大器，反相器为CMOS反相器。其作用是当输入电压大于某个设定值后，过压电路开始起保护电力左右，OUT引脚输出高电平。
3版图绘制
3.1器件绘制
在画单个器件时，有几个要点要注意，一是要区分自己画的是pmos还是nmos，二是宽长比的处理，三是管子之间有没有形成共源级或共珊级的连接。在模拟放大电路中，差分对管需要高度匹配，以减小不对称带来的误差。本次设计中采用2管共中心对称方式匹配，然后将对应的栅极、源极、漏极连接起来。在连接的时候也遵循对称的原则，再将端口引出来。
3.1.1M1管和M2管
M1和M2均是nmos管子，宽长比为30/2，且两管子采用共源级接法。
3.1.2M3和M4管
M3和M4管均是pmos管子，宽长比为20/5，且两管子采用共源共栅级接法。
3.1.3M5管
M5管是nmos管子，宽长比为5/30。
3.1.4M6管
M6管是pmos管，宽长比为6/10。
3.1.5M7管
M7管是nmos管，宽长比为10/8。
3.1.6M8~M13管
M8与M10，M9与M11,M12与M13分别构成反相器，且宽长比均为5/2.
3.1.7M14管
M14管是pmos管，宽长比为5/2.
3.1.8M15管
M15管是pmos管，宽长比为23/6.
3.1.9M16管
M16管是nmos管，宽长比为19/9.
3.1.10电阻
常用电阻有多晶硅电阻、多晶硅2电阻、N型扩散区电阻、P型扩散区电阻、P型衬底电阻、N阱电阻。本次课程设计采用的是多晶硅电阻。取阻值为1KOhm，其宽长比约为W/L=7/2，若想得到其他阻值电阻，将其并联或者串联即可得到。
3.1.11压焊块（pad）
对于VDD、Vin、V out、Vref、GND均绘制出相应的pad即可。
3.1.12衬底引出极
3.2总图
3.2.1器件总图
3.2.2整体图
3.2.3总体版图分析说明
为了方便衬底电极引出，将所有的PMOS管均布局在整体上半部分，共用一个大的N阱，由一个公共的衬底引出，同理NMOS。引出级为GND何VDD的线一般较粗，因为流经的电流较大。信号从最左边输入，下端焊接板是Vref和GND。上端接高电平VDD，右端三对反相器管子，其上方P区使其对应的负载管。再右边是输出级Vout。无源器件，电阻放在电路的最左端，实现有源器件和无源器件的分离。
电路采用上下两端放置器件，中间走线的方式，不在器件上方走线，以避免走线对器件的干扰中间布线采用两层金属布线，避免干扰。
4仿真
4.1前仿真
设置Vin频率为50KHz，幅值为2.5V，偏置电压为2.5V的正弦信号，然后对原理图进行仿真，观察图中红色曲线是输入信号，紫色是输出曲线，绿色是对比电压Vref。从仿真结果可以看出，当输入电压大于2.5V，输出曲线便会输出高电平，当输入曲线降到2.5V以下，输出又会跳变为低电平。仿真结果基本符合原理图设计。
4.2后仿真
版图绘制完成后，提取网表文件，用软件进行后仿真，具体操作如下：
（1）在软件中打开提取的网表文件
（2）按要求添加电压源VDD、Vref和Vin，VDD为5V，Vref为1.25V，Vin是频率为50KHz、幅值为2.5V。偏置电压为2.5V的正弦信号
（3）对输入电压进行AC扫描
（4）显示AC扫描结果，输出V out的波形
从图中可以看出当输入信号大于1.25V时，输出为高电平；当信号降到1.25V以下，输出又会跳变到低电平
5纠错过程
5.1原理图仿真问题
其中左图为原理图中M16，其宽长比为W/L=19/9，但是进行仿真时的不要正确的波形，原理图纠错过程中将其宽长比改为W/L=19/6，即可得到理想的波形图。
5.2版图绘制规则问题
由于初次使用这款软件绘制版图，在学习绘制的过程中出现的错误较多，先选取几个较为典型的错误进行分析。
5.2.1DRC检查错误
（1）
这个错误为栅格最小移动距离错误，在绘制过程中为了将有些层对齐，于是在规则中将
改成了0.001，但是系统默认为0.005，于是在DRC检查过程中就会报错，解决方法是将其改回缺省值，重新绘制版图。
（2）
这个错误为N阱绘制不当的问题导致，最初绘制过程中没有考虑到N阱范围和衬底引出的问题，故导致这样的错误，最后将所有的PMOS绘制于同一N阱中再用公共衬底引出级解决了。
（3）
此错误较为常见，分析其原因是绘制版图时未定义器件外形，故出现此错误。由于本次课程设计未涉及此部分，故可以忽略。
5.2.2LVS检查错误
（1）
该错误为版图和原理图未对应上，即五个PIN脚未对应，版图中使用A1_TEST添加标号，但是原理图中未将标号加到相应位置，在原理图作相应修改后，即可解决。
（2）
此错误为版图连线有问题，由于在版图中使用了不同层金属，但在金属2与硅栅相连时没有用金属1过渡，所以会检查报错，修改后问题解决。
6心得体会
通过本次课程设计，让我初步掌握了集成电路版图设计软件virtuoso，本次课设的题目是绘制一个DC-DC升压变换器芯片的过压保护电路版图，电路绘制中需要考虑很多的方面。绘制时不仅需要先分析设计原理图、熟悉设计原理，还需要对所采用的工艺有所了解。宏观布局时，需要考虑信号的流向，晶体管的摆放方向，走线的方向，减小信号干扰；也需要兼顾版图所占面积，以便节省成本。通过本次课程设计，充分体会到了模拟集成电路版图绘制的复杂性。
本次课程设计是对本学期所学课程《集成电路版图设计》的一次很好的实践与巩固，课程设计历时一周，在这次课程设计中，我遇到了很多问题，从刚开始时对软件原理的一窍不通到后来可以灵活对器件进行布局和对电路进行分析，这期间经历了许多。比如刚开始时候对器件大小的控制不够，甚至不太明白宽长比的含义，导致检查时经常出现错误；还有进行前仿真的时候发现波形始终出不来，仔细检查之后才发现nmos和pmos没有分清；以及还有对于后仿真和提取网表的操作不是很熟悉，甚至学长演示了两遍还是不得其要领，最后反复问学长才逐渐掌握了后仿真的方法，当看到LVS出现笑脸那一刻，以及最后的后仿真出现正确波形的时候，那时候的开心无以言表。不过也正是因为这些问题是我学习到了很多东西。在整个课程设计过程中，充分体会到了模拟集成电路版图设计的复杂性，也深深感到自己所学的东西还很少，在实际运用中，更加缺乏经验。所以这一个星期的动手操作对我来说意义重大，如果以后有机会从事这个行业，我想我会很快适应的。
当然在本次课程设计的过程中最大的收获还是自己面对问题时如何解决问题的方法，由于是第一次接触版图绘制，出错是正常的，但是第一次将版图绘制完的时候进行DRC检查时居然报错2086个，但是就崩溃了，但是静下心来慢慢去分析一个一个解决，发现并没有那
么可怕，关键是自己认真去分析，去排错，这个思维过程很重要。同时也要感谢两位助教学长，和我一起改错改到凌晨3点，真心感谢他们的帮助。
7参考文献
[1] 毕查德·拉扎维著，陈贵灿等译．模拟CMOS 性集成电路设计[M].西安：西安交通大出版社.2003.
[2] 孙润等. TANNER 集成电路设计教程[M]. 北京：希望电子出版社. 2002.
[3] 吴建辉. CMOS模拟集成电路分析与设计[M]. 北京：电子工业出版社. 2004.
[4] 廖裕评，陆瑞强. 集成电路设计与布局实战指导[M]. 北京：科学技术出版社. 2004.
[5] 姜岩峰. 现代集成电路版图设计[M]. 北京：化学工业出版社. 2010.
[6] 陈中建. CMOS电路设计布局与仿真[M]. 北京：机械工业出版社. 2006.
[7] 施敏.半导体器件物理与工艺[M].苏州：苏州大学出版社.2002.
[8] 聂神怡.DC_DC开关电源芯片技术研究.成都：电子科技大学硕士论文.2006.
[9] 张建人.MOS集成电路分析与设计基础[M].北京：北京出版社.1994.
[10] PAULR GRAY.模拟集成电路的分析与设计[M].北京：高等教育出版社.2005.19 / 21
[11] JohnP.Uyemura(著)，周润德(译).超大规模集成电路与系统导论[M].北京：电子工业出版社.2004.
[12] 余华师建英集成电路制造工艺与版图设计[M]. 重庆：
申请集成电路布图设计保护须知
申请集成电路布图设计保护须知 大中小 依据《集成电路布图设计保护条例》（以下简称条例），在申请集成电路布图设计专有权登记过程中，我们应该注意如下事项。 什么样的布图设计具有独创性？ 要求保护的布图设计必须具有独创性，即该布图是创作者自己的智力劳动成果，并且在其创作时，该布图设计不是布图设计创作者和集成电路制造者中公认的常规设计。 受保护的由常规设计组成的布图设计，其组合作为整体同样应当具有独创性。 在这里，独创性评判的时间“创作时”为创作完成日；评判人为布图创作者和集成电路制造者；评判标准要视其是否是公认的常规设计。 特别应当指出的是布图设计仅保护根据网表设计出的布图，并不能延及思想、处理过程，操作方法或数字概念。同时，不登记不予保护。 谁能享有布图设计专有权？ 中国的单位、个人或者其他组织创作的布图设计，依照条例享有布图设计专有权。 对于外国人，要区别对待：外国人创作的布图设计首先在中国境内投入商业利用的，依照条例享有布图设计专有权；未在中国首先投入利用的布图设计，必须在中国参加WTO之后，才能申请。 港、澳、台地区的申请，按国内申请处理，但法人必须委托涉外代理机构办理。 根据条例规定，布图设计自其在世界任何地方首次商业利用之日起2年内，仍可向国家知识产权局提出登记申请。我国根据TRIPS协议，将这一专有权追溯到1999年10月1日。 国家知识产权局对布图设计的权利人采用推定原则，即认为凡是到国家知识产权局来申请的，都视其是有权利的人。若出现问题，应通过司法程序解决。 申请人应提交哪些文件和样品？ 申请人应提交的文件和样品包括布图设计登记申请表；布图设计的复制件或图样；布图已投入商业使用的，应提交含有该布图的集成电路样品；国家知识产权局规定的其他材料。
第十五章 集成电路布图设计的保护
第十五章集成电路布图设计的保护 本章知识点：集中电路、集成电路布图设计专有权、集成电路布图设计的基本特征、集成电路布图设计的法律保护。 本章重点难点：集成电路布图设计权、集成电路布图设计保护模式、集成电路布图设计专有权的取得、集成电路布图设计专有权的限制等。 本章学习目标：通过本章的学习，能够对集成电路布图设计权的相关背景知识有所了解，掌握集成电路布图设计专有权的具体内容以及法律保护模式，并对集成电路布图设计专有权的限制进行掌握。 学习建议：鉴于本章涉及到工科的知识，学习时可以加强对背景知识的阅读。同时，应该着重掌握有关集成电路布图设计专有权的具体特征。 第一节集成电路和集成电路布图设计 1：集成电路（Integrated Circuits） 1952年，英国雷达研究所的一位科学家G·W·A·Dummer提出了集成化的设想：按照电子线路的要求，将一个线路中所包含的晶体管和二极管以及其他必要的元件集合在一块半导体晶片上，从而构成一块具有预定功能的电路。1958年，美国德克萨斯仪器公司的基尔按照这一设想，使用一根半导体硅单晶制成了一个相移振荡器，它包含的四个晶体管等元器件已不再需要用金属导线相互连接了――集成电路从此产生了。 a:集成电路的定义 对于集成电路的定义，各国立法不尽相同，其解释也多种多样。按照我国于2001年3月28日通过的《集成电路布图设计保护条例》规定，集成电路是指半导体电路，即以半导体材料为基片，将至少包含一个有源元件的多个元件，和部分或全部元件的互联线路集成在基片之中或基片之上，以执行某种电子职能的中间产品或者最终产品。集成电路一般分为混合集成电路和半导体集成电路。其中,半导体集成电路无论在用途、功能、产量、市场份额等方面都绝对占有统治地位,以至于人们常常以半导体集成电路作为电子工业发展水平的里程碑或者标志，实行集成电路立法的国家，也多针对半导体集成电路进行立法。 b:集成电路的制作过程一般要经过以下几个步骤： （1）确定所设计的集成电路的功能和规格，进行系统设计； （2）设计实现这些功能的逻辑图； （3）进行电路设计；（4）芯片三维布图设计，即将电路图中多个元器件合理分配在多个叠层中，并使其互联，画出每层电路布图设计图并进行验证； （5）制作用于生产芯片的掩模板； （6）利用掩模板将布图设计逐层制作于半导体片上，成为芯片； （7）芯片检测； （8）封装后为实用的集成电路。 2：集成电路布图设计 所谓布图设计，是集成电路布图设计的简称，各国对之称谓却不尽相同。世界上最早立法保护集成电路的三个国家中就分别采用了三种不同的叫法：美国人称其为掩模作品（Mask work）；日本人则使用了线路布局（Circuit Layout）的提法；瑞典人使用的是布图设计（Layout Design）。但这并不算结束，随后跟进
集成电路版图设计论文
集成电路版图设计 班级12级微电子姓名陈仁浩学号2012221105240013 摘要：介绍了集成电路版图设计的各个环节及设计过程中需注意的问题，然后将IC版图设计与PCB版图设计进行对比，分析两者的差异。最后介绍了集成电路版图设计师这一职业，加深对该行业的认识。 关键词: 集成电路版图设计 引言: 集成电路版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。近年来迅速发展的计算机、通信、嵌入式或便携式设备中集成电路的高性能低功耗运行都离不开集成电路掩模版图的精心设计。一个优秀的掩模版图设计者对于开发超性能的集成电路是极其关键的。 一、集成电路版图设计的过程 集成电路设计的流程：系统设计、逻辑设计、电路设计（包括：布局布线验证）、版图设计版图后仿真（加上寄生负载后检查设计是否能够正常工作）。集成电路版图设计是集成电路从电路拓扑到电路芯片的一个重要的设计过程，它需要设计者具有电路及电子元件的工作原理与工艺制造方面的基础知识，还需要设计者熟练运用绘图软件对电路进行合理的布局规划，设计出最大程度体现高性能、低功耗、低成本、能实际可靠工作的芯片版图。集成电路版图设计包括数字电路、模拟电路、标准单元、高频电路、双极型和射频集成电路等的版图设计。具体的过程为： 1、画版图之前，应与IC 工程师建立良好沟通在画版图之前，应该向电路设计者了解PAD 摆放的顺序及位置，了解版图的最终面积是多少。在电路当中，哪些功能块之间要放在比较近的位置。哪些器件需要良好的匹配。了解该芯片的电源线和地线一共有几组，每组之间各自是如何分布在版图上的？ IC 工程师要求的工作进度与自己预估的进度有哪些出入？ 2、全局设计：这个布局图应该和功能框图或电路图大体一致,然后根据模块的面积大小进行调整。布局设计的另一个重要的任务是焊盘的布局。焊盘的安排要便于内部信号的连接，要尽量节省芯片面积以减少制作成本。焊盘的布局还应该便于测试，特别是晶上测试。 3、分层设计：按照电路功能划分整个电路，对每个功能块进行再划分，每一个模块对应一个单元。从最小模块开始到完成整个电路的版图设计，设计者需要建立多个单元。这一步就是自上向下的设计。 4、版图的检查： （1）Design Rules Checker 运行DRC，DRC 有识别能力，能够进行复杂的识别工作，在生成最终送交的图形之前进行检查。程序就按照规则检查文件运行，发现错误时，会在错误的地方做出标记，并且做出解释。
集成电路版图设计笔试面试大全
集成电路版图设计笔试面试大全 1. calibre语句 2. 对电路是否了解。似乎这个非常关心。 3. 使用的工具。 , 熟练应用UNIX操作系统和L_edit，Calibre, Cadence, Virtuoso, Dracula 拽可乐(DIVA),等软件进行IC版图 绘制和DRC，LVS，ERC等后端验证 4. 做过哪些模块 其中主要负责的有Amplifier，Comparator，CPM，Bandgap，Accurate reference，Oscillator，Integrated Power MOS，LDO blocks 和Pad，ESD cells以及top的整体布局连接 5. 是否用过双阱工艺。 工艺流程见版图资料 在高阻衬底上同时形成较高的杂质浓度的P阱和N阱，NMOS、PMOS分别做在这两个阱中，这样可以独立调节两种沟道MOS管的参数，使CMOS电路达到最优特性，且两种器件间距离也因采用独立的阱而减小，以适合于高密度集成，但是工艺较复杂。 制作MOS管时，若采用离子注入，需要淀积Si3N4，SiO2不能阻挡离子注入，进行调沟或调节开启电压时，都可以用SiO2层进行注入。 双阱CMOS采用原始材料是在P+衬底(低电阻率)上外延一层轻掺杂的外延层P-(高电阻率)防止latch-up效应(因为低电阻率的衬底可以收集衬底电流)。 N阱、P阱之间无space。
6. 你认为如何能做好一个版图,或者做一个好版图需要注意些什么需要很仔细的回答～答:一，对于任何成功的模拟版图设计来说，都必须仔细地注意版图设计的floorplan，一般floorplan 由设计和应用工程师给出，但也应该考虑到版图工程师的布线问题，加以讨论调整。总体原则是 模拟电路应该以模拟信号对噪声的敏感度来分类。例如，低电平信号节点或高阻抗节点，它们与输入信号典型相关，因此认为它们对噪声的敏感度很高。这些敏感信号应被紧密地屏蔽保护起来，尤其是与数字输出缓冲器隔离。高摆幅的模拟电路，例如比较器和输出缓冲放大器应放置在敏感模拟电路和数字电路之间。数字电路应以速度和功能来分类。显而易见，因为数字输出缓冲器通常在高速时驱动电容负载，所以应使它离敏感模拟信号最远。其次，速度较低的逻辑电路位于敏感模拟电路和缓冲输出之间。注意到敏感模拟电路是尽可能远离数字缓冲输出，并且最不敏感的模拟电路与噪声最小的数字电路邻近。 芯片布局时具体需考虑的问题，如在进行系统整体版图布局时，要充分考虑模块之间的走线，避免时钟信号线对单元以及内部信号的干扰。模块间摆放时要配合压焊点的分布，另外对时钟布线要充分考虑时延，不同的时钟信号布线应尽量一致，以保证时钟之间的同步性问题。而信号的走线要完全对称以克服外界干扰。 二(电源线和地线的布局问题
集成电路布图设计与著作权法保护方式比较
集成电路布图设计与著作权法保护方式比较集成电路布图设计是一种高科技的结晶，其中凝结了开发者大量创造性的脑力劳动，是智力成果的一种重要形式。由于知识产权是人们基于自己的智力活动创造的成果和经营管理活动中的经验、知识的结晶而依法享有的民事权利。因此，最初人们很自然地试图在各种已有的知识产权法律当中寻找合适的一种为集成电路布图设计提供保护。 著作权保护，集成电路布图设计的结果是一种图形，人们自然也寄望于著作权能予以保护。集成电路诞生在美国，可美国法院却在长时间内找不到保护集成电路布图设计的法律。1979年，美国伊利诺斯州北区联邦法院及第七巡回法院在处理一个仿制集成电路布图设计的诉讼案时，就感到本来应当在著作权法中找到判决的依据，而实际上却没有找到。对集成电路布图设计提供著作权保护的构想进行深入思考后，人们发现： (1)著作权保护客体的限制。著作权保护作品的表现形式，不保护作品的思想。作品是由语言、文字、图形或符号构成的，表现一种思想的智力成果。集成电路布图设计，既不是由语言文字，也不是由任何图形符号构成的，而是由一系列电子元件及连接这些元件的导线构成的立体布局。不论对各国立法及有关版权条约中的作品做出多么广泛的解释，均无法将集成电路的这种立体布图设计包括在内。 （2）著作权保护内容的限制。将版权法中的作品扩及集成电路布图设计，著作权法仍然无法提供充分有效的保护。著作权法对作品
提供保护的最重要的方式之一，就是禁止他人未经著作权人同意非法复制作品。但是许多国家著作权法规定，对立体作品的非接触复制，不被著作权法禁止。对集成电路布图设计的复制，恰恰就是这种对立体作品的非接触复制，因而在许多国家不被著作权法禁止。德国学者认为，工程设计、产品设计图一类的作品，著作权只保护到图纸的复制这一层，不禁止按照图纸施工，甚至将实施图纸后的客体再重新绘成图纸，只要是独立绘制而不是抄袭原图纸，都不违反法律规定。如果实施图纸后的产品属于著作权法保护的作品，例如建筑艺术作品，这种实施行为则是著作权法所指的复制行为，须经著作权人的许可。如果实施图纸后得到的客体是著作权保护的文学、艺术和科学作品，这种实施行为就属于著作权法所称的复制；如果得到的客体不是著作权保护的文学、艺术和科学作品，而是工业产品，则这种实施行为不在著作权法禁止之列。 ⑧著作权保护的前提过低。著作权保护的前提是“独创性”和“可固定性”，大陆法系对于“独创性”中“创造性”的要求比英美法系高。按照大陆法系关于“独创性”的标准来衡量，依然远较专利法的“先进性”标准为低，实践中布图设计均具有一定的“独创性”而无“先进性”，即该布图设计是创作者自己的智力劳动成果，但却只是在布图设计创作者和集成电路制造者中公认的“常规设计”，类似于专利法中所称的“公知技术”，应处于人们自由使用的领域。可是按照著作权保护的要求，这类大量（甚至占全部集成电路一半以上）的“常规设计”均应受到著作权保护，这样势必限制集成电路产业的发
集成电路版图设计报告
集成电路版图设计实验报告 班级：微电子1302班 学号：1306090226 姓名：李根 日期：2016年1月10日
一：实验目的： 熟悉IC设计软件Cadence Layout Editor的使用方法，掌握集成电路原理图设计，原理图仿真以及版图设计的流程方法以及技巧。 二：实验内容 1.Linux常用命令及其经典文本编辑器vi的使用 ①：了解Linux操作系统的特点。 ②：熟练操作如何登录、退出以及关机。 ③：学习Linux常用的软件以及目录命令。 ④：熟悉经典编辑器vi的基本常用操作。 2.CMOS反相器的设计和分析 ①：进行cmos反相器的原理图设计。 ②：进行cmos反相器的原理图仿真。 ③：进行cmos反相器的版图设计。 3.CMOS与非门的设计和分析 ①：进行cmos与非门的原理图设计。 ②：进行cmos与非门的原理图仿真。 ③：进行cmos与非门的版图设计 4.CMOS D触发器的设计和分析 ①：进行cmosD触发器的原理图设计。 ②：进行cmosD触发器的原理图仿真。 ③：进行cmosD触发器的版图设计。 5.对以上的学习进行总结 ①：总结收获学习到的东西。 ②：总结存在的不足之处。 ③：展望集成电路版图设计的未来。 三：实验步骤（CMOS反相器） 1.CMOS反相器原理图设计 内容：首先建立自己的Library，建立一个原理图的cell，其次进行原理图通过调用库里面的器件来绘制原理图，然后进行检错及修正，具体操作如下：在Terminal视窗下键入icfb，打开CIW； Tool→Library Manager； File→New→Library； 在name栏填上Library名称； 选择Compile a new techfile； 键入～/0.6um.tf； File→New→Cell view,在cell name键入inv，tool选择schematic，单击OK； 点击Schematic视窗上的指令集Add→Instance，出现Add Instance视窗； 通过Browse analogLib库将要用到的元件添加进来；
集成电路布图设计权的保护期限
集成电路布图设计权的保护期限 为了保护布图设计创作人的权利和利益，各国制定了法律，从而产生了布图设计权。但是布图设计权在保护时间上不能是无限的，否则将不利于充分发挥其对社会的作用，也不利于集成电路的技术发展，因此对布图设计应予以一定的保护期限。 由于保护期限直接关系到集成电路开发商的利益，因而在保护期限上发达国家与发展中国家展开了激烈的争论。最早保护布图设计的美国在《半导体芯片保护法》中规定保护期为10年。发展中国家则认为保护期过长，经勿良苦的努力，终于在《华盛顿条约》中将保护期减少为8年，但由于发达国家的抵制，在TRIPS协议中又将保护期延长到10年。我国《条例》第十二条规定:‘布图设计专有权的保护期为10年，自布图设计申请之日或者在世界任何地方首次投入商业利用之日起计算，以较前日期为准。但是，无论是否登记或者投入商业利用，布图设计自创作完成之日起15年后，不再受本条例保护。” 对于保护期限，陈家骏先生认为:“惟如科技工业之场合，其造成进步之原动力之一即在于互相观摩及利用他人之创作，从而激活自己脑力而创造出其他新技术，故如从人类文明福社之均沾及促进社会整体利益而言，科技产物之保护期实不宜太长，是以10年为妥。”对布图设计权保护期限的规定既应考虑社会公共利益，又要照顾布图设计创作人及开 发商的利益，还要考虑发展中国家的利益，以及集成电路技术更新的速度。只有找到这些因素的平衡点，才能恰当规定布图设计的保护期。
尤其是集成电路技术的更新速度越来越快，从长远的利益来看，10年的保护期似乎过长了些。但当今世界是大国主宰的世界，既然TR 工PS已规定了10年的保护期，我们也只有与其保持一致。
试论我国集成电路布图设计的知识产权保护
试论我国集成电路布图设计的知识产权保护[摘要]：集成电路布图设计的知识产权保护是近年来各国法律界都比较关心的问题，我国已于2001年制定了《集成电路部图设计保护条例》。本文分析了集成电路布图设计的概念及特点，论述了其作为特殊的知识产权客体而受到专门保护的必要性，并阐述了我国集成电路布图设计保护的理论体系，对其中的一些问题提出了自己的一些看法。当今世界，计算机的发展已成为领导工业现代化进程的潮头军，自1946年世界第一台电子计算机诞生以来，短短的五十多年间，计算机作为一种现代化的高级工具以惊人的速度迅速地渗透到了社会生活的各个领域，引起了全球的技术革命。计算机技术的飞速发展离不开另一门产业的发展，即集成电路产业。因为集成电路的出现才使计算机摆脱了电子管、晶体管等原材料构件的束缚，逐步走向小型化，轻型化，高智能化，迅速走向了社会，走入了家庭。集成电路产业的飞速发展，产生了许多新的法律问题，由于传统知识产权法的局限性以及集成电路及其布图设计本身存在着的特殊性，集成电路布图设计的法律保护问题也引起了法学界的极大关注。各国也纷纷就集成电路布图设计进行立法，以保护此种特殊性质的知识产权不受侵害。我国早在1991年国务院就已将《半导体集成电路布图设计保护条例》列入了立法计划，经过10年的酝酿，我国的《集成电路布图设计保护条例》终于于2001年3月28日由国务院第36次会议通过，并于2001年10月1日起施行。这是目前我国保护集成电路布图设计知识产权的一部重要法规。虽然它是一部行政法规，但经过试行一段时间到条件成熟后，将之上升为法律的形式是必然的趋势。我国采用专门立法的形式保护集成电路布图设计既尊重了国际知识产权保护的原则，又便于与国际法律接轨，而且这部条例既保护了集成电路布图设计专有权人的权益，又考虑到了国家和公众的利益，使技术进步不受到人为的限制。这一条例初步建立了我国集成电路布图设计的知识产权保护的理论体系，进一步完善了我国的知识产权法律制度。一、集成电路和布图设计的概念与特点集成电路是指半导体集成电路，即以半导体材料为基片，将至少有一个是有源元件的两个以上元件和部分或者全部互连线路集成在基片之中或基片之上，以执行某种电子功能的中间产品或者最终产品。一块集成电路通过控制电流在其电路中的流动来实现其功效。在计算机发展的初期，每个电路元件（如晶体管、电阻、电容等）都是用引线同电路中的其它元件相连接的。这种做法须耗费大量的劳动力与工时，且计算机制作成本很高，大量连线的存在使电流的流动距离增长，不仅影响了计算机工作的速度和可靠性，还引起电路功耗的增加，从而带来电路的散热以及要求有较高电压的电源等一系列的问题。这也正是最初计算机体积庞大、耗电量大、速度慢的根本原因。采用集成电路以后，这些问题就得到了解决：由于电路元件及连线实质上已成为一体，作为一块电路板上的不同元件，它们之间的电流交换速度大大增强，且电路的功耗亦大幅度降低，不仅提高了计算机的性能，还大大降低了计算机的成本。由于生产集成电路的主要原材料硅、铝、水等一些化合物并不昂贵，但经过加工以后得到的集成电路产品的价值往往可以达到其材料价值的几十倍，几百倍甚至上千倍。在其价值成本中，大部分都是知识、技术与信息所增加的附加价值。这种附加价值主要集中在以集成电路为载体而体现出来的人类智慧的结晶-布图设计的价值上。就象相同的磁带因为录制不同的歌曲其价值就会不同一样，用相同的技术工艺在同样的芯片上依不同的布图设计所制作出的集成电路，其价值也是不同的。好的布图设计制作出的芯片往往能具备更高的性能和工作速度。因此，集成电路的法律保护问题，归根结底在于对其布图设计的保护。[!--empirenews.page--] 对布图设计，世界各国的称呼各有不同：美国称之为掩膜作品，（MaskWork），日本称之为电路布局（CircuitLayout），欧洲国家采用的是另一个英文单词Topography（拓朴图），而世界知识产权组织（WIPO）于1987年2月通过的《关于集成电路知识产权保护条约》（简称《WIPO条约》或《华盛顿条约》）中则采用了Layout-design（布图设计）一词。这些词语字面上的表示虽各不相同，但其真正的含义都是相同的，即指集成电路中各种元件的三维配置。许多人认为布图设计只是一种设计图，就象建筑工程设计图一
集成电路版图设计报告
集成电路CAD 课程设计报告 一．设计目的： 1.通过本次实验，熟悉软件的特点并掌握使用软件的流程和设计方法； 2.了解集成电路工艺的制作流程、简单集成器件的工艺步骤、集成器件区域的层 次关系，与此同时进一步了解集成电路版图设计的λ准则以及各个图层的含义和设计规则； 3.掌握数字电路的基本单元CMOS 的版图，并利用CMOS 的版图设计简单的门电路， 然后对其进行基本的DRC 检查； 4. 掌握C)B (A F +?=的掩模板设计与绘制。 二．设计原理： 1、版图设计的目标： 版图 （layout ） 是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、 各层拓扑定义等器件相关的物理信息数据。版图设计是创建工程制图（网表）的精确的物理描述过程，即定义各工艺层图形的形状、尺寸以及不同工艺层的相对位置的过程。其设计目标有以下三方面： ① 满足电路功能、性能指标、质量要求； ② 尽可能节省面积，以提高集成度，降低成本； ③ 尽可能缩短连线，以减少复杂度，缩短延时，改善可能性。 2、版图设计的内容： ①布局：安排各个晶体管、基本单元、复杂单元在芯片上的位置。 ②布线：设计走线，实现管间、门间、单元间的互连。
③尺寸确定：确定晶体管尺寸（W、L）、互连尺寸（连线宽度）以及晶体管与互连之间的相对尺寸等。 ④版图编辑（Layout Editor ）:规定各个工艺层上图形的形状、尺寸和位置。 ⑤布局布线（Place and route ）：给出版图的整体规划和各图形间的连接。 ⑥版图检查（Layout Check ）：设计规则检验（DRC,Design Rule Check）、电气规则检查（ERC,Electrical Rule Check）、版图与电路图一致性检验（LVS,Layout Versus Schematic ）。 三．设计规则（Design Rul e ）： 设计规则是设计人员与工艺人员之间的接口与“协议”，版图设计必须无条件的服从的准则，可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。设计规则主要包括几何规则、电学规则以及走线规则。其中几何设计规则通常有两类： ①微米准则：用微米表示版图规则中诸如最小特征尺寸和最小允许间隔的绝对尺寸。 ②λ准则：用单一参数λ表示版图规则，所有的几何尺寸都与λ成线性比例。 设计规则分类如下： 1.拓扑设计规则（绝对值）：最小宽度、最小间距、最短露头、离周边最短距离。 2.λ设计规则（相对值）：最小宽度w=mλ、最小间距s=nλ、最短露头t=lλ、离周边最短距离d=hλ（λ由IC制造厂提供，与具体的工艺类型有关，m、n、l、h为比例因子，与图形类形有关）。 ①宽度规则（width rule）：宽度指封闭几何图形的内边之间的距离。 ②间距规则（Separation rule）：间距指各几何图形外边界之间的距离。
浅析中国《集成电路布图设计保护条例》
浅析中国《集成电路布图设计保护条例》 国务院颁布的《集成电路布图设计保护条例》，立足自身的实际情况，借鉴美国、日本等国家和地区的先进立法，在立法中结合我国的实际情况，进行充分协调，这种做法在中国现行知识产权法中是十分可取的，这标志着我国集成电路布图设计专有权制度的初步建立。这有利于保护集成电路布图设计专有权，鼓励集成电路技术的创新，促进科学技术的发展。 标签：集成电路布图设计；法律保护；知识产权 集成电路的出现是微电子技术革命的动力源与受动者，在技术领域和信息社会具有革命性的意义。集成电路产业同时是关系到国民经济和社会发展具有战略先导性的行业，是信息产业发展的关键。根据世界知识产权组织《关于集成电路的知识产权公约》的规定，集成电路布图设计是指集成电路中多个原件，其至少由一个有源元件组成，或者全部集成电路互连的三维配置，以执行某种电子功能。集成电路布图设计作为人类高科技成果，是知识产权的客体之一。目前我国集成电路出现核心技术受制于人，缺乏自主创新能力的局面。针对存在的这一系列问题，我国需借鉴其他国家立法及国际公约的先进经验，加强对该智力成果的法律保护，也为激励集成电路布图设计人自主创新提供强有力的保障。 一、主要国家的立法概况 美国是集成电路的发源地，于1984年率先实施《半导体芯片保护法》，以单独立法的方式来保护集成电路布图设计。该法对集成电路的掩膜层的专有权利中规定权利人有权进口或销售包含有该掩膜层的半导体芯片产品。这种产品包含两层含义：一是含有布图设计图层的芯片，二是用前项制造出的产品。美国这种立法模式影响到1989年缔结的《华盛顿条约》和1994年达成的《TRIPS协定》。继美国出台的《半导体芯片保护法》之后，日本于1985年5月31日颁布了《半导体集成电路的线路布局法》，该法的立法体与内容同美国《半导体芯片保护法》极为相似，也将布图作为单独民事关系客体来保护。 受美国和日本立法的影响，欧共体于1986年12月16日颁布了《关于保护半导体芯片产品拓图委员会指令》，要求各成员国根据指令，通过授予专有权的形式来保护半导体产品的布图设计。随即，英国、德国、荷兰、法国、西班牙等国也相继以专门立法的形式出台了保护布图设计的法律。 二、我国集成电路布图设计权的法律保护 1984年我国颁布了专利法。1985年我国加入了《保护工业产权巴黎公约》,中国知识产权保护水平上了一个新台阶。1987年颁布的《技术合同法》使得技术成果在流通领域中的关系有了调整的依据。1990颁布了《著作权法》，1999年颁布了新的《合同法》，这些法律条文的颁布使我国初步具备了保护集成电路布图设计权的基本条件。
集成电路基础工艺和版图设计测试试卷
集成电路基础工艺和版图设计测试试卷 （考试时间：60分钟，总分100分） 第一部分、填空题（共30分。每空2分） 1、NMOS是利用电子来传输电信号的金属半导体；PMOS是利用空穴来传输电信号的金属半导体。 2、集成电路即“IC”，俗称芯片，按功能不同可分为数字集成电路和模拟集成电路，按导电类型不同可分为 双极型集成电路和单极型集成电路，前者频率特性好，但功耗较大，而且制作工艺复杂，不利于大规模集成；后者工作速度低，但是输入阻抗高、功耗小、制作工艺简单、易于大规模集成。 3、金属(metal)—氧化物(oxid)—半导体(semiconductor)场效应晶体管即MOS管，是一个四端有源器件，其四端分别是栅 极、源极、漏极、背栅。 4、集成电路设计分为全定制设计方法和半定制设计方法，其中全定制设计方法又分为基于门阵列和标准单元 的设计方法，芯片利用率最低的是基于门阵列的设计方法。 第二部分、不定项选择题（共45分。每题3分，多选，错选不得分，少选得1分） 1、在CMOS集成电路中，以下属于常用电容类型的有（ABCD） A、MOS电容 B、双层多晶硅电容 C、金属多晶硅电容 D、金属—金属电容 2、在CMOS集成电路中，以下属于常用电阻类型的有（ABCD） A、源漏扩散电阻 B、阱扩散电阻 C、沟道电阻 D、多晶硅电阻 3、以下属于无源器件的是（CD ） A、MOS晶体管 B、BJT晶体管 C、POL Y电阻 D、MIM电容 4、与芯片成本相关的是（ABC） A、晶圆上功能完好的芯片数 B、晶圆成本 C、芯片的成品率 D、以上都不是 5、通孔的作用是（AB ） A、连接相邻的不同金属层 B、使跳线成为可能 C、连接第一层金属和有源区 D、连接第一层金属和衬底 6、IC版图的可靠性设计主要体现在（ABC）等方面，避免器件出现毁灭性失效而影响良率。 A、天线效应 B、闩锁（Latch up） C、ESD(静电泄放)保护 D、工艺角（process corner）分析 7、减小晶体管尺寸可以有效提高数字集成电路的性能，其原因是（AB） A、寄生电容减小，增加开关速度 B、门延时和功耗乘积减小 C、高阶物理效应减少 D、门翻转电流减小 8、一般在版图设计中可能要对电源线等非常宽的金属线进行宽金属开槽，主要是抑制热效应对芯片的损害。下面哪些做法符合宽金属开槽的基本规则？（ABCD） A、开槽的拐角处呈45度角，减轻大电流密度导致的压力 B、把很宽的金属线分成几个宽度小于规则最小宽度的金属线 C、开槽的放置应该总是与电流的方向一致 D、在拐角、T型结构和电源PAD区域开槽之前要分析电流流向 9、以下版图的图层中与工艺制造中出现的外延层可能直接相接触的是（AB）。 A、AA（active area） B、NW（N-Well） C、POLY D、METAL1
集成电路版图设计
《集成电路版图设计》 学院：_____________ 专业班级：_____________ 学号：_____________ 学生姓名：_____________ 指导教师：_____________
摘要 什么是集成电路？把组成电路的元件、器件以及相互间的连线放在单个芯片上，整个电路就在这个芯片上，把这个芯片放到管壳中进行封装，电路与外部的连接靠引脚完成。 什么是集成电路设计？根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。 《集成电路版图设计》基于Cadence软件的集成电路版图设计原理、编辑和验证的方法。本次实验是基于Cadence版图设计软件平台，采用L50C7工艺库，设计一个运算放大器，并且，为了防止电路中各元件间产生闩锁效应，在实际生产流片中每个元件都应该添加保护环，以防止各元件间电流之间产生各种影响。并且增加电路的稳定性和可靠性。 电路的验证采用的是Calibre验证工具，对电路版图进行了DRC验证和LVS验证。 关键词：Calibre，运算放大器
目录 一、电路设计流程 (1) 二、版图的制作流程 (2) 三、二级运算放大器的原理图 (3) 四、器件尺寸的计算 (4) 五、二级运算放大器原理图 (5) 六、二级运算放大器版图 (9) 心得体会 (11) 参考文献 (12)
一、电路设计流程
二、版图的制作流程 由于设计目标已经电路的构造课本已经讲述的十分详细。 所以我讲接着阐述版图的制作过程。首先将电路图转为相应的版图， 意思就是把相对 应的器件进行布局布线。因制造工艺精度有限，所以版图必须满足一定的规则要求。 按照设计规则布局布线后，接着就要对它进行检查。由于版图是人工布局布线，因此 或多或少的存在一些错误。这时就需要软件来进行“设计规则检查”（DRC ）。软件所依 据的是DRC 文件，它与画版图时使用的规则是一致的，只不过规则文件是给版图设计 者参考使用的，而DRC 文件是由软件编写的。 当版图没有了DRC 错误，完全符合设计规则之后，再依靠LVS 文件，将其与电路原理 图进行比较。若有不同之处，LVS 将进行报错，经过修改之后还要重复DRC 、LVS 过程。 若两者相同，说版图与原理图一致。到这一步就完成了版图的制作了。完成版图之后， 还可以利用工具提取版图中的寄生参数，对包含这些寄生参数的电路再次进行仿真， 从而更准确确定电路的性能。 最后把图形格式的版图文件转换为通用二进制文件（GDS 文件），提交给生产厂制造。
集成电路布图设计专有权保护研究
集成电路布图设计专有权保护研究 如何确定布图设计是否侵权,各国法律关于判定标准都没有明确的规定。对此,有人认为,在矽威诉源之峰专有权侵权案中,法院依据双方布图设计整体相似度较高,元件空间布局、连接线路排布与走向,电路元件、电路元件尺寸等相同就足以确定布图设计是否侵权1;也有人认为,布图设计之间的相似度等以上要素仅具有参考价值2。 这是本文所分析案例中的第一个争议。此外,布图设计是智力创作成果,对于创作者来说是则一种财产性的权利,保护这种权利,本理所应当,但当这种权利与人权中的平等发展权相矛盾了该如何处理?发达国家和发展中国家基于不同利益诉求对专有的保护范围有扩大还是缩小的两种意见3。 这两种不同的诉求和理念所形成的争议,在现实中就体现为本案中是否需要销毁侵权产品争议。对于第一个争议,笔者认为,由于布图设计的特殊局限性,法院在确认布图设计是否侵权的过程中的核心工作是以布图设计创作者和制造者的角度4,确认被诉布图设计是否具有“独创性”,即使两布图设计大部分相同,但是如果其微小改动带来了功能的改变,性能的提升或是属于非常规设计的修改的话,也不能认定侵权。 同时,法院在此侵权与否的判决中没有考虑到专有权期限的问题,存在判决瑕疵。对于第二个争议,笔者认为,布图设计专有权需要进行充分保护,对人权中发展权的保护则更加重要。 具体到本案来说,法院的判决符合我国利益,但是依据停止侵权,赔偿损失可以维护原告相关权利为依据做出的驳回原告销毁侵权产品的判决缺乏法律上的支撑。法院应通过对《条例》其他条款的利用,达到对过高知识产权保护限制的
目的而不是单纯的驳回,应判决为对原告销毁被告生产出的将用于销售还未销售的侵权集成电路的请求予以支持,对已销售成为其他产品组成部分的侵权集成电路应由被告向原告进行适当补偿。
集成电路布图设计5大侵权行为
集成电路布图设计5大侵权行为 集成电路布图设计侵权行为是指非法侵犯布图设计权利人的复制权、商业实施权等权利，依法应当承担法律责任的行为。 目前，世界许多围家和国际组织通过国内立法或国际条约，明确规定了一系列布图设计侵权行为。WTO的《与贸易有关的知识产权协议》第36条规定，缔约方应将未经权利所有者同意而进行的下属行为认作是非法行为，即为了商业目的而进口、出售或推销受到保护的布图设计，一种采用了受到保护的布图设计的集成电路，或者一种采用了上述集成电路的产品，只要它仍然包括了一个非法复制的布图设计。2001年4月2日，我围颁布实施的《集成电路布图设计保护条例》第30条也明确规定了侵犯他人布图设计的行为：未经布图设计权利人许可，复制受保护的布图设计的全部或者其中任何具有独创性的部分；未经布图设计权利人许可，为商业目的进口、销售或者以其他方式提供受保护的布图设计、含有该布图设计的集成电路以及含有该布图设计的物品。 广东长昊律所集成电路专业律师认为，随着高新技术的发展，布图设计侵权的方式、手段将会更加多样化。在实践中，主要有以下几种类型：①未经布图设计权利人许可，复制受保护的布图设计的全部。侵权人往往采用翻拍、拷贝等多种方法复制权利人的布图设计；②未经布图设计权利人许可，复制受保护的布图设计中具有独创性的部分。受保护的布图设计必须具有创造性，但这是就布图设计的整体而言，并不意味着布图设计的每一个部分都具有独创性。事实上，绝人
多数的布图设计，只有其中的某些部分具有独创性。法律只保护布图设计中具有独创性的部分。未经布图设计权利人许可，复制受保护的布图设计中不具有独创性的部分，并不构成侵权；③非法进口、销售、提供受保护的布图设计。布图设计作为智力成果，凝聚着权利人的人量劳动和投入，未经布图设计权利人许可，为商业目的进口、销售、提供受保护的布图设计，必将严重侵犯权利人的民事权利；④非法进口、销售、提供含有受保护的布图设计的集成电路。集成电路是融布图设计和工艺技术于一体的综合性法制园地技术成果，布图设计内涵在集成电路之中。为了商业目的，未经权利人许可，直接将他人的布图设计用于制作集成电路，并且进行销售或者提供该集成电路，是一种较为隐蔽的侵权行为；⑤非法进口、销售或提供含有受保护的布图设计的产品。此类侵权的隐蔽性更强，它一般表现为，侵权人出于商业目的，不经布图设计权利人许可，直接将含有受保护的布图设计的集成电路用于某些产品之中，并将这些产品投入商业经营。所涉集成电路可能是侵权人自己制造的，也可能是侵权人从别处非法购入的。
集成电路版图设计报讲解
集成电路版图设计实验报告 班级：微电1302班 学号：1306090203 姓名：李粒 完成日期：2015年1月7日
一、实验目的 使用EDA工具cadence schematic editor,并进行电路设计与分析，为将来进行课程设计、毕业设计做准备，也为以后从事集成电路设计行业打下基础。 二、实验内容 学习使用EDA工具cadence schematic editor，并进行CMOS反相器、与非门电路的设计与分析，切对反相器和与非门进行版图设计并进行DRC验证。 三、实验步骤 （一）、cadence schematic editor的使用 1、在terminal窗口→cd work//work指自己工作的目录 →icfb& 2、出现CIW窗口，点击在CIW视窗上面的工具列Tools→Library Manager 3、建立新的Library ①点击LM视窗上面的工具列File→New→Library ②产生New Library窗口（在name栏填上Library名称，点击OK） ③建立以0.6um.tf为technology file的new library“hwl” 4、建立Cell view 点击LW视窗的File→New→Cell view,按Ok之后，即可建立schematic View点击schematic视窗上面的指令集Add→Instance,出现Add Instance窗，再点击Add Instance视窗Browser，选择analoglib中常 用元件 ①选完所选元件后，利用narrow wire将线路连接起来。 ②加pin.给pin name且要指示input output inout，若有做layout层的话， 要表示相同。 ③点击nmos→q,标明model name，width，length同理for pmos. ④最后Design→check and save .若有error则schematic View有闪动。此 时可用check→find maker 来看error的原因。 （二）、由schematic产生symbol（以反相器为例） 1、打开schematic View 2、点击schematic视窗上面指令集的Design→create cellview→from cellview。（填上库名、单元名、以及PIN名） 3、点击@https://www.360docs.net/doc/a1349681.html,，按q 键出现属性窗口，把@https://www.360docs.net/doc/a1349681.html,根据电路的特性 改成相应的名字
集成电路布图填表须知
集成电路布图设计登记申请表填表须知 一、申请表：需提交一式两份。一份为原本，一份为复印件。并要求使用中文填写， 表中文字应当打字或者印刷，字迹为黑色。 二、布图设计名称：应填写集成电路型号。例如：NJM12902。 三、申请号和申请日：由国家知识产权局填写。 四、集成电路分类： 1.结构Bipolar：双极；MOS：金属－氧化物－半导体；Bi-MOS：双极－金属－氧化物－半导体；Optical-IC：集成光路；其他：不包括上述四类的结构。 2.技术TTL：晶体管－晶体管逻辑电路； DTL：二极管－晶体管逻辑电路； ECL：发射极耦合逻辑电路； IIL:集成注入逻辑电路； 其他：不包括在上述四种之内的技术。 3.功能逻辑；存储；微型计算机；线性；其他。 4.以上（1）（2）（3）三类，每一类中最多只能选择一种，并在内打“×”。 5.布图设计创作人：可以是自然人、法人或者其他组织。 6.完成创作日期：完成设计日。 7.首次商业利用日：首次投入商业利用之日。 8.申请人：申请人是单位的应填写单位全称,并与公章中名称一致。申请人是个人的，应填写本人真实姓名，不得写笔名。申请人为多个，又未委托代理
机构，填写在第一栏的申请人为第一署名申请人。申请人为单位的还应填写单位联系人姓名。 9.申请人地址：国内地址应写明省、市、区、街道、门牌号码、邮政编码。外国人地址应写明国别、州（市、县）。 十、申请文件清单：除申请表一式两份，其余文件均为一式一份，凡是图纸应 使用计算机制图。其他图纸或复制件、文件、样品清单与所附清单严格一致。2001-10-29 集成电路布图设计登记收费项目和标准公告（第88号）根据《集成电路布图设计保护条例》的规定，向国家知识产权局申请集成电路布图设计登记和办理有关手续，应当缴纳费用。按照国家发展和改革委员会、财政部2003年4月15日发布的《国家发展和改革委、财政部关于集成电路布图设计登记费等收费标准及有关事项的通知》（发改价格[2003]85号）的规定，现将集成电路布图设计登记收费项目和标准公布如下： 集成电路布图设计收费项目和收费标准（金额单位：人民币） 一、布图设计登记费，每件2000元 二、布图设计登记复审请求费，每件300元 三、著录事项变更手续费，每件每次100元 四、延长期限请求费，每件每次300元 五、恢复布图设计登记权利请求费，每件1000元 六、非自愿许可使用布图设计请求费，每件300元 七、非自愿许可使用布图设计支付报酬裁决费，每件300元本公告自4月15日起执行。 中华人民共和国国家知识产权局
集成电路版图设计
北京工业大学 集成电路版图设计 设计报告 姓名：于书伟 学号：15027321 2018年5 月
目录 目录 (1) 1绪论 (2) 1.1集成电路的发展现状 (2) 1.2集成电路设计流程及数字集成电路设计流程 (3) 1.2.1CAD发展现状 (3) 2电路设计 (5) 2.1运算放大器电路 (5) 2.1.1工作原理 (5) 2.1.2电路设计 (5) 2.2D触发器电路 (12) 2.2.1反相器 (12) 2.2.2传输门 (13) 2.2.3或非门 (13) 2.2.4D触发器 (14) 3版图设计 (15) 3.1运算放大器 (15) 3.1.1运算放大器版图设计 (15) 3.2D触发器 (18) 3.2.1反相器 (18) 3.2.2传输门 (20) 3.2.3或非门 (21) 3.2.4D触发器 (23) 4总结与体会 (27) 参考文献 (28)
1 绪论 1.1 集成电路的发展现状 在全球半导体市场快速增长的带动下，我国半导体产业快速发展。到2018 年，我国半导体产业销售额将超过8000 亿元。近年来，我国半导体市场需求持续攀升，占全球市场需求的比例已由2003 年的18.5%提升到2014 年的56.6%，成为全球最大的半导体市场。 2009-2018 年我国半导体产业销售情况变化图 与旺盛的市场需求形成鲜明对比，我国集成电路产业整体竞争力不强，在各类集成电路产品中，中国仅移动通信领域的海思、展讯能够比肩高通、联发科的国际水准。本土集成电路供需存在很大的缺口。 2010-2019 我国集成电路供需情况对比
1.2 集成电路设计流程及数字集成电路设计流程 集成电路设计的流程一般先要进行软硬件划分，将设计基本分为两部分：芯片硬件设计和软件协同设计。芯片硬件设计包括：功能设计阶段，设计描述和行为级验证，逻辑综合，门级验证（Gate-Level Netlist Verification），布局和布线。模拟集成电路设计的一般过程：电路设计，依据电路功能完成电路的设计；.前仿真，电路功能的仿真，包括功耗，电流，电压，温度，压摆幅，输入输出特性等参数的仿真；版图设计（Layout），依据所设计的电路画版图；后仿真，对所画的版图进行仿真，并与前仿真比较，若达不到要求需修改或重新设计版图；后续处理，将版图文件生成GDSII文件交予Foundry流片。 数字集成电路设计流程 1.设计输入电路图或硬件描述语言 2.逻辑综合处理硬件描述语言，产生电路网表 3.系统划分将电路分成大小合适的块 4.功能仿真 5.布图规划芯片上安排各宏模块的位置 6.布局安排宏模块中标准单元的位置 7.布线宏模块与单元之间的连接 8.寄生参数提取提取连线的电阻、电容 9.版图后仿真 1.2.1CAD发展现状 CAD/CAM技术20世纪50年代起源于美国,经过近50年的发展,其技术和水平已经到达了相当成熟的阶段。日本、法国、德国也相继在机械制造、航空航天、汽车工业、建筑化工等行业中广泛使用CAD/CAM技术。CAD/CAM技术在发达国家已经成为国民经济的重要支柱。 我国CAD/CAM技术的应用起步于20世纪60年代末,经过40多年的研究、开发与推广应用,CAD/CAM技术已经广泛应用于国内各行各业。综合来看,CAD/CAM技术的在国内的应用主要有以下几个特点: (1)起步晚、市场份额小我国 CAD/CAM技术应用从20世纪80年代开始,“七五”期间国家支持对24个重点机械产品进行了 CAD/CAM的开发研制工作,为我国 CAD/CAM技术的发展奠定了一定的基础。国家科委颁布实施的863计划也大大促进了 CAD/CAM技术的研究和发展。“九五”期间国家科委又颁发了《1995～2000年我国 CAD/CAM应用工程发展纲要》,将推广和应用 CAD/CAM技术作为改造传统企业的重要战略措施。有些小企业由于经济实力不足、技术人才缺乏,CAD/CAM技术还不能够完全应用到生产实践中。国内研发的CAD/CAM软件在包装和功能上与发达国家还存在差距,市场份额小。 (2)应用范围窄、层次浅CAD/CAM技术在企业中的应用在CAD方面主要包括二维绘图、三维造型、装配造型、有限元分析和优化设计等。其中CAD二维绘图