电工电子实验报告(多功能数字计时器设计)
电工电子实验报告(多功能数字计时器设计)
2
———————————————————————————————— 作者： ———————————————————————————————— 日期： 3
电工电子 综合实验报告
题目：多功能数字计时器设计
姓名： 学号: 班级： 院系： 专业： 4
目录 1. 电路功能设计要求介绍 2. 电路原理简介 3. 单元电路设计 3.1 脉冲发生电路 3.2 计时电路 3.3 译码显示电路 3.4 清零电路 3.5 校分电路 3.6 仿电台报时电路 4.总电路图 5.电路调试和改进意见 6.实验中遇到的问题、出现原因及解决方法 7.实验体会 8.附录 8.1 元件清单 8.2 芯片引脚图和功能表 9.参考文献
1.电路功能设计要求 5
1、设计制作一个0分00秒～9分59秒的多功能计时器,设计要求如下： 1）设计一个脉冲发生电路，为计时器提供秒脉冲（1HZ），为报时电路提供驱动蜂鸣器的高低脉冲信号（1KHZ、2KHZ）； 2）设计计时电路：完成0分00秒～9分59秒的计时、译码、显示功能； 3）设计清零电路：具有开机自动清零功能，并且在任何时候，按动清零开关，可以对计时器进行手动清零。 4）设计校分电路：在任何时候，拨动校分开关，可进行快速校分。（校分隔秒） 5）设计报时电路：使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）； 6）系统级联。将以上电路进行级联完成计时器的所有功能。 7）可以增加数字计时器附加功能：定时、动态显示等。 2. 电路原理简介
数字计时器由计时电路、译码显示电路、脉冲发生电路、校分电路、清零电路和报时电路这几部分组成。其原理框图如下：
3. 单元电路设计 3.1 脉冲发生电路 6
振荡器是数字钟的核心。采用石英晶体构成振荡器电路，产生稳定的高频脉冲信号，作为数字钟的时间基准，再经过分频器输出标准秒脉冲（1HZ）。 分频器的功能主要有两个：一是产生标准秒脉冲（1HZ）。二是提供功能扩展电路所需驱动脉冲信号（1KHZ、2KHZ）。 采用晶体的固有频率为32768HZ=215HZ。 CC4060、74LS74 电路图如下所示： Q14
Q5
Q4
2
3.2 计时电路 CC4518（分位、秒个位）、74LS161（秒十位）
“o”“0”“1”“0”3.3 译码显示电路 译码器 CC4511 显示器 共阴LED七段字型数码管 7
3.4 清零电路 3.5 校分电路 3.6 仿电台报时电路 8
4.总电路图 2Q4Q5Q14
5.电路调试和改进意见 先接显示电路，显示电路接完，接入电源，当三个数码管都能正常显示8的时候说明接入正确。然后接显示电路，接入显示电路后，在电路中加入外接脉冲，每个位数都能正常计数，秒个位和分个位分别从0到9，秒十位是接在16进制芯片上，应显示0到E，但A到 9
E数码管不能显示，只有当进位电路接入之后，成为6进制电路，能显示0到5的数字。下面接脉冲发生电路，电路接入之后，无需外加脉冲，电路能自动计数。再接清零电路，当清零电路启动时，电路能自动清零。再接校分电路，接入后能控制分个位从0到9。最后接报时电路，电路接入后，启动能在规定的时间点上报时。 6.实验中遇到的问题、出现原因及解决方法 当计时电路接完之后，接入电源和脉冲，电路不能正确计时。检查后发现芯片的使能端没有接完整，经过查功能表，将使能端接入电路之后，电路能正常工作。 7.实验体会 初次做这个实验，我和搭档手足无措，一点头绪也没有，但是在老师的提示下按照原理图依次安装了显示器，译码器及计数器，并认真考虑了布线问题，接好了线，面包板上初步具有了模型。有了好的开始接下来就很顺利了，我们把原理图和各个部件的功能表弄懂记住，每天都按步骤做完了当天的任务，遇到问题时及时向同学和老师求助，最终用了三天时间很顺当的完成了实验。 本次试验使我将学到的书本知识应用于实践，加深了我对知识的理解，培养了我的动手能力，学会了与搭档共同讨论解决遇到的问题，分享问题被解决、实验完成的喜悦！ 8.附录 8.1 元件清单 名称 型号 数量 二入与非门 74LS00 1个 D触发器 74LS74 1个 四入与门 74LS21 2个 或门 74LS32 1个 四位二进制计数器 74LS161 1个 BCD码计数器 CD4518 1个 分频器 CD4060 1个 译码器（驱动共阴） CD4511 3个 非门 74LS04 1个
电容 10pF 1个
20pF 1个
电阻 1K 1/8w 15个
10K 1/8w 1个
22M 1/8w 1个
晶振 32768Hz 1个 蜂鸣器 1个 数码管 共阴极（5V） 3个 直流稳压电源 WYS 0-30V/2A*2 1台 剥线钳 1个 尖嘴钳 1个 万用表 1个 导线 若干
8.2 芯片引脚图和功能表 1）四位二进制计数器74LS161 引脚图 10
U2741LS61
CrCPABCDS0GND
~LDS1QdQcQbQaQccVcc
功能表 输 入 输 出 CP Cr LD 1S 0S D C B A DQ
CQ BQ
AQ
CCQ
清零 X 0 X X X X X X X 0 0 0 0 0 送数 ↑ 1 0 X X d c b a d c b a 0-1 2）双四位同步BCD码加法计数器CD4518
引脚图
U3CD45181CP1EN1Qa1Qb1Qc1Qd1CrVss2CP2EN2Qa2Qb2Qc2Qd2CrVdd 功能表 输入 输出 Cr CP EN DQ CQ BQ AQ
清零 1 X X 0 0 0 0 计数 0 ↑ 1 BCD码加法计数 保持 0 X 0 保持 计数 0 0 ↓ BCD码加法计数 保持 0 1 X 保持 3）译码器CD4511 引脚图
U4CD4511
BC~LI~BILEDAVss
e1d1c1b1a1g1f1Vdd
功能表 输 入 输 出 LT BI
LE D C B A g f e d c b a 字符
测灯 0 X X X X X X 1 1 1 1 1 1 1 8 灭零 1 0 X 0 0 0 0 0 0 0 0 0 0 0 消隐 锁存 1 1 1 X X X X 显示LE=0→1时数据
译 1 1 0 0 0 0 0 0 1 1 1 1 1 1 0 1 1 0 0 0 0 1 0 0 0 1 1 1 0 1 1 1 0 0 0 1 0 1 0 1 0 0 1 1 2 1 1 0 0 0 1 1 1 0 0 1 1 1 1 3 11
码 1 1 0 0 1 0 0 1 1 0 1 1 1 0 4 1 1 0 0 1 0 1 1 1 0 1 1 0 1 5 1 1 0 0 1 1 0 1 1 1 1 1 0 0 6 1 1 0 0 1 1 1 0 0 0 1 1 1 1 7 1 1 0 1 0 0 0 1 1 1 1 1 1 1 8 1 1 0 1 0 0 1 1 1 0 1 1 1 1 9 4）与非门74LS00 引脚图
功能表
A B Y=非（AB） 0 0 1 0 1 1 1 0 1 1 1 0 5）与门74LS21 引脚图
功能表
A B Y=AB 0 0 0 0 1 0 1 0 0 1 1 1
6）非门74LS04 引脚图 12
功能表
A Y=非A 0 1 1 0
7）或门74LS32 引脚图
功能表
A B Y=A+B 0 0 0 0 1 1 1 0 1 1 1 1
9.参考文献 [1] 马鑫金编.电子技术实验指导书.南京：南京理工大学，2006年 [2] 蒋立平编著.数字电路.南京：南京理工大学翻印 [3] 李银华等编著.电子线路设计指导.北京：北京航空航天大学出版社，2005年 [4] 王建新，姜萍编著.电子线路实践教程.北京：科学出版社，2003年 [5] 王俊峰，安家文，吕宽州等编著.电工与电子技术实验教程，2006年
多功能电子时钟数字系统课程设计设计实验报告
多功能电子时钟数字系统课程设计设计实验报告数字系统课程设计设计实验报告———多功能电子时钟目录一、电子时钟的功能及工作介绍 01、本设计电子时钟具有的功能 02、本设计电子时钟工作介绍 0二、设计思路 0三、各模块具体介绍 (1)计数器模块： (1)控制模块： (3)四、仿真 (6)五、实验成果 (6)六、实验总结和感想 (6)1、实验错误排查和解决 (6)2、实验感想 (7)七、各模块代码 (8)1、计数器模块 (8)2、控制模块 (20)一、电子时钟的功能及工作介绍1、本设计电子时钟具有的功能1）具有显示时、分、秒的功能，能准确显示时间2）能够手动设置时间3）具有闹钟功能，可以设置闹钟的时间，然后再实际时间与设定时间相等是闹钟响，并有闹钟开关，可控制其是否响4）具有秒表功能，可以累计计时2、本设计电子时钟工作介绍此电子时钟开机后即会显示时间，其中后两位数码管显示秒，前两位数码管显示分，还可以通过拨盘开关S1来使得前两位数码管显示小时。
（开机后，按下按键1一次，会继续显示时间。
）此后，每按下按键1一次，会显示设置小时界面，按下按键1两次会显示设置分钟界面，按下按键1三次会显示闹钟设置小时界面，按下按键1四次会显示闹钟设置分钟界面，按下按键1五次会显示秒表界面。
而在每一个界面，按下按键2相应的位会开始跳动，在按下按键2时，跳动停止，此时按下按键3，即确认键，则会返回时间显示状态。
二、设计思路设计一个电子时钟，必然要用到计时器，而需要设置时间和闹钟，又需要控制器来控制系统所处的状态。
我们采用外部一个按键来切换系统的状态，用另一个按键来调整时间和启动秒表，再有一个按键来确认操作，并返回显示状态，继续等待命令。
在控制器中，需要接受外部信号，并给出信号给计时器，使其做出相应的动作。
多功能数字钟的设计报告
多功能数字钟旳设计报告目录1．实验目旳 (2)2．实验题目描述和规定 (2)3．设计报告内容 (2)3.1实验名称 (2)3.2实验目旳 (2)3.3实验器材及重要器件 (2)3.4数字钟基本原理和电路设计 (3)3.5数字电子钟单元电路设计、参数计算和器件选择..............................3-8 3.6数字电子钟电路图 (9)3.7数字电子钟旳组装与调试 (9)4．实验结论 (9)5．实验心得 (10)参照文献 (10)1．实验目旳※掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统旳设计、安装、测试措施；※进一步巩固所学旳理论知识，提高运用所学知识分析和解决实际问题旳能力；※提高电路布局﹑布线及检查和排除故障旳能力；※培养书写综合实验报告旳能力。
2. 实验题目描述和规定1、基本规定（1）能进行正常旳时，分，秒计时旳功能，分别由6个数码管显示24小时、60分钟、60秒钟旳计数显示。
（2）、具有清零功能。
（3）、具有开、关功能。
2、发挥部分（1）能实现“校时”“校分”功能：当按下“SA”“校时”键时，计时器迅速递增，并按24小时循环，计满23小时后返回00；按下“SB”“校分”键时，计分器迅速递增，并按60分钟循环，计满59分钟后返回00；但不向“时”进位。
（2）能运用扬声器做整点报时：整点自动报时。
（参照：在离整点10s内，便自动发出鸣叫声，步长1s，每隔1s鸣叫一次，前四响是低音，最后一响为高音，最后一响结束为整点，报时频率可定为1KHz。
）能进行整点报时：当计时达到59分50秒后，每隔2秒钟发出一次低音“嘟”信号(其声音频率为500HZ)，持续5次达到整点，发出一次高音“嘀”信号(其声音频率为1000HZ)3、对电路进行逻辑功能仿真。
3．设计报告内容3.1实验名称: 数字电子钟3.2实验目旳·掌握数字电子钟旳设计、组装与调试措施；·熟悉集成电路旳使用措施。
电工电子综合实验2实验报告
电工电子综合实验报告题目：多功能数字计时器设计指导：电子技术中心完成时间：2013.09.06目录1. 电路功能设计要求介绍……………………………………………2. 电路原理简介……………………………………………………3. 单元电路设计……………………………………………………3.1 脉冲发生电路…………………………………………………3.2 计时电路……………………………………………………3.3 译码显示电路…………………………………………………3.4 清零电路……………………………………………………3.5 校分电路……………………………………………………3.6 仿电台报时电路………………………………………………4.总电路图…………………………………………………………5.电路调试和改进意见………………………………………………6.实验中遇到的问题、出现原因及解决方法……………………………7.实验体会…………………………………………………………8.附录……………………………………………………………8.1 元件清单……………………………………………………8.2 芯片引脚图和功能表……………………………………………9.参考文献…………………………………………………………1.电路功能设计要求介绍设计制作一个0分00秒～9分59秒的多功能计时器,设计要求如下：1)设计一个脉冲发生电路，为计时器提供秒脉冲（1HZ），为报时电路提供驱动蜂鸣器的高低脉冲信号（1KHZ、2KHZ）；2)设计计时电路：完成0分00秒～9分59秒的计时、译码、显示功能；3)设计清零电路：具有开机自动清零功能，并且在任何时候，按动清零开关，可以对计时器进行手动清零。
4)设计校分电路：在任何时候，拨动校分开关，可进行快速校分。
（校分隔秒）5)设计报时电路：使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）；6)系统级联。
(整理)多功能数字钟设计EDA实验报告
EDA (Ⅱ)实验报告多功能数字钟的设计0710200247 zh2010-5-25摘要:本实验是设计一个多功能数字钟。
根据实验要求设计了基本的二十四小时计时和整点报时电路，并且数码管部分采用了动态显示。
同时根据提高部分要求，将一小时秒表的功能集成到了数字钟里。
实验过程采用自顶向下的设计思想，大量采用了模块操作。
Summary:The purpose of the EDA experiment is to design a multi-funtiondigital clock. It's according to the experiment request that the Ihave designed a 24 hours clock with the function telling time at alittle bit whole,and figurestube part adopt the dynamic statemanifestation.In the mean time to satisty the exalation of thecapability ,a stop-watch mold piece is integrated in the digitalclock.The thought of getting down from crest instructs the experimentprocess,whose feature is the adoption of the mold pieces.关键词：数字钟动态显示模块秒表Key words：Digital clock dymanic state manifestation mold pieces stop-watch目录摘要 1 正文 3设计要求说明 3方案论证 3各子模块原理图 4调试及仿真15编程下载17总结18总结部分18遇到问题及解决方法18实验体会18参考文献19正文：1、【设计要求说明】：设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能：1、能进行正常的时、分、秒计时功能；2、分别由六个数码管显示时分秒的计时；3、K1是系统的清零开关（K1=1正常工作，K1=0时钟的分、秒全清零）；4、K2是计时/闹钟的校时开关（K2=0正常工作，K2=1时可以快速校分）；5、K3是计时/闹钟的校分开关（K3=0正常工作，K3=1时可以快速校分）；6、K4是系统的使能开关（K4=1正常工作，K4=0时钟保持不变）；7、定时闹表功能；8、K5是闹钟/计时显示切换开关（K5=0时显示计时，K5=1时显示闹钟定时时间）；9、K6是闹钟使能开关（K6=1 闹钟正常工作，K6=0屏蔽闹钟功能）10、使时钟具有整点报时功能（当时钟计到59’53”时开始报时，在59’53”,59’55”,59’57”时报时频率为500Hz,59’59”时报时频率为1KHz, ）；2、【方案论证（整体电路的工作原理）】：数字钟系统可以分为以下几大模块：脉冲发生电路模块，基本计时模块，动态译码显示模块，校分电路模块，报时电路模块，清零电路模块。
数字电子计时器实训报告
一、实训目的1. 掌握数字电子计时器的基本原理和设计方法；2. 熟悉数字电路中常用元器件的性能和应用；3. 提高动手实践能力，培养团队协作精神。
二、实训环境1. 实训设备：数字电路实验箱、示波器、信号发生器、万用表等；2. 实训软件：Proteus仿真软件、Keil编译器等；3. 实训时间：2周。
三、实训原理1. 数字电子计时器主要由时钟信号源、计数器、译码显示电路等组成；2. 时钟信号源提供稳定、精确的时钟信号，通常采用石英晶体振荡器；3. 计数器对时钟信号进行计数，实现计时功能；4. 译码显示电路将计数器的输出信号转换为可显示的数字，通常采用LED数码管或LCD液晶显示屏。
四、实训过程1. 设计与仿真（1）根据设计要求，确定计时器的工作原理和电路结构；（2）在Proteus仿真软件中搭建电路，包括时钟信号源、计数器、译码显示电路等；（3）对电路进行仿真测试，确保电路功能正常。
2. 电路搭建与调试（1）根据仿真电路，在数字电路实验箱上搭建实际电路；（2）连接电源，检查电路连接是否正确；（3）使用示波器观察时钟信号，确保时钟信号稳定；（4）使用万用表测量计数器输出，检查计数器是否正常工作；（5）调整电路参数，确保译码显示电路显示正确。
3. 功能测试与优化（1）按设计要求进行功能测试，包括计时、清零、复位等功能；（2）检查计时精度，确保计时器准确计时；（3）优化电路，提高计时器的稳定性和可靠性。
五、实训结果1. 成功搭建数字电子计时器电路，实现计时功能；2. 计时器计时精度较高，满足设计要求；3. 电路稳定可靠，抗干扰能力强。
六、实训总结1. 通过本次实训，掌握了数字电子计时器的基本原理和设计方法；2. 熟悉了数字电路中常用元器件的性能和应用；3. 提高了动手实践能力，培养了团队协作精神；4. 发现了在设计过程中存在的问题，并进行了优化，提高了电路性能。
本次实训使我对数字电子计时器有了更深入的了解，为今后从事相关领域的工作奠定了基础。
(数电)多功能数字钟—设计报告
1、设计内容及要求：①基本功能：以数字形式显示时、分、秒的时间，小时计数器的计时要求为24进制，并要求手动快校时、校分。
②扩展功能：整点报时。
2、系统设计原理：系统要求：数字电子钟由555集成芯片构成的振荡电路、计数器、译码器、显示器和校时电路组成。
555集成芯片构成的振荡电路产生的信号作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。
在功能方面，对于本次综合设计，还要求有校时与整点报时功能。
方案设计：图1. 数字钟电路框图电子钟的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。
因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。
主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。
系统工作原理：秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，用555振荡器来实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态用七段显示译码器译码，通过七段显示器显示出来。
校时电路时用来对“时”、“分”显示数字进行校对调整。
3.单元电路的设计：3.1、基于555电路的秒脉冲发生器的设计3.1.1用555芯片设计一个多谐振荡器，输出方波用作计数器。
脉冲频率公式：f=1／（R1+2R2）C㏑2选择R1=1K，R2=5K，RV1=2K，C=100nF，形成电路图如图所示：图2. 555振荡器电路图仿真波形如图所示图3. 555脉冲仿真波形图555振荡器输出f=1000HZ，通过分频得出1HZ的脉冲，此脉冲当做秒时针脉冲。
电子综合设计多功能数字钟报告
电子综合设计多功能数字钟报告报告内容如下：一、设计目的和原理多功能数字钟是一种能够显示时间，并具有闹钟、计时、倒计时等功能的电子设备。
本设计的目的是通过FPGA实现一个多功能数字钟的功能，以实现时间的显示和闹钟的设置功能。
二、设计方案和实现1.硬件设计方案：本设计使用FPGA作为主控芯片，使用七段数码管作为显示器，通过与FPGA的IO口连接来实现时间的显示功能。
同时，使用按键作为输入进行功能的选择和设置。
2.硬件连接：将FPGA的IO口连接到七段数码管的控制端，通过IO口输出相应的数字信号来控制数码管的亮灭。
将按键连接到FPGA的IO口，通过IO口输入按键的信号。
此外，还需要连接一个晶振电路来提供时钟信号。
3.软件设计方案：本设计使用VHDL语言进行程序设计，通过状态机来实现多功能数字钟的功能。
具体实现包括时间的显示、闹钟的设置和启动、计时和倒计时功能的实现。
通过按键的输入来切换不同的状态，实现不同功能的切换和设置。
4.软件实现具体步骤：(1)定义状态机的状态，包括时间显示、闹钟设置、计时和倒计时等状态。
(2)在时间显示状态下，通过FPGA的IO口输出相应的数字信号来控制七段数码管的亮灭，实现时间的显示。
(3)在闹钟设置状态下，通过按键的输入来设置闹钟时间，并将设置好的时间保存在寄存器中。
(4)在计时和倒计时状态下，通过按键的输入来实现计时和倒计时功能，并通过七段数码管的显示来实时显示计时和倒计时的时间。
以下为本设计的完整程序代码：```vhdl--时钟频率--定义状态signal state : state_type;--定义时钟、按键和数码管信号signal clk : std_logic;signal key : std_logic_vector(1 downto 0);signal seg : std_logic_vector(6 downto 0);--闹钟时间寄存器signal alarm_hour_reg : std_logic_vector(5 downto 0);signal alarm_min_reg : std_logic_vector(5 downto 0);--计时和倒计时寄存器signal count_up_reg : std_logic_vector(23 downto 0); signal count_down_reg : std_logic_vector(23 downto 0); signal count_down_flag : std_logic := '0';beginclock : processbeginwhile true loopclk <= '0';wait for 10 ns;clk <= '1';wait for 10 ns;end loop;end process;key_scan : process(clk)beginif rising_edge(clk) thenkey <= key_scan_func; -- 按键扫描函数end if;end process;fsm : process(clk, key)beginif rising_edge(clk) thencase state isif key = "10" then -- 第一个按键按下state <= set_alarm;elsif key = "01" then -- 第二个按键按下state <= count_up;end if;when set_alarm =>seg <= set_alarm_func; -- 闹钟设置函数if key = "00" then -- 两个按键同时按下elsif key = "01" then -- 第一个按键按下state <= count_up;end if;when count_up =>seg <= count_up_func; -- 计时函数if key = "00" then -- 两个按键同时按下elsif key = "10" then -- 第二个按键按下state <= count_down;count_down_flag <= '1';end if;when count_down =>seg <= count_down_func; -- 倒计时函数if key = "00" then -- 两个按键同时按下count_down_flag <= '0';elsif key = "01" then -- 第一个按键按下state <= count_up;count_down_flag <= '0';end if;end case;end if;end process;--数码管信号和显示模块的连接display : entity work.seg_displayport mapclk => clk,seg => segend architecture;```四、总结与展望通过FPGA实现多功能数字钟的设计，在硬件和软件的配合下，实现了时间的显示和闹钟的设置功能。
数电实验——多功能数字钟
大连理工大学本科实验报告题目：多功能数字钟课程名称：《数字电路课程设计》学院（系）：电子信息与电气工程学部专业：自动化班级：电自0801学生姓名：学号：200881142完成日期：2011年7月20日成绩：2011 年7 月20 日题目：多功能数字钟1 设计要求(1)一个具有“时”，“分”，“秒”的十进制数字显示（小时从00～23）计时器。
(2)具有手动校时，校分的功能。
(3)定时与闹钟功能，能在设定的时间发出闹铃声(4)能整点报时。
要求从59分54秒起报时，每隔2秒发出低音，，连续3次，在整点要求是高音。
2 设计分析及系统方案设计系统总体结果系统设计要求说明：（1）该秒表用模24、模60计数器实现24小时计时（2）在调节闹钟时不影响数字钟的正常走表；（3）在调节闹钟时要通过数码管显示出；3系统以及模块硬件电路设计根据上述给出的系统总体结构框图，给出系统硬件电路设计，并作必要的说明和理论计算。
由于“数字电路课程设计”课程采用实验箱完成，没有学时涉及有关FPGA芯片的使用，因此有关FPGA芯片的部分可以用“FPGA最小系统”模块框代替。
其余接口部分（按键，LED以及数码管，各种接口等需要设计电路以及参数）。
下载时选择的开发系统模式以及管脚定义表1 GW48-CK开发系统工作模式：模式0接口名称类型(输入/输出)结构图上的信号名引脚号说明en 输入PIO7 16 手动校时（1-调时，0-走表）th 输入PIO6 11 调时按键（en=1，或en1=1调时）en1 输入PIO5 10 闹钟设定（1-调时，0-不走）tm 输入PIO4 9 调分按键（en=1或en1=1，才可调分）alarmstop 输入PIO3 8 闹铃控制端clk 输入CLOCK1 42 系统走表时钟（f=1Hz）clk1 输入CLOCK0 2 闹钟与整点报时时钟（f=256Hz）clk2 输入CLOCK5 83 整点报时时钟时钟（f=1024Hz）qhh 输出PIO47-PIO44 79、78、73、72 输出小时的高位qlh 输出PIO43-PIO40 71、70、67、66 输出小时的低位qhm 输出PIO39-PIO36 65、64、62、61 输出分钟的高位qlm 输出PIO35-PIO32 60、59、58、54 输出分钟的低位qhs 输出PIO31-PIO28 53、52、51、50 输出秒的高位qls 输出PIO27-PIO24 49、48、47、39 输出秒的低位speaker 输出SPEAKER 3 输出蜂鸣器的时钟4 系统的VHDL设计系统的各个部分如何用VHDL设计出来的应该有说明，包括论述以及真值表或者状态图等。
多功能数字钟实验报告
《多功能数字钟电路的设计、制作》课程设计报告班级：(兴) 2008级自动化姓名：胡荣学号：23指导教师：刘勇2010年11月13日目录一、设计目的．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1二、设计内容及要求．．．．．．．．．．．．．．．．．．．．．．．．．．．1三、总设计原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1四、主要元件及设备．．．．．．．．．．．．．．．．．．．．．．．．．．．2五、单元电路的设计．．．．．．．．．．．．．．．．．．．．．．．．．．．51、数字电子计时器组成原理．．．．．．．．．．．．．．．．．52、用74LS160实现12进制计数器．．．．．．．．．．．．．．63、校时电路．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．74、时基电路设计．．．．．．．．．．．．．．．．．．．．．．．．．．．8六、设计总电路图．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8七、设计结果及其分析．．．．．．．．．．．．．．．．．．．．．．．．．8八、设计过程中的问题及解决方案．．．．．．．．．．．．．．．9九、心得体会．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．9十、附录．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10多功能数字钟电路设计一、设计目的通过课程设计要实现以下两个目标：一、初步掌握电子线路的设计、组装及调试方法。
即根据设计要求，查阅文献资料，收集、分析类似电路的性能，并通过组装调试等实践活动，使电路达到性能要求；二、课程设计为后续的毕业设计打好基础。
毕业设计是系统的工程设计实践，而课程设计的着眼点是让我们开始从理论学习的轨道上逐渐引向实际方面，运用已学过的分析和设计电路的理论知识，逐步掌握工程设计的步骤和方法，同时，课程设计报告的书写，为今后从事技术工作撰写科技报告和技术资料打下基础。
电子电路课程设计报告多功能数字钟
湖南工程学院课程设计课程名称数字电路技术课题名称多功能数字钟专业电气工程及其自动化班级学号姓名指导教师2011 年10 月21 日目录一、设计要求内容与要求二、设计总体思路，基本原理和框图三、单元电路设计四、仿真结果五、实验调试六、总结与体会七、整机原理图二、设计总体思路，基本原理和框图本次课程设计依据数字钟应具有时、校时两大主要功能，可知该电路必须有如下几部分组成，信号发生器、计数器、译码器、显示器。
然而其中信号发生器是秒、分、时所共有的，秒、分、时又分别拥有自己的计数器、译码器和显示器。
其中秒、分、时相互之间的关系又各不相同，从秒到分与从分到时都是六十进一，而小时则是逢24则归零，故需分开设计。
秒、分、时之间还涉及到进位的设计。
基本原理：信号发生器产生频率为1HZ的信号送往秒计时器，开始计时，通过进位一次让分、时计时器计时，再将其分别译码，最后显示出来，当其中还要有附加电路校时。
数字时钟原理框图如下三、单元电路设计1.信号发生器在本次课程设计中采用了有CB555定时器设计的一个多振荡器，当然也可以采用石英晶体多振荡器。
多振荡器是一种自激振荡器，在接通电源以后，不需要外加触发信号，便能自动产生就行脉冲。
由CB555的特性参数，可知当电源5V时，在100没mA的输出电流下输出电压为3.3V，故取Vcc为5V可以满足脉冲幅度的需求。
当参数如下时，周期T=（R1+2R2）Cln2=1。
这时刚好满足一秒钟的信号要求。
图 1图 2 555芯片2.计数电路74610是中规模集成的同步十进制加法器简单的介绍就是当Rˊ、LDˊ、EP、ET接入高电平是，74610计数器开始计数，即当接收到时钟信号为上升沿时，记一次时。
从0000开始状态开始计时，直到输入第九个技术脉冲为止，此时为1001状态，再返回0000状态。
当R D ˊ端=0时所有触发器将同时被置零，且该操作不受其他输入端状态的影响。
4位同步二进制计数器74160的功能表图 4数字钟的计数电路是由两个60进制计算器与一个24进制计数器电路实现，数字钟的计数电路的设计可以使用反馈清零法，当计数器正常工作时反馈电路不工作，只有当脉冲信号来临时才产生计数电路清零，实现相应模块的循环计数。