数字电路译码器实验报告
实验4组合逻辑器件的应用(I)-译码器及其应用—74LS138、74LS148
3 实验设备与器件
3 实验设备与器件
KHM-2B型模拟实验装置
4 实验内容及步 骤
4 实验内容及步骤
实验项目
74LS138译码器逻辑功能测试； 用74LS138构成时序脉冲分配器； 用两片74LS138构成一个4-16线译码器（两组结合）； 74LS148优先编码器的逻辑功能测试。 数码显示小实验。
掌握用集成译码器、编码器组合逻辑电路的
方法；
熟悉数码管的使用。
2 实验原理
2 实验原理
译码器
一个多输入、多输出的组合逻辑电路；
作用：“翻译”；
用途：1. 代码转换 2. 终端数字显示 3. 数据分配
4. 存储器寻址 5. 组合控制信号；
分类：通用译码器和显示译码器，通用译码器又有变 量译码器、代码变换译码器。
4 实验内容及步骤
5 实验报告要求
5 实验报告要求
复习有关译码器和分配器的原理； 用译码器、优先译码器对实验内容中各函数式进行
预设计。
认真仔细、整洁干净、内容充实、数据准确
下次实验内容：组合逻辑电路的应用-74LS151/153
谢谢！
2 实验原理
74LS138组合4/16译码器
如图，问第一片和第二片分别负责哪些状态？
2 实验原理
8-3线优先编码器-74LS148
74LS148的逻辑图和引脚图
真值表
2 实验原理
数码显示译码器
LED数码管
（a）共阴 （b）共阳
2 实验原理
数码显示译码器
BCD码七段译码驱动器
引脚图
Z A B C A B C A BC ABC
Y0 A2 A1 A0 Y1 A2 A1 A0 Y2 A2 A1 A0 Y3 A2 A1 A0
十六进制7段数码显示译码器设计实验报告
实验名称：十六进制7段数码显示译码器设计实验目的：1．设计七段显示译码器2．学习Verilog HDL文本文件进行逻辑设计输入；3．学习设计仿真工具的使用方法；工作原理：7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。
例如6-18作为7段译码器，输出信号LED7S 的7位分别接图6-17数码管的7个段，高位在左，低位在右。
例如当LED7S输出为“1101101”时，数码管的7个段g,f,e,d,c,b,a分别接1,1,0,1,1,0,1；接有高电平的段发亮，于是数码管显示“5”。
注意，这里没有考虑表示小数点的发光管，如果要考虑，需要增加段h，例6-18中的LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)应改为…(7 DOWNTO 0)。
实验内容1：将设计好的VHDL译码器程序在Quartus II上进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。
实验步骤：步骤1：新建一个文件夹击打开vhdl文件；步骤2:编写源程序并保存步骤3：新建一个工程及进行工程设置步骤4：调试程序至无误；步骤5：接着新建一个VECTOR WAVEFOM文件及展出仿真波形设置步骤6：输入数据并输出结果（时序仿真图）步骤7：设置好这个模式步骤8：生成RTL原理图步骤9：引脚锁定及源代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DECL7S ISPORT(A :IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END;ARCHITECTURE one OF DECL7S ISBEGINPROCESS(A)BEGINCASE A ISWHEN"0000"=> LED7S<="0111111";WHEN"0001"=> LED7S<="0000110";WHEN"0010"=> LED7S<="1011011";WHEN"0011"=> LED7S<="1001111";WHEN"0100"=> LED7S<="1100110";WHEN"0101"=> LED7S<="1101101";WHEN"0110"=> LED7S<="1111101";WHEN"0111"=> LED7S<="0000111";WHEN"1000"=> LED7S<="1111111";WHEN"1001"=> LED7S<="1101111";WHEN"1010"=> LED7S<="1110111";WHEN"1011"=> LED7S<="1111100";WHEN"1100"=> LED7S<="0111001";WHEN"1101"=> LED7S<="1011110";WHEN"1110"=> LED7S<="1111001";WHEN"1111"=> LED7S<="1110001";WHEN OTHERS =>NULL;END CASE;END PROCESS;END;实验内容二：1、硬件测试。
数字电子技术实验报告2
实验成绩实验日期指导教师批阅日期实验名称编码译码与显示1、实验目的掌握编码器、译码器与显示器的工作原理、测试方法以及应用。
2、实验原理编码器、译码器是数字系统中常用的逻辑部件，而且是一种组合逻辑电路。
1.编码器把状态或指令等转换为与其对应的二进制代码叫编码，例如可以用四位二进制所组成的编码表示十进制数0~9，把十进制数的0编成二进制数码0000，把十进制数的5编成二进制数码0101等。
完成编码工作的电路.通称为编码器。
2.译码器译码是编码的逆过程。
译码器的作用是将输入代码的原意“翻译”出来。
译码器的种类较多，如:最小项译码器(3线/8线、4线/16线译码器等)b、七段字形译码器等。
七段字形译码器，其作用是将输入的四位BCD码D、C、B、A翻译成与其对应的七段字形输出信号，用于显示字形。
常用的七段字形译码器有TTL的:T338(OC输出)，74LS48、74LS248(内部带有上拉电阻)CMOS的:CD4511、MC14543、MC14547等。
3.显示器(1)发光二极管(LED)。
把电能转换成可见光(光能)的一种特殊半导体器件，其构造与普通PN 结二极管相同。
(2)LED显示器。
用LED构成数字显示器件时，需将若干个LED按照数字显示的要求集成- -个图案，就构成LED显示器(俗称“数码管”)。
3、实验步骤(1)按图连线，按表顺序给8线/3线优先编码器CD4532的信号输入端送入相应电平，将结果填入表中，与CD4532的功能表相对照，检查是否符合优先顺序以及编码结果是否正确。
注意:输入由逻辑开关给定。
输出连接逻辑电平指示。
(2)根据CD4532和CD4511的管脚图和功能表，自行设计连线，将编码器CD4532的输出端接到译码器CD4511的数据输入端，将CD4511的输出接七段显示数码管。
检查编码器与数字显示是否一致，若不一致，分析原因，检查故障并排除之，将结果填表。
(3)将十进制计数器/脉冲分配器CD4017接成八进制，用单次脉冲或1Hz脉冲信号检查CD4017的逻辑功能是否正常。
实验四编码器,译码器,数码管(定稿)
实验四编码器、译码器、数码管一、实验目的1．掌握编码器、译码器和七段数码管的工作原理和特点。
2．熟悉常用编码器、译码器、七段数码管的逻辑功能和他们的典型应用。
3. 熟悉“数字拨码器”（即“拨码开关”）的使用。
二、实验器材1. 数字实验箱 1台2. 集成电路：74LS139、 74LS248、 74LS145、 74LS147、 74LS148 各1片74LS138 2片3. 电阻： 200Ω 14个4. 七段显示数码管：LTS—547RF 1个三、预习要求1．复习编码器、译码器和七段数码管的工作原理和设计方法。
2. 熟悉实验中所用编码器、译码器、七段数码管集成电路的管脚排列和逻辑功能。
3. 画好实验用逻辑表。
四、实验原理和电路按照逻辑功能的不同特点，常把数字电路分成两大类：一类叫做组合逻辑电路，另一类叫做时序逻辑电路。
组合逻辑电路在任何时刻其输出信号的稳态值，仅决定于该时刻各个输人端信号的取值组合。
在这种电路中，输入信号作用以前电路的状态对输出信号无影响。
通常，组合逻辑电路由门电路组成。
（一）组合逻辑电路的分析方法：a．根据逻辑图，逐级写出函数表达式。
b．进行化简：用公式法或图形法进行化简、归纳。
必要时，画出真值表分析逻辑功能。
（二）组合逻辑电路的设计方法：从给定逻辑要求出发，求出逻辑图。
一般分以下四步进行。
a．分析要求：将问题分析清楚，理清哪些是输入变量，哪些是输出函数。
进行逻辑变量定义（即定义字母A、B、C、D ……所代表的具体事物）。
b. 根据要求的输入、输出关系，列出真值表。
c. 进行化简：变量比较少时，用图形法；变量多时，可用公式法化简。
化简后，得出逻辑式。
d. 画逻辑图：按逻辑式画出逻辑图。
进行上述四步工作，设计已基本完成，但还需选择元件——数字集成电路，进行实验论证。
值得注意的是，这些步骤的顺序并不是固定不变的，实际设计时，应根据具体情况和问题难易程度进行取舍。
（三）常用组合逻辑电路：1．编码器编码器是一种常用的组合逻辑电路，用于实现编码操作。
编码器、译码器的功能测试及应用
学生实验报告学院：课程名称：数字电路实验与设计专业班级：姓名：学号：学生实验报告(一)学生姓名学号同组人: 实验项目编码器、译码器的功能测试及应用■必修□选修□演示性实验■验证性实验□操作性实验□综合性实验实验地点W105 实验仪器台号指导教师实验日期及节次一、实验综述1. 实验目的：（1）了解编码器、译码器和数码管的管脚排列和管脚功能。
（2）掌握编码器、译码器和数码管的性能和使用方法。
2. 实验所用仪器及元器件：（1）示波器、信号源、万用表、数字实验箱和电脑。
（2）集成电路TTL74LS147、TTL74LS148、TTL74LS47、TTL74LS04、电阻和电位器等。
3. 实验原理：（1） 10- 4线优先编码器74HC14774HC147外引线排列如图1所示，逻辑符号如图2所示。
图1 74HC147外引脚排列图图2 74HC147逻辑符号如图74HC147有9路输入信号，4位BCD码输出，因输出端带圈，所以输入输出均为低电平有效。
他将0—9十个十进制数编成4位BCD码，可把输入端的9路输入信号和隐含的不变信号按优先级进行编码，且优先级别高的排斥级别低的。
当输入端都无效时，隐含着对0路信号进行编码（输出采用反码输出）。
74HC147的功能见表1。
表1 10- 4线优先编码器74HC147输入输出I2I3I4I5I6I7I8I9I3Y2Y1Y0Y1H H H H H H H H H H H H H××××××××L L H H L×××××××L H L H H H××××××L H H H L L L×××××L H H H H L L H××××L H H H H H L H L×××L H H H H H H L H H××L H H H H H H H H L L×L H H H H H H H H H L HL H H H H H H H H H H H L （2） 8-3线优先编码器74LS14874LS148是8-3线优先编码器逻辑符号如图3，外引线排列如图4所示。
实验报告模板
成都航空职业技术学院《嵌入式系统概论》课程实验报告设计题目：带使能端的3—8译码器系别：航空电子系专业：电子信息工程班级：任课教师：学号：姓名：一：实验目的1、通过3—8译码器的设计，掌握组合逻辑电路的设计方法；2、掌握组合电路的静态测试方法；3、初步了解可编程器件设计的全过程；4、熟悉利用Quartus II开发数字电路的基本流程Quartus II软件的相关操作。
二：使用器材软件：Altera Quartus II 9.0 集成开发环境；硬件：实验箱。
三：实验原理在数字系统中，常常需要将某一信息（输入）变换为某一特定的代码（输出）。
把二进制码按一定的规律排列，例如8421码、格雷码等，使每组代码具有一特定的含义（代表某个数字或是控制信号）称为编码。
具有编码功能的逻辑电路称为编码器。
编码器有若干个输入，在某一时刻只有一个输入被转换为二进制码。
例如8线‐3线编码器和10线‐4线编码器分别有8输入、3位输出和10位输入、4位输出。
译码器是输入数码和输出数码之间的对应关系，也就是说，“输入码和输出码之间的对应表”这应该算是设计译码器的必须条件。
译码器常用来做码和码之间的转换器，也常被用于地址总线或用作电路的控制线。
四：实验步骤本实验内容是完成38译码器的设计，然后将3×8译码器的结果在实验箱上实现，并能正确仿真、显示，实验步骤如下：1.选择“开始”→“所有程序”→“Altera”→“Quartus II 9.0”→“Quartus II 9.0（32bit）”，启动软件。
2.选择“File”→“New Project Wizard”，出现“Introduction”页面，如图所示，该页面介绍所要完成的具体任务。
3.单击“Next”按钮，进入工程名称的设定、工作目录的选择。
4.在对话框中第一行选择工程路径；第二行输入工程名，第三行输入顶层文件的实体名（注意：工程名必须与顶层实体名相同，工程目录可以随意设置，但必须是英文的目录，工程名跟顶层实体名必须也是英文开头。
译码器及其应用
实验四译码器及其应用[实验目的]1、掌握中规模集成译码器的逻辑功能和使用方法。
2、熟悉数码管的使用，了解七段数码显示电路的工作原理。
[实验原理]译码管是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
1、变量译码器(又称二进制译码器)用以表示输入变量的状态，如2-4译码器、3-8译码器和4-16译码器。
若用n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
以3-8译码器74LS138为例进行分析，图4-4-1为其逻辑图及引脚排列。
其中A2、A1、A0为地址输入端，Y——0~Y——7为译码输出端，S1、S2、S3为使能端。
当S1=1，S——2+S——3=0时，器件处于正常译码状态地址码所指定的输出端有信号(为0)输出，其它所有输出端均无信号(全为1)输出。
当S1=0，S——2+S——3=X时，或S1=X，S——2+S——3=1时，译码器被禁止，所有输出同时为1。
图4-4-1 3-8译码器74LS138逻辑图及引脚排列表4-4-1为74LS138的功能表。
表4-4-1二进制译码器实际上也是负脉冲输出的脉冲分配器。
若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称又路分配器)，如图4-4-2所示。
若在S1输入端输入数据信息，S——2=S——3=0，地址码所对应的输出的S1数据信息的反码；若从S——2端输入数据信息，令S1=1、S——3=0，地址码所对应的输出就是S——2端数据信息的原码。
若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。
哈工大电路实验1实验报告
竭诚为您提供优质文档/双击可除哈工大电路实验1实验报告篇一：哈工大数字电路实验报告实验二数字逻辑电路与系统上机实验讲义实验二时序逻辑电路的设计与仿真课程名称：院系：班级：姓名：学号：教师：哈尔滨工业大学20XX年12月实验二时序逻辑电路的设计与仿真3.1实验要求本实验练习在maxplusII环境下时序逻辑电路的设计与仿真，共包括6个子实验，要求如下：3.2同步计数器实验3.2.1实验目的1.练习使用计数器设计简单的时序电路2.熟悉用mAxpLusII仿真时序电路的方法3.2.2实验预习要求1.预习教材《6-3计数器》2.了解本次实验的目的、电路设计要求3.2.3实验原理计数器是最基本、最常用的时序逻辑电路之一，有很多品种。
按计数后的输出数码来分，有二进制及bcD码等区别；按计数操作是否有公共外时钟控制来分，可分为异步及同步两类；此外，还有计数器的初始状态可否预置，计数长度（模）可否改变，以及可否双向等区别。
本实验用集成同步4位二进制加法计数器74Ls161设计n分频电路，使输出信号cpo的频率为输入时钟信号cp频率的1/n，其中n=(学号后两位mod3.2.4实验步骤1.打开mAxpLusII,新建一个原理图文件，命名为exp3_2.gdf。
2.按照实验要求设计电路，将电路原理图填入下表。
3.新建一个波形仿真文件，命名为exp3_2.scf，加入时钟输入信号cp及输出信号cpo，并点击mAxpLusII左侧工具条上的时钟按钮，将cp的波形设置为周期性方波。
4.运行仿真器得到输出信号cpo的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。
3.3时序电路分析实验3.3.1实验目的练习用mAxpLusII进行时序逻辑电路的分析。
3.3.2实验预习要求1.预习教材《6-3-1异步二进制计数器》2.了解本次实验的目的、电路分析要求3.3.3实验原理分析如下时序电路的功能，并判断给出的波形图是否正确。
数电实验报告北邮(3篇)
第1篇一、实验名称数字电路基础实验二、实验目的1. 熟悉数字电路的基本原理和组成。
2. 掌握常用数字电路元件（如逻辑门、触发器、计数器等）的功能和使用方法。
3. 培养动手能力和实验技能。
三、实验原理数字电路是由逻辑门、触发器、计数器等基本元件组成的。
逻辑门是数字电路的基本单元，用于实现基本的逻辑运算。
触发器是数字电路中的记忆单元，用于存储信息。
计数器是数字电路中的时序单元，用于实现计数功能。
四、实验仪器与设备1. 数字电路实验箱2. 万用表3. 导线4. 74LS00集成电路5. 74LS20集成电路五、实验内容1. 组合逻辑电路分析（1）搭建一个4输入与非门电路，输入端分别为A、B、C、D，输出端为Y。
（2）搭建一个2输入与非门电路，输入端分别为A、B，输出端为Y。
（3）搭建一个4输入与非门电路，输入端分别为A、B、C、D，输出端为Y。
要求输出Y为A、B、C、D的异或运算结果。
2. 触发器应用（1）搭建一个D触发器电路，输入端为D，输出端为Q。
（2）搭建一个JK触发器电路，输入端为J、K，输出端为Q。
（3）搭建一个计数器电路，使用D触发器实现一个4位二进制计数器。
3. 计数器应用（1）搭建一个十进制计数器电路，使用74LS90集成电路实现。
（2）搭建一个任意进制计数器电路，使用74LS90集成电路实现。
（3）搭建一个分频器电路，使用计数器实现。
六、实验步骤1. 根据实验原理和电路图，在实验箱上搭建实验电路。
2. 使用万用表测试电路的各个节点电压，确保电路连接正确。
3. 根据实验要求，输入不同的信号，观察输出结果。
4. 记录实验数据，分析实验结果。
七、实验结果与分析1. 组合逻辑电路分析（1）4输入与非门电路：当A、B、C、D都为0时，Y为1；否则，Y为0。
（2）2输入与非门电路：当A、B都为0时，Y为1；否则，Y为0。
（3）4输入与非门电路：当A、B、C、D中有奇数个1时，Y为1；否则，Y为0。
实验二编码器和译码器的应用
实验二编码器和译码器的应用一．实验目的：1.学会正确使用中规模集成组合逻辑电路。
掌握编码器、译码器、BCD七段译码器、数码显示器的工作原理和使用方法。
2.掌握译码器及其应用, 学会测试其逻辑功能。
二．实验仪器及器件：1. TPE—D6Ⅲ型数字电路实验箱 1台2.数字万用表 1块3.器件：74LS20 二4输入与非门 1片74LS04 六反相器 1片74LS147 10线—4线优先编码器 1片74LS138 3线—8线译码器 1片74LS139 双2线—4线译码器 1片74LS47 七段显示译码器 1片三．实验预习：1.复习编码器、译码器、BCD七段译码器、数码显示器的工作原理。
2.熟悉编码器74LS147及译码器74LS138、74LS139各引脚功能和使用方法，列出74LS138、74LS139的真值表，画出所要求的具体实验线路图。
四．实验原理：在数字系统中，常常需要将某一信息变换为特定的代码,有时又需要在一定的条件下将代码翻译出来作为控制信号，这分别由编码器和译码器来实现。
1.编码：用一定位数的二进制数来表示十进制数码、字母、符号等信息的过程。
编码器：实现编码功能的电路。
编码器功能：从m个输入中选中一个,编成一组n位二进制代码并行输出。
编码器特点：(1)多输入、多输出组合逻辑电路。
(2)在任何时候m个输入中只有一个输入端有效（高电平或低电平）对应有一组二进制代码输出。
编码器分类：二进制、二─十进制、优先编码器。
2.译码：是编码的反过程，是将给定的二进制代码翻译成编码时赋予的原意。
译码器：实现译码功能的电路。
译码器特点：(1)多输入、多输出组合逻辑电路。
(2)输入是以n位二进制代码形式出现，输出是与之对应的电位信息。
译码器分类：通用译码器：二进制、二─十进制译码器。
显示译码器：TTL共阴显示译码器（用高电平点燃共阴显示器）、TTL共阳显示译码器（用低电平点燃共阳显示器）、CMOS显示译码器。
译码器应用：用于代码的转换、终端的数字显示、数据分配、存贮器寻址组合信号控制等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路译码器实验报告
实验目的：通过实验，了解数字电路中译码器的原理和使用方法。
实验器材：数字电路实验箱、74LS138译码器、LED灯、开关。
实验原理：数字电路中，译码器是一种将输入信号转化为相应输出信号的电路。
它可将输入信号转换为对应的二进制代码，并输出到多个输出端口上。
通常，译码器用于将一个数字信号转换为另一个数字信号，用于控制逻辑电路的工作。
74LS138译码器是一种通用型译码器，在其中，通过三个输入端口来控制八个输出端口。
每一个输出端口上的输出信号都是一种互不相同的二进制数。
在使用中，只需要通过输入端口向译码器中输入一个信号即可控制相应的输出端口。
实验步骤：
2.按照实验箱的规定，将译码器的输入端口分别接入到开关上。
3.将译码器的输出信号分别接入到LED灯上，以进行输出信号的测试。
4.向开关中输入不同的信号，观察LED灯上的输出变化。
实验结果：通过实验，我们发现译码器在接入开关后能够将输入信号转化为对应的二进制代码，并输出到相应的输出端口上。
通过LED灯的输出，我们可以清晰的看到相应的二进制码，其输出结果与我们所预期的结果相符合。
实验结论：经过实验，我们深刻理解了数字电路中译码器的工作原理和使用方法。
译码器的作用在于将输入信号转化为相应的二进制信号，并使得逻辑电路能够正确的工作。
此次实验为我们深入理解数字电路的原理和应用提供了很好的机会，我们也将从中受益良多。