数字电子技术数字电子钟课程设计
数字电子技术数字电子钟课程 设计设计题目：数字电子钟 专业：电气化铁道 学号： 姓名： 指导教师： 设计时间： 设计技术参数 1 •时制式为24小时制。
2 •采用LED数码管显示时、分，秒采用数字显示
3 •具有方便的时间调校功能。
4•计时稳定度优于10-4,可精确校正计时精度。
5. 交流220V供电，但停电24小内要维持正常计时（停电可不显示时间）
6. 其它附加功能（显示星期、报时、停电查看时间）。 设计原理及其框图
1.数字钟的构成 附图SZZ-1数字钟的构成框图 数字钟是一个将“时”,“分”,“秒”显示于人的视觉器官的计时装置。它 的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和 一些显示星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电 路主要由译码显示器、“时”，“分”，“秒”，“星期”计数器、校时电路、报时电 路和振荡器组成。干电路系统由秒信号发生器、 “时、分、秒、星期”计数器、 译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的 时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实 现。将标准秒信号送入“秒计数器” ，“秒计数器”采用 60 进制计数器，每累计 60 秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。 “分计 数器”也采用 60进制计数器，每累计 60 分钟，发出一个“时脉冲”信号，该 信号将被送到“时计数器” 。“时计数器”采用 24进制计时器，可实现对一天 24 小时的累计。每累计 24小时，发出一个“星期脉冲”信号，该信号将被送到“星 期计数器”，“星期计数
器” 采用 7 进制计时器，可实现对一周 7 天的累计。译 码显示电路将“时” 、“分”、“秒”、“星期”计数器的输出状态送到七段显示译 码器译码，通过七位 LED 七段显示器显示出来。整点报时电路时根据计时系统 的输出状态产生一脉冲信
号，然后去触发一音频发生器实现报时。校时电路时 用来对“时”、“分”、“秒”、“星期”显示数字进行校对调整的。附图 SZZ-1 所 示为数字钟的一般构成框图。 1) 晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的 32768Hz 的
方波信号， 此外还有一校正电容可以对温度进行补偿，以提高频率准确度和稳定度，使稳 定度优于 10-4，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数 字显示的电子钟都使用了晶体振荡器电路。 2) 分频器电路
分频器电路将 32768Hz 的高频方波信号经 32768( 215 )次分频后得到 1Hz 的方波信号供秒计数器进行计数。分频器实际上也就是计数器。 3) 时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数
器、时个位 和时十位计数器及星期计数器电路构成，其中秒个位和秒十位计数器、分个位 和分十位计数器为 60 进制计数器，时个位和时十位计数器为 24 进制计数器， 星期计数器为 7 进制计数器。 4) 译码驱动电路
译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑状态， 并且为保证数码管正常工作提供足够的工作电流。 5) 数码管
数码管通常有发光二极管( LED )数码管和液晶( LCD )数码管，本设计 提供的为 LED 数码管。 6) 直流稳压电源 在电子电路中，通常都需要电压稳定的直流电源供电。它是由电源
变压器、 整流、滤波和稳压电路等四部分组成。 本设计采用的直流稳压电源， 输入为 220V 的交流电，输出为 5V 左右的稳定电压。 2．数字钟的工作原理
1) 晶体振荡器电路 晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确
及稳定。 附图 SZZ-2 所示电路通过 CMOS 非门构成的输出为方波的数字式晶体振荡电 路，这个电路中， CMOS 非门 U1 与晶体、电容和电阻构成晶体振荡器电路， U2 实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输 出反馈电阻 R1 为非门提供偏置，使电路工作于放大区域，即非门的功能近似于 一个高增益的反相放大器。电容 C1、C2 与晶体构成一个谐振型网络，完成对振 荡频率的控制功能，同时提供了一个 180度相移，从而和非门构成一个正反馈 网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而 保证了输出频率的稳定和准确 晶体XTAL的频率选为32768Hz。该元件专为数字钟电路而设计，其频率 较低，有利于减少分频器级数。其中 Ci的值取5~20 pF, C2为30pF。Ci作为 校正电容可以对温度进行补偿，以提高频率准确度和稳定度。 由于CMOS电路的输入阻抗极高，因此反馈电阻Ri可选为1M Q ~10M Q。 本设计中取10M Q。较高的反馈电阻有利于提高振荡频率的稳定性。 附图SZZ-2晶体振荡器电路 2) 分频器电路
因为，数字钟的晶体振荡器输出频率较高，为了得到1 Hz的秒信号输入， 需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一 般采用多级2进制计数器来实现。将32768Hz的振荡信号分频为1 Hz的分频倍 数为32768 (215)，即实现该分频功能的计数器相当于 15极2进制计数器。这里 用一个14级2进制计数器和一个1级2进制计数器。 2进制计数器我们采用 CMOS管CD4013B。CD4013B其实是一个双D型 触发器。
它是由两个相同的、独立的数据型触发器组成。每个触发器有独立的
数据、置位、复位、时钟输入和 Q和Q输出。在时钟脉冲正变化沿时预置在 D 输入的逻辑电平转换至 Q输出。时钟置位和复位是独立的，分别通过在置位或 复位线上高电平完成。附图 SZZ-3是CD4013B的管脚图。 14 | 13 | 12 11 1 1 10 | J 8 1 Vid Q2 /Q2 CP2 B2 D2 S2
P CD4013B
/Q1 CF1 RL D1 S1 VEE
1 1 1 1 r 1 1 3 4 5 7
附图SZZ-3 CD4013B的管脚图 本设计中采用CD4060来构成14级分频电路。附图 SZZ-4是CD406的 管脚图。CD4060在数字集成电路中可实现的分频次数最高，而且 CD4060还包
含振荡电路所需的非门，使用更为方便。 CD4060计数为14级2进制计数器， 可以将32768Hz的信号分频为2Hz，CD4060的时钟输入端两个串接的非门，因 此可以直接实现振荡和分频的功能。12号管脚R是复位清零端，高电平有效， （复位全部级）。在CPi（CP0）每个负变换计数器前进一个二进制数。从 3号 管脚出来的频率就是2Hz，当然从2号管脚出来的频率就是4Hz,依次类推。 16 15 14 13 12 11 10 9 I 1 1 1 丄 1 1
Vdd Q10 Q8 Q9 R CF1 /CFO CFO
J CD4060
Q13 Q14 Q6 Q5 Q7 1 1 1 1 f 1 2 3 4 5 7 8
附图SZZ-4是CD406的管脚图 有上面晶体振荡器电路和分频器电路的分析，我可以画出它们之间的连接 图，即是我们所需要的时钟脉冲 1Hz的产生电路。见附图数字电子钟整机图。 其中2Hz的信号我们可用于调校电路。 3）时间计数单元
时间计数单元有时计数、分计数、秒计数和星期计数等几个部分。时计数 单元一般为24进制计数器，其输出为两位 8421BCD码形式；分计数和秒计数 单元为60进制计数器，其输出也为 8421BCD码；星期计数单元为7进制计数 器，其输出也为两位8421BCD码形式。 一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用 数量，可选CD4518，附图SZZ-5为CD4518的管脚图。 16 1 15 | 14 13 12 | 11 | 10
丄 Vdd 2R 2Q4 2Q3 2Q2 羽1
) CD4518
1CF 1/EK 1Q1 1Q2 183 IQ4 1R g 1 1 1 1 1 1 n~ 1
1 2 3 4 5 6 7 8
附图SZZ-5为CD4518的管脚图 CD4518是一只双BCD10进制计数器，它内含两个独立的计数单元，有两 个计数
脉冲输入端，上升沿触发端 CP和下降沿触发端—，若用CP来触发,
则EN接咼电平；若用EN来触发，则CP接咼电平。有4个输出端Q4~ QI， 一个 清零端R,加高电平计数器清零，各输出端为0。在本电路中，第一组计数器ICi-1 用来作秒个位计数，输出端为1Q4~ 1Qi，计数范围为0000~1001循环。每当计 数到1001 （相当于10进制数的9）时，再输入一个计数脉冲则会变为 0000,这
时IC1-1的1Q4由高电平变低电平输出一个负跳变脉冲到 2EN，作为进位脉冲使 第二组计数器IC1-2作一次秒十位的计数。同时IC1-1开始作下一个计数循环。秒 十位计数为6进制（可以通过导线连接使10进制变为6进制。实现原理：输出 端2Q42Q32Q22Q1要从0101跳变到0000,中间经过一个瞬间状态 0110。这时 我们只须将
2Q3、2Q2两端经过一个二输入与门 CC4081 （管脚图见附SZZ-6） 输出到1R和2R端。）输出端为2Q4~ 2Q1，计数范围为0000~0101循环。每当
附图SZZ-6 CC4081管脚图 0101 （相当于10进制数的5）时，再输入一个计数脉冲则会变为 0000,这时IC1-2 的
2Q32Q2两端经过一个二输入与门 CD4081B输出端再送到IC2-1的1CP端，作 为进位脉
冲使IC2-1作一次分个位的计数。同时IC1-2开始作下一个计数循环。同 理分计数的实现原理与秒计数的实现原理一样，用第三组计数器 IC2-1作分个位 计数，用第四组计数器IC2-2作分十位计数。第三片 CD4518作为时计数器，但
计数到
'A [ 1 i< J VDD IB C \i li
IV [ n ]4A n [ 4 LL W
2A r k 10
初［ a g 7 g
2Y JY
数电课程设计--数字钟的设计与制作
综述………………………………………………………………………1
1、方案设计与选择……………………………………………………1
2、原理设计和功能描述………………………………………………2
2.1数字计时器的设计思想……………………………………………2
2.3单元电路的设计……………………………………………………3
（二）具体要求：
1.画出总体设计框图，以说明数字钟由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化。并以文字对原理作辅助说明。
2.设计各个功能模块的电路图，加上原理说明。
3.选择合适的元器件，设计、选择合适的输入信号和输出方式，在确保电路正确性同时，输入信号和输出方式要便于电路的测试和故障排除。在线路板上接线验证、调试各个功能模块的电路。
2.3.1振荡器电路………………………………………………………3
2.3.2时间计数器电路…………………………………………………3
2.3.3数码管……………………………………………………………4
2.3.4校时控制电路……………………………………………………4
2.3.5数字电子钟原理效果图…………………………………………5
时分秒计数器的选择。时分秒计数器的选择同样有多种，74LS160和74LS161, 74LS190和74LS191等等都可以，考虑到其简单易用和作为课本上重点内容在此我们选择的是
2.导线/电阻/电容/石英晶体等
四．设计流程：
1．布置任务及查资料。
2．初步确定设计方案并进行必要计算，画出总体设计框图。
3．标出各个模块之间互相联系，时钟信号传输路径等，画出总体原理图，芯片连接总图。
4.数字系统的制作与调试后，功能验证。
(完整)数电课程设计数字电子钟的设计与制作
(完整)数电课程设计数字电子钟的设计与制作编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（(完整)数电课程设计数字电子钟的设计与制作）的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。
本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为(完整)数电课程设计数字电子钟的设计与制作的全部内容。
一、设计目的数字电子技术是工科专业的一门专业基础课，该课程理论与实践联系密切，系统性强,课程设计是本课程教学中必不可少的环节，通过设计可以使学生初步掌握基本的数字电路设计方法和技能,进一步加深对数字电子技术课程的理解，掌握数字电子系统的组成和设计方法以及系统的调试方法,熟悉常用数字芯片的功能及使用方法,为后续课程的学习奠定坚实基础。
二、设计任务1、用给定的数字集成电路设计制作一个数字电子钟。
2、基本功能:具有时、分、秒计时功能，用六位数码管和LED显示“XX：XX：XX"（最大显示23：59：59），要求计时准确,能够调整时间。
除电源外其它部分均需自行设计制作。
3、扩展功能:有整点报时功能;时分秒之间的间隔符“：”按秒跳动。
三、设计要求基本要求：1、根据给定的器件设计电路,画出电路原理图，仿真实现所设计功能.2、制作实际电路并测试,用自己设计的秒脉冲源作计时脉冲，+5V电源由实验室提供。
要求制作工艺良好，电路能正常稳定工作。
3、写出设计总结报告，除报告封面和电路图可以打印外，其它内容均必须手写（复印、打印的一律不及格）。
扩展要求：完成扩展功能四、所需元器件及材料IC：CD4518三块、CD4040、CD4060、CD4081各一块、CD4543六块,DIP16IC插座12个；其他器件：共阴数码管(CL5011AH）6个，红色LED4个，石英晶振32768HZ一个，电阻220Ω44个，220K、10M各1个，51P瓷片电容2个,轻触开关4个，8针接插件3个，4针接插件1个，9cm＊15cm万能板两块、红、黑色导线各1卷，黄、蓝色导线各2卷、焊锡2卷。
数字电子技术课程设计报告数字钟的设计
数字电子技术课程设计报告一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计要求（1）设计指标①时间以12小时为一个周期；②显示时、分、秒；③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
（2）设计要求①画出电路原理图（或仿真电路图）；②元器件及参数选择；③电路仿真与调试；④PCB文件生成与打印输出。
（3）制作要求自行装配和调试，并能发现问题和解决问题。
（4）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
三、原理框图1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
（a）数字钟组成框图2．晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。
如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。
数电课程设计电子钟
数电课程设计电子钟一、课程目标知识目标：1. 让学生掌握数字电路基础知识，理解电子钟的工作原理。
2. 使学生了解并掌握电子钟各组成部分的功能及相互关系。
3. 培养学生运用数字电路知识分析、设计简单电子系统的能力。
技能目标：1. 培养学生运用所学知识，设计并搭建电子钟的能力。
2. 培养学生运用电子仪器、设备进行测试、调试和故障排查的能力。
3. 培养学生团队协作、沟通表达及解决问题的能力。
情感态度价值观目标：1. 培养学生对电子技术产生兴趣，激发学生学习积极性。
2. 培养学生严谨的科学态度和良好的实验习惯。
3. 培养学生具备创新意识和实践能力，增强学生对我国电子科技发展的自豪感。
课程性质分析：本课程属于电子技术课程，通过设计电子钟，使学生将所学数字电路知识应用于实际项目中，提高学生的实践能力。
学生特点分析：学生具备一定的数字电路基础知识，具有较强的动手能力和探究欲望，对实际应用场景感兴趣。
教学要求：结合学生特点，注重理论与实践相结合，培养学生的动手能力、创新能力和团队协作能力。
通过课程目标分解，实现对学生知识、技能和情感态度价值观的全面提升。
二、教学内容1. 数字电路基础知识回顾：逻辑门、组合逻辑电路、时序逻辑电路等。
2. 电子钟工作原理：振荡器、分频器、计数器、显示电路等。
3. 电子钟各组成部分功能及相互关系：晶振、分频器、秒、分、时计数器、显示驱动等。
4. 电子钟设计流程：需求分析、电路设计、仿真测试、硬件搭建、调试优化等。
5. 教学大纲：（1）第一周：回顾数字电路基础知识，介绍电子钟工作原理及各部分功能。
（2）第二周：分析电子钟各组成部分的相互关系，讲解设计流程。
（3）第三周：分组讨论，确定设计方案，进行电路设计和仿真测试。
（4）第四周：硬件搭建，进行调试和优化，确保电子钟正常工作。
6. 教材章节及内容：（1）第四章：数字电路基础，涉及逻辑门、组合逻辑电路等。
（2）第五章：时序逻辑电路，涉及计数器、寄存器等。
课程设计 数字电子钟
①校时单元电路
Y A C AB
②校时电路
Y AC AB AC AB
③整体校时电路
R要有具体数值
校时S接A否则断开
课程设计说明书的格式： 封页（课程名称、设计题目、专业班级、 学生姓名、指导教师） 目录:①设计原理(或要求） (包括：如何显示、显 示几位、如何校时等。)、②介绍优点（计时准确，误 差小等）特点（有报时等）主要技术参数（电源电压、 ±误差）；③电路的流程方框图（有几部分电路构成） ④工作原理及元件选择的过程（各部分电路的原理叙 述）；⑤元件明细表（包括芯片参数、型号、个数、 电阻、电容等）； ⑥实验器材、⑦调试过程、⑧收获 与体会。 画出整体的连接图(不允许打印） 课程设计报告需各班统一从网上下载打印然后装订。
需注意：校秒时，分不能进位；校分时， 时不能进位，需用两个开关控制时个位、分个位、 秒个位的EP、ET端。
KA 0
0 1 1
KB 0
1 0 1
EP、ET
EP、ET
EP、ET
（时个位）（分个位） （秒个位） 0 0 0 0 0 1 1 0 0 1
Q 1Q 0 Q2 0 1
00
001/0 101/0
Q1 Q0
01
010/0 000/1
11
100/0
10
011/0
XXX/X XXX/X
Q2 0 1
00
01
11
10
1 1
0 0
0 X
1 X
Q0
n1
Q0
Q 1Q 0 Q2 0 1
00
001/0 101/0
Q1 Q0
01
010/0 000/1
数字电子钟的课程设计
数字电子钟的课程设计一、课程目标知识目标：1. 学生能够理解数字电子钟的基本原理，掌握计时、显示等关键功能的工作机制。
2. 学生能够阐述数字电子钟中常见电子元件如晶体振荡器、计数器、显示器的功能及其相互关系。
3. 学生能够运用所学知识，分析并解释数字电子钟电路图的构成及工作原理。
技能目标：1. 学生能够通过小组合作，完成数字电子钟的搭建，并对其进行调试。
2. 学生能够运用基本的电路知识和编程技能，实现对数字电子钟功能的修改和优化。
3. 学生能够运用信息检索和问题解决策略，自主解决在搭建和调试过程中遇到的技术难题。
情感态度价值观目标：1. 培养学生对电子技术和物理科学的兴趣，激发他们探索未知、创造新知的欲望。
2. 培养学生团队协作意识，提高沟通与协作能力，培养共同解决问题的责任感。
3. 通过对数字电子钟的学习与实践，增强学生的环保意识和科技伦理观念，引导他们合理使用电子设备，关注电子产品对环境的影响。
课程性质分析：本课程属于电子技术领域，结合物理科学与工程技术，注重理论联系实际，强调实践操作能力。
学生特点分析：考虑到学生所在年级，应具备一定的物理知识和数学基础，同时具备初步的电路理解和动手能力。
教学要求：结合学生特点，教学应注重理论与实践相结合，鼓励学生动手实践，通过项目式学习，促进学生深度理解和技能掌握。
通过具体的学习成果分解，为教学设计和评估提供明确的标准。
二、教学内容1. 数字电子时钟原理：晶体振荡器、时钟芯片、计数器、显示器工作原理及其在数字电子钟中的应用。
- 教材章节：第二章第三节《计时器与电子时钟》2. 电路元件功能与连接：介绍常见电子元件，如电阻、电容、二极管、三极管等在数字电子钟中的作用及连接方式。
- 教材章节：第一章《电子元件及其特性》3. 数字电子钟电路分析与设计：分析典型数字电子钟电路图，学习电路设计方法和技巧。
- 教材章节：第三章《数字电路分析与设计》4. 数字电子钟编程与调试：介绍简单的编程知识，使用编程软件对数字电子钟进行编程与调试。
数字电子钟课程设计
数字电子钟 课程设计一、课程目标知识目标：1. 学生能理解数字电子钟的基本原理，掌握其组成结构，包括时钟芯片、数字显示管等；2. 学生能掌握数字电子时钟的电路连接方式，了解各部分功能及相互关系；3. 学生能运用所学知识分析并解决数字电子钟在实际应用中出现的问题。
技能目标：1. 学生能运用所学知识设计简单的数字电子钟电路，具备实际操作能力；2. 学生能通过查阅资料、合作交流等方式，提高自主学习能力和团队协作能力；3. 学生能运用数字电子钟的设计原理，进行创新设计，提高创新能力。
情感态度价值观目标：1. 学生对电子技术产生兴趣，树立学习信心，培养勇于探索、积极进取的精神；2. 学生认识到数字电子钟在生活中的广泛应用，了解科技发展对人类生活的影响，增强社会责任感；3. 学生在设计和制作过程中，培养耐心、细致的工作态度，提高审美观念。
本课程针对初中年级学生，结合电子技术学科特点，注重理论与实践相结合。
在教学过程中，关注学生个体差异，充分调动学生的主观能动性，培养其创新思维和实际操作能力。
通过本课程的学习，使学生能够将所学知识应用于实际生活，提高综合素养。
二、教学内容1. 数字电子钟原理及组成- 时钟芯片工作原理- 数字显示管工作原理- 数字电子钟的组成结构及功能2. 数字电子钟电路设计- 电路连接方法- 各组成部分的选型与参数- 电路图的绘制与解读3. 数字电子钟编程与调试- 基本编程知识- 编程控制数字显示- 电路调试与故障排查4. 数字电子钟的创新设计- 创新设计理念与方法- 功能拓展与优化- 设计实例分析教学内容依据课程目标，结合教材相关章节，按照以下进度安排：第一课时：数字电子钟原理及组成第二课时：数字电子钟电路设计第三课时：数字电子钟编程与调试第四课时：数字电子钟的创新设计在教学过程中，注重理论与实践相结合，引导学生通过观察、实践、思考，掌握数字电子钟的设计与应用。
同时，鼓励学生进行创新设计，提高其解决问题的能力和创新思维。
数字电子技术基础课程设计数字钟
目录摘要. (1)ABSTRAC.T (1)1.电路设计原理及框图. (2)1.1分析要求，画出原理框图 (2)1.2单元电路设计 (3)1.2.1 计数电路. (3)1.2.2译码显示电路. (5)1.2.3校时电路. (9)1.2.4秒脉冲发生器. (11)1.3 总体电路 (14)2.仿真测试. (14)3.元件清单. (16)4.心得体会. (18)参考文献. (20)摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。
数字钟的设计方法有许多种, 例如, 可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等等。
这些方法都各有其特点，其中利用单片机实现的电子钟具有编程灵活，并便于功能的扩展。
这次设计的数字钟分为以下几个模块：秒脉冲发生器，数字显示模块，计数模块，校时模块，抗抖动模块。
可完成暂停，调时，整点报时功能。
AbstractA digital clock is a kind of digital circuit technology, minutes and seconds when the timing device, and the mechanical clock is higher than the accuracy and intuitive, and no mechanical device, has long use life, has been widely used. A digital clock design method, for example, there are many kinds of medium scale integrated circuit used electric clock, Also can use special electric clock chips with display circuit and the need of peripheral circuit electric clock, Still can use to realize electric clock chip, etc. These methods are each has its own characteristics, which use the microcontroller programming, flexible and electric clock to function. The design of thedigital clock is divided into the following several modules: second pulse generator, digital display module, counting module,school, vibration module when module. Can complete suspension, adjustable, on time.关键字：数字时钟( digital clock )、计时( time counting )、校时( tim ing )、秒脉冲电路( pulse per second circuit )、显示电路( display circuit)1. 电路设计原理及框图1.1分析要求，画出原理框图此次课程设计要求是设计数字钟电路并制作实物系统，按照基本要求，我们分析具体任务得到以下四点：（1）设计一个秒脉冲发生器。
数字电子钟课程设计
一、教学内容
本节“数字电子钟课程设计”依据《电子技术》教材第九章“数字电路应用”的内容进行设计。主要内容包括：
1.数字电子钟的原理与设计：介绍数字电子钟的基本工作原理，引导学生了解时钟信号的产生、分频电路、计数器、显示电路等组成部分。
2. 555定时器应用：讲解555定时器在数字电子钟中的作用，如如何产生稳定的时钟信号。
21.信息技术应用：教授学生如何利用现代信息技术，如互联网资源、在线仿真工具等，来辅助学习和解决实际问题，提高学生的信息素养。
22.教学反馈收集：在课程结束后，收集学生对课程内容、教学方式、实践环节等方面的反馈，以利于教师不断优化教学方法和提升教学质量。
6.实际制作与测试：引导学生动手制作数字电子钟，并进行功能测试与优化。
2、教学பைடு நூலகம்容
7.电路优化与改进：探讨如何优化电子钟电路设计，包括降低功耗、提高显示清晰度、增强电路稳定性等方面。
8.故障分析与排除：分析数字电子钟可能出现的常见故障，如显示错误、计时不准确等，并教授相应的排查与解决方法。
9.创新设计：鼓励学生对电子钟进行创新设计，如增加闹钟功能、温度显示、定时开关等，提升学生的创新能力和实践能力。
13.成果展示与评价：组织学生进行成果展示，相互评价，培养学生表达能力和批判性思维，同时教师给予总结性评价和反馈。
14.知识拓展：介绍数字电子钟在生活中的应用，以及电子时钟的最新技术发展，激发学生对电子技术领域的兴趣和探索欲。
4、教学内容
15.实践技能培养：通过实际操作，加强学生对电子元器件的识别与使用、焊接技术、电路布局与布线等实践技能的掌握。
10.课程总结：对本章内容进行回顾，强调数字电子钟各部分电路的联系与作用，巩固学生的理论知识，提升实际操作技能。
数电课程设计报告数字钟的设计
数电课程设计报告第一章设计背景与要求设计要求第二章系统概述设计思想与方案选择各功能块的组成工作原理第三章单元电路设计与分析各单元电路的选择设计及工作原理分析第四章电路的组构与调试遇到的主要问题现象记录及原因分析解决措施及效果功能的测试方法,步骤,记录的数据第五章结束语对设计题目的结论性意见及进一步改进的意向说明总结设计的收获与体会附图电路总图及各个模块详图参考文献第一章设计背景与要求一．设计背景与要求在公共场所,例如车站、码头,准确的时间显得特别重要,否则很有可能给外出办事即旅行袋来麻烦;数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确度和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用;数字钟是一种典型的数字电路,包括了组合逻辑电路和时序电路;设计一个简易数字钟,具有整点报时和校时功能;1以四位LED数码管显示时、分,时为二十四进制;2时、分显示数字之间以小数点间隔,小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时;3整点报时采用蜂鸣器实现;每当整点前控制蜂鸣器以低频鸣响4次,响1s、停1s,直到整点前一秒以高频响1s,整点时结束;4才用两个按键分别控制“校时”或“校分”;按下校时键时,是显示值以0~23循环变化；按下“校分”键时,分显示值以0~59循环变化,但时显示值不能变化;二．设计要求电子技术是一门实践性很强的课程,加强工程训练,特别是技能的培养,对于培养学生的素质和能力具有十分重要的作用;在电子信息类本科教学中,课程设计是一个重要的实践环节,它包括选择课题、电子电路设计、组装、调试和编写总结报告等实践内容;通过本次简易数字钟的设计,初步掌握电子线路的设计、组装及调试方法;即根据设计要求,查阅文献资料,收集、分析类似电路的性能,并通过组装调试等实践活动,使电路达到性能要求;第二章系统概述设计思想与方案选择方案一 ,利用数字电路中学习的六十进制和二十四进制计数器和三八译码器来实现数字中的时间显示;方案二,利用AT89S51单片机和74HC573八位锁存器以及利用C语言对AT89S51进行编程来实现数字钟的时间显示;由于方案一通过数电的学习我们都比较熟悉,而方案二比较复杂,涉及到比较多我们没学过的内容,所以选择方案一来实施;简易数字钟电路主体部分是三个计数器,秒、分计数器采用六十进制计数器,而时计数器采用二十四进制计数器,其中分、时计数器的计数脉冲由校正按键控制选择秒、分计数器的溢出信号或校正10Hz计数信号;计数器的输出通过七段译码后显示,同时通过数值判断电路控制蜂鸣器报时;各功能块的组成分频模块,60进制计数器模块,24进制计数器模块,4位显示译码模块,正点报时电路模块,脉冲按键消抖动处理模块工作原理一．简易数字钟的基本工作原理是对1Hz标准频率秒脉冲进行计数;当秒脉冲个数累计满60后产生一个分计数脉冲,而分计数脉冲累计满60后产生一个时计数脉冲,电路主要由3个计数器构成,秒计数和分计数为六十进制,时计数为二十四进制;将FPGA开发装置上的基准时钟OSC作为输入信号通过设计好的分频器分成1Hz~10MHz8个10倍频脉冲信号;1Hz的脉冲作为秒计数器的输入,这样实现了一个基本的计时装置;通过4位显示译码模块,可以显示出时间;时间的显示范围为00时00分~23时59分;二．当需要调整时间时,可使用数字钟的时校正和分校正进行调整,数字钟中时、分计数器都有两个计数脉冲信号源,正常工作状态时分别为时脉冲和分脉冲；校正状态时都为5~10Hz的校正脉冲;这两种状态的切换由脉冲按键控制选择器的S 端来实现;为了更准确的设定时间,需要对脉冲按键进消抖动处理;三．电路在整点前10 秒钟内开始控制蜂鸣器报时,可采用数字比较器或逻辑门判断分、秒计数器的状态码值,以不同频率的脉冲控制蜂鸣器的鸣响;第三章单元电路设计与分析各单元电路的选择1分频模块,设计一个8级倍率为10 的分频电路,输出频率分别为1Hz 、10Hz、100 Hz、1k Hz、10k Hz、100k Hz、1 MHz、10MHz8组占空比为50%的脉冲信号;260进制计数器模块,采用两片74161级联;324进制计数器模块,采用两片74161级联;44位显示译码模块,由分频器,计数器,数据选择器,七段显示译码,3-8线译码器构成一个4位LED数码显示动态扫描控制电路;其中4位计数器用74161,数据选择器用74153,七段显示译码器部分采用AHDL硬件描述语言设计;5正点报时电路模块,该模块采用与门和数据选择器74153构成6脉冲按键消抖动处理模块,采用D触发器实现消抖动,从而能够比较精确地设定时间;设计及工作原理分析1分频模块要输出8级频率差为10倍的分频电路,可采用十进制计数器级联实现;集成十进制计数器的类型很多,比较常用的有74160、74162、74190、74192和7490等;这里采用7490来实现分频,7490是二-五-十进制加计数器,片上有一个二进制计数器和一个异步五进制计数器;QA是二进制加计数器的输出,QB、QC、QD是五进制加计数器的输出,位序从告到低依次为D,C,B;该分频器一共用到7片7490,初始信号输入到第一片7490的CLKB 端口,QD输出端连接到CLKA端,作为输入,从QA引出1MHz的output端口,并引线到第二片7490的CLKB端口,依此类推,直到第七片7490连接完成如附图所示;每片7490相当于一个五进制计数器和一个二进制计数器级联实现了十进制加计数,从而实现分频;分频模块图如图所示分频模块内部结构图如下图所示260进制计数器模块采用两片74161级联,如图,下面一片74161做成十进制的,初始脉冲从CLK输入,ENT和ＥＮＰ都接高电平,而QD与QA用作为与非门的两个输入,与非门输出分别连接到自身的LDN端与上面一片74161的CLK端；上面一片74161的QC和QA端作为与非门的两个输入通过输出连接到自身的LDN,ENT 和ENP接高电平;下面一片实现从0000到1001即0~9十个状态码的计数,当下面一片为1001状态时,自身的LDN为低电平,此时QD,QC,QB,QA的状态恢复到0000,即从0开始从新计数,而上面一片74161的CLK电平改变,上面一片74161开始计数为0001,实现从0000~到0101即0到5六个状态码的计数,当上面一片状态为0101时,LDN为低电平,此时计数器为0000;这样子通过两片74161就实现了一个六十进制计数器;下图为六十进制计数器模块的示意图由六十进制计数模块构成的秒分计数如下图,下面那块六十进制技术模块表示为妙,上面那块六十进制计数模块表示为分;当妙计数模块的状态为0101 1001时,向分计数模块进位, 即通过74153M的输入C1,此时74153M输出接到分计数模块的输入端 ,通过74153M作为选择器,实现进位控制;324进制计数器模块采用两片74161级联,如图,下面一片74161做成十进制的,初始脉冲从CLK输入,ENT和ＥＮＰ都接高电平,而QD与QA用作为与非门的两个输入分别连接到自身的LDN端与上面一片74161的CLK端；上面一片74161的QB非门的一个输入通过输出连接到自身的LDN,ENT 和ENP接高电平,并且上面74161的QB端和下面一块74161的QC端通过与非门输出接到两片74161的清零端CLRN;下面一片实现从0000到1001即0~9十个状态码的计数,当下面一片为1001状态时,自身的LDN为低电平,此时QD,QC,QB,QA的状态恢复到0000,即从0开始从新计数,而上面一片74161的CLK电平改变,上面一片74161开始计数为0001,实现从0000~到0010即0到2三个状态码的计数,当上面一片状态为0010即2时,下面一片状态为0100即4时,两块74161的CLRN为低电平,此时两块74161的状态都为0000,即实现了23时过后显示00时;这样子通过两片74161就实现了一个24进制计数器;下图为24进制计数器模块示意图由二十四进制计数模块构成的时计数模块如图,下面那块六十进制技术模块表示为分,上面那块24进制计数模块表示为时;当分计数模块的状态为0101 1001时,向时计数模块进位, 即通过74153M的输入C1,此时74153M输出接到时计数模块的输入端 ,通过74153M作为选择器,实现进位控制;二十四进制计数模块构成的时计数模块44位显示译码模块由分频器,计数器,数据选择器,七段显示译码,3-8线译码器构成一个4位LED数码显示动态扫描控制电路;4位计数器由74161构成;如下图所示74161构成的4位计数器数据选择器采用两片74153 和一片74153M两片74153实现连在一起实现对四个数字的选择,而一片74153M实现对小数点的选择;如下图所示74153M构成的数据选择器两片74153构成的数据选择器七段显示译码器部分采用AHDL硬件描述语言设计,语句如下：subdesign ymqdata_in3..0 :input;a,b,c,d,e,f,g :output;begintabledata_in3..0 =>a,b,c,d,e,f,g;b"0000" =>1,1,1,1,1,1,0;b"0001" =>0,1,1,0,0,0,0;b"0010" =>1,1,0,1,1,0,1;b"0011" =>1,1,1,1,0,0,1;b"0100" =>0,1,1,0,0,1,1;b"0101" =>1,0,1,1,0,1,1;b"0110" =>0,0,1,1,1,1,1;b"0111" =>1,1,1,0,0,0,0;b"1000" =>1,1,1,1,1,1,1;b"1001" =>1,1,1,0,0,1,1;b"1010" =>1,1,1,0,1,1,1;b"1011" =>0,0,1,1,1,1,1;b"1100" =>1,0,0,0,1,1,0;b"1101" =>0,1,1,1,1,0,1;b"1110" =>1,0,0,1,1,1,1;b"1111" =>1,0,0,0,1,1,1;end table;end;整个四位显示译码模块如图所示5正点报时电路模块该模块采用与门和数据选择器74153构成,如下图所示;7个输入端口的与门控制A,当时间在59分51s,53s,55s,57s,59s的时候,A为高电平1,当秒的个位数为9时,B为高电平1,A为1,B为0时,输出C1低频率信号,A为1,B为1时输出C3高频率信号,实现整点的不同频率的报时电路;整点报时电路模块6脉冲按键消抖动处理模块采用D触发器实现消抖动,从而能够精确地设定时间;校正状态为5HZ的校正脉冲,分频器输出的10HZ通过T触发器得到5HZ的校正脉冲;如图脉冲按键消抖动处理模块通过T触发器得到的5HZ校正脉冲第四章电路的组构与调试遇到的主要问题1在用74161做二十四进制计数器时,没有深入考虑,打算采用第一片六进制,第二片四进制级联而成,结果出现问题;2时、分调整按键没有安装消抖动装置;3在设置简易数字钟的分时,时计数器也会进;现象记录及原因分析1虽然也能够计数实现二十四进制,但是不能与七段显示译码器配合使用,不能显示直观的数值,这样给用户带来不便;2在下载调试的时候,我要进行时分调整,但是有时按一下子脉冲键会进两个数值,这样子给时分的设置带来了麻烦,原因是按键没有采用消抖动装置;3在调试的时候,打算通过按键调整分,但是发现时计数器也会进位,这就不符合要求了,原因是调整分时,各计数器都按正常状况在计数,所以会按正常情况产生进位;解决措施及效果1仍然采用两片74161,第一片可以从0~9,第二片只能从0~2,而且当第二片为2的时候,第一片到4的话就都清零复位,这样不仅实现了二十四进制计数器,而且能与七段显示译码器配合使用,直观的显示数字;2在脉冲控制按键上加上了D触发器,这样子可以达到消抖动的效果;3加上选择器,把两路信号分开,当调整分的时候,不对时计数器产生进位,这样子就不会产生十进位了,解决了这个问题;功能的测试方法、步骤,记录的数据1简易数字钟的测试,将电路图连好后,分析与综合,仿真,编译,下载到仪器上,表示秒的小数点按1Hz,占空比50%跳动,分从0~59计数,分过了59后,向时计数器进1;2整点点报时功能的测试,到了整点,即59分51s,53s,55s,57s时蜂鸣器低频率间断性鸣响,59分59秒时,蜂鸣器高频率鸣响一次;3时、分调整功能的测试,按分调整键,分按一定的频率逐次加一,但是时显示不变；按时调整键,时按一定的频率逐次加一,但是分显示不变;第五章结束语对设计题目的结论性意见及进一步改进的意向说明简易数字钟的设计中,主要运用了分频器,六十进制计数器,二十四进制计数器,动态扫描显示电路,选择器,按键消抖以及门电路等数字电路方面的知识;可以在简易数字钟的基础上加上24小时和12小时转换功能,秒表功能,闹钟功能,这样更能满足人们的使用需求;总结设计的收获与体会简易数字钟的设计及实验当中,我坚持了下来,上学期的数电我学的并不好,而且对软件应用的接受能力不强,刚开始的时候做的很慢,看到别人都做好了,心里比较着急,于是,我找出了数电课本,复习所涉及的知识点,并练习所学软件,终于有了进步,可以更上同学们的进度,但数字钟的设计一直困扰我,看到别人拓展功能都做好了,自己基本的都还没做好,心里很急;在设计的过程中,碰到了很多的困难,遇到了很多问题,不断地思考与尝试,以及向同学和老师请教,但还是没能完全设计好,以后有时间还得多去实验室尝试,争取做好一些拓展功能;通过这次设计,对上学期学习的数字电路的相关知识得到了复习和巩固,也查阅了一些相关的资料,也加深了我对数字电路应用的理解,总之这次的电子技术课程设计受益匪浅;参考文献：基于FPGA的数字电路系统设计西安电子科技大学出版社数字电子技术基础电子工业出版社数字电路与逻辑设计实验及应用人民邮电出版社附图1.分频模块分频器仿真波形下图为分频器线路图2.60进制计数器模块60进制计数器仿真波形3.24进制计数器模块24进制计数器仿真波形4. 4位显示译码模块七段显示译码器模块七段显示译码器部分采用AHDL硬件描述语言设计,语句如下：subdesign ymqdata_in3..0 :input;a,b,c,d,e,f,g :output;begintabledata_in3..0 =>a,b,c,d,e,f,g;b"0000" =>1,1,1,1,1,1,0;b"0001" =>0,1,1,0,0,0,0;b"0010" =>1,1,0,1,1,0,1;b"0011" =>1,1,1,1,0,0,1;b"0100" =>0,1,1,0,0,1,1;b"0101" =>1,0,1,1,0,1,1;b"0110" =>0,0,1,1,1,1,1;b"0111" =>1,1,1,0,0,0,0;b"1000" =>1,1,1,1,1,1,1;b"1001" =>1,1,1,0,0,1,1;b"1010" =>1,1,1,0,1,1,1;b"1011" =>0,0,1,1,1,1,1;b"1100" =>1,0,0,0,1,1,0;b"1101" =>0,1,1,1,1,0,1;b"1110" =>1,0,0,1,1,1,1;b"1111" =>1,0,0,0,1,1,1;end table;end;整个4位显示译码模块四位显示译码模块。