实验五 组合逻辑电路的设计与测试
实验五 组合逻辑电路的设计与测试
一、实验目的
掌握组合逻辑电路的设计与测试方法
二、实验原理
1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计
组合电路的一般步骤如图5－1所示。
图5－1 组合逻辑电路设计流程图
根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数
或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表
达式。 根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最
后，用实验来验证设计的正确性。
2、 组合逻辑电路设计举例
用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，
输出端才为“1”。
设计步骤：根据题意列出真值表如表5－1所示，再填入卡诺图表5－2中。
表5－1
D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Z 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1
表5－2
DA
BC
00 01 11 10
00
01 1
11 1 1 1
10 1
由卡诺图得出逻辑表达式，并演化成“与非”的形式
Z＝ABC＋BCD＋ACD＋ABD
＝ABCACDBCDABC
根据逻辑表达式画出用“与非门”构成的逻辑电路如图5－2所示。
图5－2 表决电路逻辑图
用实验验证逻辑功能
在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块
CC4012。
按图5－2接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻
辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的
输出值，验证逻辑功能，与表5－1进行比较，验证所设计的逻辑电路是否符合
要求。
三、实验设备与器件
1、 ＋5V直流电源 2、 逻辑电平开关
3、 逻辑电平显示器 4、 直流数字电压表
3、 CC4011×2（74LS00） CC4012×3（74LS20） CC4030（74LS86）
CC4081（74LS08） 74LS54×2(CC4085) CC4001 (74LS02)
四、实验内容
1、设计用与非门及用异或门、与门组成的半加器电路。
要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为
止。
2、设计一个一位全加器，要求用异或门、与门、或门组成。
3、设计一位全加器，要求用与或非门实现。
4、设计一个对两个两位无符号的二进制数进行比较的电路；根据第一个数
是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要
求用与门、与非门及或非门实现。
五、实验预习要求
1、 根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑
图。
2、 如何用最简单的方法验证“与或非”门的逻辑功能是否完好？
3、 “与或非”门中，当某一组与端不用时，应作如何处理？
六、实验报告
1、列写实验任务的设计过程，画出设计的电路图。
2、对所设计的电路进行实验测试，记录测试结果。
3、组合电路设计体会。
注：四路2－3－3－2输入与或非门74LS54
引脚排列 逻辑图
逻辑表达式 JIHGFEDCBAY······
数字电路实验报告
数字电路实验报告姓名：张珂班级：10级8班学号：2010302540224实验一：组合逻辑电路分析一．实验用集成电路引脚图1．74LS00集成电路2．74LS20集成电路二、实验内容1、组合逻辑电路分析逻辑原理图如下：U1A 74LS00NU2B74LS00NU3C74LS00N X12.5 VJ1Key = Space J2Key = Space J3Key = Space J4Key = SpaceVCC5VGND图1.1组合逻辑电路分析电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平； 逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。
真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1表1.1 组合逻辑电路分析真值表实验分析：由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。
2、密码锁问题：密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。
试分析下图中密码锁的密码ABCD 是什么？ 密码锁逻辑原理图如下：U1A74LS00NU2B74LS00NU3C 74LS00NU4D 74LS00NU5D 74LS00NU6A74LS00N U7A74LS00NU8A74LS20D GNDVCC5VJ1Key = SpaceJ2Key = SpaceJ3Key = SpaceJ4Key = SpaceVCC5VX12.5 VX22.5 V图 2 密码锁电路分析实验真值表记录如下：实验真值表 A B CD X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 11 10 1表1.2 密码锁电路分析真值表实验分析：由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。
EDA仿真实验报告
EDA仿真实验报告院系：电信学院学号：姓名：实验四、组合逻辑电路仿真实验一、组合逻辑电路分析仿真实验A B CU1A 74LS00DU1B 74LS00DU1C 74LS00D U2A74LS10DU2B74LS10DFXLC1A B将所得真值表填入表格1A BCF逻辑功能0 0 0 0 实 现 A,B,C 的 异 或0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 111最简逻辑函数表达式F= A ’C+AB ’+BC ’依据真值表和逻辑函数表达式分析该逻辑电路的逻辑功能二、 组合逻辑电路设计仿真实验设计一个燃油锅炉报警逻辑电路：燃油喷嘴处于开启状态时，如果锅炉水温或者烟道温度过高则发出报警信号。
1、 根据实际问题，进行逻辑抽象，确定输入变量和输出变量，并进行逻辑赋值。
2、 在逻辑转换仪上列真值表并求出最简表达式。
3、 利用真值表求得逻辑电路图。
4、 验证逻辑是否正确。
①油嘴状态：1开启0关闭 报警信号：1报警0不报警 锅炉水温：1高0低 烟道温度：1高0低真值表Y(报警信号) A(油嘴状态) B(锅炉水温) C(烟道温度)0 1 0 01 1 0 11 1 1 01 1 1 10 0 ＸＸ②③三、常用组合逻辑电路部件功能测试仿真实验1、编码器逻辑功能仿真实验U174LS148DA09A17A26GS 14D313D41D52D212D111D010D74D63EI5EO15J1Key = A J2Key = B J3Key = C J4Key = D J5Key = E J6Key = F J7Key = G J8Key = HVCC5V集成8线-3线优先编码器真值表：输入 输出 0 1 2 3 4 5 6 7 A2 A1 A0 Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ 0 0 0 0 Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ 0 1 0 0 1 Ｘ Ｘ Ｘ Ｘ Ｘ 0 1 1 0 1 0 Ｘ Ｘ Ｘ Ｘ 0 1 1 1 0 1 1 Ｘ Ｘ Ｘ 0 1 1 1 1 1 0 0 Ｘ Ｘ 0 1 1 1 1 1 1 0 1 Ｘ 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 11111111111分析验证集成8线-3线优先编码器的逻辑功能2、译码器逻辑功能仿真实验 2.1 3-8译码器逻辑功能仿真XWG1RT X O X XO O 0161531XLA1C Q T1FVCC 5VAB C Y0Y1Y2Y3Y4Y5Y6Y774LS138DY015Y114Y213Y312Y411Y510Y69Y77A 1B 2C 3G16~G2A 4~G2B5字产生信号发生器 逻辑显示器 （1）真值表输入 输出G1 G2A+G2B A B C Y 0’ Y 1’ Y 2’ Y 3’ Y 4’ Y 5’ Y 6’ Y 7’ 0 X 1 1 1 1 1 1 1 1X 1 0 0 0 0 0 0 0 0X X X X X X 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0（2）逻辑分析仪工作波形分析验证集成3-8译码器的逻辑功能2.2七段显示译码器逻辑功能仿真XWG1RT X O X XO O 0161531AB C D 4511BD_5VDA 7DB 1DC 2DD 6OA 13OD 10OE 9OF 15OC 11OB 12OG14~EL 5~BI 4~LT3VCC 5V470¡Á7U1A B C D E F GCK真值表输入输出 D C B A OA OB OC OD OE OF OG 数码显示的数字0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 1 2 0 0 1 1 1 1 1 1 0 0 1 3 0 1 0 0 0 1 1 0 0 1 1 4 0 1 0 1 1 0 1 1 0 1 1 5 0 1 1 0 0 0 1 1 1 1 1 6 0 1 1 1 1 1 1 0 0 0 0 7 1 0 0 0 1 1 1 1 1 1 1 8 1 0 0 11 1 1 1 0 0 193、数据选择器逻辑功能仿真实验YJ1Key = CVCC5VJ2Key = B J3Key = ACBAU174LS151D~W6D04D13D22D31D415D514D613D712A 11C 9B 10Y 5~G7真值表输入输出 输入 输出 C B A F C B A F 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1 0 1 1 1 0 0 0 11111分析验证8选1数据选择器74LS151D 的逻辑功能实验五、时序逻辑电路仿真实验实验目的：1、掌握常用触发器的逻辑功能和时序特性。
全加器逻辑电路图
全加器逻辑电路图一、实验目的1. 掌握组合逻辑电路的设计与测试方法2.掌握半加器、全加器的工作原理。
二、实验原理和电路1、组合逻辑电路的设计使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。
设计组合电路的一般步骤如图1.4.1所示。
图1.4.1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
最后，用实验来验证设计的正确性。
1.半加器根据组合电路设计方法，首先列出半加器的真值表，见表1.4.1。
写出半加器的逻辑表达式S=AB+AB=A⊕BC=AB若用“与非门”来实现，即为半加器的逻辑电路图如图1.4.2所示。
在实验过程中，我们可以选异或门74LS86及与门74LS08实现半加器的逻辑功能；也可用全与非门如74LS00反相器74LS04组成半加器。
(a)用异或门组成的半加器 （b ）用与非门组成的半加器图1.4.2 半加器逻辑电路图2.全加器用上述两个半加器可组成全加器，原理如图1.4.3所示。
图1.4.3由二个半加器组成的全加器 表1.4.2 全加器逻辑功能表 表1.4.1 半加器逻辑功能三、实验内容及步骤1.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。
0 10 1 0 0 1根据半加器的逻辑表达式可知，相加的和Y是A、B的异或，而进位Z是A、B 相与，故半加器可用一个集成异或门和二个与非门组成如图1.4.4。
图1.4.4 用一个集成异或门和二个与非门组成半加器⑴在实验仪上用异或门和与门接成以上电路。
A、B接逻辑开关，Y、Z接发光二极管显示。
⑵按表1.4.3要求改变A、B状态，将相加的和Y和进位Z的状态填入下表中。
表1.4.32.测试全加器的逻辑功能。
⑴写出图1.4.5电路的逻辑表达式。
Si = Ci=⑵根据逻辑表达式列真值表，并完成表1.4.4，实验证之。
电子线路实验-数电-2019
B4 B3 B2 B1
0101
C0
C4
0
数码 显示
结果转换为 十进制数
0010 0110 1 1010 1101 0
a
f
g
b
e
c
d
a b c def g
74L S248
LT BI /RBO
RBI
1
F4
F3
F2
F1
C4 7 4 L S 2 8 3
C0
B 4B 3B 2B 1
A 4A 3A 2A 1
D0D D 10 D21 D30 D4D D50 D61 D7D
三、集成触发器
实验目的
1. 熟悉常用触发器的基本结构及其逻辑功能。 2. 能用触发器设计基本的时序逻辑电路。
实验所用仪器、设备
• 万用表 • 直流稳压电源 • 函数信号发生器 • 双踪示波器 • 数字电路实验板
实验说明
2．用3-8译码器实现函数：F1 m(1,4,6) F2 m(1,2,4,5,6,7)
3．用8选1数据选择器74LS151实现函数
F ( A ,B , C ,D ) m ( 0 , 4 , 5 , 8 , 1 2 , 1 3 , 1 4 )
• （二）扩展命题 3.用3-8译码器74LS138和门电路设计一个数字显 示报警电路。 要求：
Y
16
2
1
0
74LS148
VCC
ST
8
II I
7
6
5
II
4
3
I 2
I 1
I 0
K 1
K KKKK KK
2
3
4
5
6
7
数电实验报告【武大电气】
数字电路实验报告专业:电气工程与自动化实验一：组合逻辑电路分析一．实验目的1．熟悉大体逻辑电路的特点。
2．熟悉各类门的实物元件和元件的利用和线路连接。
3．学会分析电路功能.二．实验原理1．利用单刀双掷开关的双接点，别离连接高电平和低电平，开关的掷点不同，门电路输入的电平也不同。
2．门电路的输出端连接逻辑指示灯，灯亮则输出为高电平，灯灭则输出低电平。
3．依次通过门电路的输入电平与输出电平，分析门电路的逻辑关系和实现的逻辑功能。
三．实验元件1．74LS00D2．74LS20D四．实验内容(1)实验内容一：a.实验电路图：由上述实验电路图接线，在开关A B C D选择不同组合的高低电平时，通过对灯X1亮暗的观察，可得出上图的逻辑真值表。
b、逻辑电路真值表：实验分析：•=AB+CD ，一样，由真值表也能推出此由实验逻辑电路图可知：输出X1=AB CD方程，说明此逻辑电路具有与或功能。
(2)实验内容2：密码锁a.实验电路图：D 接着通过实验，改变A B C D 的电平，观察灯泡亮暗，得出真值表如下： b.真值表：实验分析：由真值表（表）可知：当ABCD为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。
由此可见，该密码锁的密码ABCD为1001.因此，可以取得：X1=ABCD，X2=1X。
五．实验体会：1. 这次实验应该说是比较简单，只用到了两种不同的与非门组成一些大体的逻辑电路。
2. 分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的彼此转换已抵达实验所要求的目的结果。
3. 咱们组在这次实验进程中出现过连线正确但没出现相应的实验结果的情况。
后经分析发现由于实验器材利用的次数较多，有些器材有所损坏，如一些导线表面是好的，其实内部损坏，因此意识到了连接线路时一是要注意器材的选取，二是在接线前必然注意检查各元件的好坏。
实验二：组合逻辑实验(一)半加器和全加器一．实验目的：熟悉几种元器件所带的门电路，掌握用这些门电路设计一些简单的逻辑组合电路的方式。
河北科技大学数电实验报告
河 北 科 技 大 学实 验 报 告级 专业 班 学号 年 月 日 姓 名 同组人 指导教师 王计花任课教师 实验名称 实验五 组合逻辑电路设计 成 绩 实验类型 设计型 批阅教师一、实验目的（1）熟悉组合逻辑电路的设计方法，验证电路的逻辑功能。
（2）熟悉集成电路74LS253和74LS138的使用方法。
（3）培养查阅手册及独立完成设计任务的能力。
二、实验仪器与元器件（1）直流稳压电源1台（2）集成电路74LS253 双数据选择器（TS ）1片 74LS20 双4输入与非门 1片 74LS00 四2输入与非门 1片 74LS138 3－8线译码器1片三、实验任务及要求1．设计一个控制发电机运行的逻辑电路有两个发电机组Ｍ和Ｎ给三个车间供电，Ｎ组的发电能力是Ｍ组的两倍。
如果一个车间开工，只需启动M 组既能满足要求；如果两个车间开工，则需启动N 组就可满足要求；如果三个车间同时开工，则需要同时启动Ｍ组和Ｎ组，才能满足要求。
（1）设A 、B 、C 为输入变量，分别代表三个车间的开工情况，变量为“1”表示开工，变量为“0”表示不开工。
设M 、N 为输出变量，分别代表发电机组的启动情况，“1”代表启动，“0”代表不启动。
（2）真值表 真值表 （3）逻辑表达式（4）画出逻辑电路图，测试电路的逻辑功能。
2．设计一个全减器电路全减器电路中，设A i 为被减数，B i 为减数，C i-1为来自低位的借位。
输出为两数之差D i 和向高位的借位C i 。
用74LS138和与非门74LS20实现该电路。
（1）真值表 真值表 （2）逻辑表达式（3）画出逻辑电路图，测试电路的逻辑功能。
3．设计一个用三个开关控制一个灯的逻辑电路电路要求任何一个开关都能控制灯的亮灭。
用74LS138和74LS20实现。
测试电路的逻辑功能。
（1）设A 、B 、C 为输入变量，分别代表三个开关，变量为“1”表示开关闭合，变量为“0”表示开关断开。
数字逻辑电路实验报告
数字逻辑电路实验报告指导老师:班级:学号:姓名：时间：第一次试验一、实验名称：组合逻辑电路设计1二、试验目的：掌握组合逻辑电路的功能测试。
1、验证半加器和全加器的逻辑功能。
2、、学会二进制数的运算规律。
3、试验所用的器件和组件：三、74LS00 3片，型号二输入四“与非”门组件74LS20 1片，型号四输入二“与非”门组件74LS86 1片，型号二输入四“异或”门组件实验设计方案及逻辑图：四、/全减法器，如图所示：1、设计一位全加时做减法运时做加法运算，当M=1M决定的，当M=0 电路做加法还是做减法是由SCin分别为加数、被加数和低位来的进位，、B和算。
当作为全加法器时输入信号A分别为被减数，减数Cin、B和为和数，Co为向上的进位；当作为全减法时输入信号A 为向上位的借位。
S为差，Co和低位来的借位，1）输入/（输出观察表如下：（2）求逻辑函数的最简表达式函数S的卡诺图如下：函数Co的卡诺如下：化简后函数S的最简表达式为：Co的最简表达式为：2（3）逻辑电路图如下所示：、舍入与检测电路的设计：2F1码，用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421为奇偶检测输出信号。
当电路检测到输入的代码大于或F2为“四舍五入”输出信号，的个数为奇数时，电路。
当输入代码中含1F1=1;等于5是，电路的输出其他情况F1=0 F2=0。
该电路的框图如图所示：的输出F2=1，其他情况输出观察表如下：（输入/0 1 0 0 1 01 0 1 0 0 11 1 1 0 0 01 0 1 1 1 11 0 0 1 0 11 0 1 0 0 11 0 0 1 1 01 1 1 0 1 11 0 1 1 0 011111求逻辑函数的最简表达式（2）的卡诺如下：函数F1 F2函数的卡诺图如下：的最简表达式为：化简后函数F2 的最简表达式为：F1）逻辑电路图如下所示；（3课后思考题五、化简包含无关条件的逻辑函数时应注意什么？1、答：当采用最小项之和表达式描述一个包含无关条件的逻辑问题时，函数表达式中，并不影响函数的实际逻辑功能。
实验二 组合逻辑电路设计
实验五组合逻辑电路设计（此项实验为设计性实验）设计性综合实验要求：1．根据设计任务要求，从单元电路的设计开始选择设计方案。
根据设计要求和已知条件，计算出元件参数，并选择合适的元件，最后画出总电路图。
2．通过安装调试，实现设计中要求的全部功能。
3．写出完整的设计性综合实验报告，包括调试中出现异常现象的分析和讨论。
一、实验目的1. 掌握组合逻辑电路的设计方法。
2. 能够熟练的、合理的选用集成电路器件。
3．提高电路布局、布线及检查和排除故障的能力。
4．培养书写设计性综合实验报告的能力。
二、设计任务与要求1．设计一个一位半加器和全加器。
2．设计一个对两个两位无符号的二进制数M、N比较大小的电路（只要求设计出M>N的电路）。
3．对所设计电路进行连接、验证，并写出结果。
三、实验原理及参考电路组合逻辑电路是最常见的逻辑电路，其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。
组合逻辑电路设计的一般步骤如图5-1所示。
图5－1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表，然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式，并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
最后用实验来验证设计的正确性。
- 19 -1.组合逻辑电路的设计过程用“与非”门设计一个表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
设计步骤：a.根据题意列出真值表如表5-1所示，再填入卡诺图表5-2中。
b.由卡诺图得出逻辑表达式，并简化成“与非”的形式Y＝ABC＋BCD＋ACD＋ABD＝)′)′()′()′()′((ABCACDBCDABCc.根据逻辑表达式画出用“与非门”构成的逻辑电路如图5-2所示。
表5－1表5－2d.用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好所选集成块。
数字逻辑实验报告武大(3篇)
第1篇一、实验目的1. 理解数字逻辑的基本概念和原理；2. 掌握数字逻辑电路的基本分析方法；3. 熟悉数字电路仿真软件的使用；4. 培养实验操作能力和问题解决能力。
二、实验内容及步骤1. 实验一：组合逻辑电路设计（1）设计2选1多路选择器（MUX21）1）根据教材5.1节流程，利用Quartus II完成MUX21的文本编辑输入（MUX21.v）；2）进行仿真测试，给出仿真波形；3）在实验系统上硬件测试，验证设计功能；4）引脚锁定及硬件下载测试，a和b分别接来自不同的时钟，输出信号接蜂鸣器；5）编译、下载和硬件测试实验，通过选择键1，控制s，可使蜂鸣器输出不同音调。
（2）设计三人表决电路1）根据教材5.1节流程，利用Quartus II完成三人表决电路的文本编辑输入（图5-36）；2）进行仿真测试，给出仿真波形；3）在实验系统上硬件测试，验证设计功能；4）引脚锁定及硬件下载测试，ABC[2..0]分别接自键3、键2、键1；CLK接自时钟CLOCK0(256Hz)，输出信号X接D1，输出信号Y接蜂鸣器；5）编译、下载和硬件测试实验，通过按下键3、键2、键1，控制D1的亮灭。
2. 实验二：时序逻辑电路设计（1）设计‘101’序列检测器1）验证RS/D/JK/T触发器的功能；2）熟悉逻辑分析仪、字发生器的使用；3）形成原始的状态图和状态表；4）采用Mealy型同步时序逻辑电路实现序列检测器的功能；5）初始状态：A，状态1：B，状态2：C；6）状态化简（用隐含表）；7）状态编码（优先级1>2>3的顺序编码）；8）确定激励函数和输出函数，并画出逻辑电路图；9）在Ni Multisim上实现电路的仿真；10）记录实验现象，采用截屏波形的方法。
（2）设计RISC-V五级流水线CPU1）了解数字逻辑与组成原理实践教程；2）设计32位RISC-V五级流水线CPU代码；3）使用Modelsim进行仿真；4）提供项目源代码、测试数据、设计图和指令集；5）编写实验报告，包括实验目的、环境介绍、系统设计、实验步骤和结果分析。
组合逻辑电路设计之全加器、半加器
班级姓名学号实验二组合电路设计一、实验目的（1）验证组合逻辑电路的功能掌握组合逻辑电路的分析方法掌握用SSI小规模集成器件设计组合逻辑电路的方法了解组合逻辑电路集中竞争冒险的分析和消除方法实验设备数字电路实验箱，数字万用表，74LS00，74LS86三、实验原理1．组合逻辑概念通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路的过去状态无关。
因此，组合电路的特点是无“记忆性”。
在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。
所以各种功能的门电路就是简单的组合逻辑电路。
组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真值表，卡诺图和逻辑图等几种。
实验中用到的74LS00和74LS86的引脚图如图所示。
00 四2输入与非门Vcc4B4A4Y3B3A3Y Array 1A1B1Y2A2B2Y GND2.组合电路的分析方法。
组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之间的关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。
分析一般分为一下几个步骤：由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。
列出真值表。
根据对真值表的分析，确定电路功能。
3.组合逻辑电路的设计方法。
组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。
一般设计的逻辑电路的过程如图：通过对给定问题的分心，获得真值表。
在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关系，从而过得真值表或简化真值表。
通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。
根据最简逻辑表达式得到逻辑电路图。
四．实验内容。
1.分析，测试半加器的逻辑功能。
（1）用74LS00组成半加器电路如图所示。