采用共源共栅差分结构实现差分运算跨导放大器的设计-设计应用
一种高增益CMOS全差分运算放大器的设计
邮局订阅号：82-946360元/年技术创新电子设计《PLC 技术应用200例》您的论文得到两院院士关注一种高增益CMOS 全差分运算放大器的设计Design of a High-gain CMOS Fully Differential Operational Amplifier(江南大学)李杨先顾晓峰浦寿杰LI Yang-xian GU Xiao-feng PU Shou-jie摘要:设计了一种用在高精度音频Σ-ΔA/D 转换器中的高增益CMOS 全差分运算放大器。
该运算放大器采用了套筒式共源共栅结构和开关电容共模反馈电路。
通过分析和优化电路性能参数,实现了高增益和低功耗。
采用SMIC 0.35μm CMOS 工艺,经Spectre 仿真验证,电路在3.3V 电源电压和2.6pF 负载电容条件下,单位增益带宽为110MHz,开环直流电压增益达76dB,功耗为1.4mW 。
关键词:运算放大器;套筒式共源共栅;高增益;A/D 转换器中图分类号:TN402文献标识码:AAbstract:A high -gain CMOS fully differential operational amplifier has been designed for the application to high -resolution audio Σ-ΔA/D converters.The telescopic cascade structure and the switched capacitor common -mode feedback circuit were adopted in this operational amplifier.High gain and low power dissipation were achieved by analyzing and optimizing the circuit parameters.The Spectre simulation using SMIC 0.35μm CMOS process shows that,with 3.3V power voltage and 2.6pF capacitor load,the circuit has a unity-gain bandwidth of 110MHz,an open-loop gain of 76dB and a power dissipation of 1.4mW.Key words:Operational amplifier;Telescopic cascade;High-gain;A/D converter文章编号:1008-0570(2009)10-2-0207-031引言运算放大器作为模拟系统和混合信号系统中的一个重要电路单元,广泛应用于数/模与模/数转换器、有源滤波器、波形发生器和视频放大器等各种电路中。
共源共栅运算放大器的设计
共源共栅运算放大器的设计共源共栅运算放大器，也称为共源共栅放大器或共栅源跟随器，是常用的运算放大器电路结构。
它由共源放大器和共栅放大器组成，可以提供高增益、宽带宽并具有高输入电阻和低输出阻抗的特点。
下面将详细讨论共源共栅运算放大器的设计。
设计目标：1.高增益：希望放大器具有高增益，以提供较大的放大倍数。
2.宽带宽：希望放大器具有较宽的频带，以传输更高频率的信号。
3.高输入电阻：希望放大器具有较高的输入电阻，以不对被测电路产生影响。
4.低输出阻抗：希望放大器具有较低的输出阻抗，以不对后级电路产生影响。
设计步骤：1.选择晶体管：选择性能良好、参数稳定的晶体管作为放大器的关键部件。
常用的晶体管有MOSFET和JFET，选用适合的型号，使其性能满足设计的要求。
2.偏置电路设计：根据晶体管的工作条件，设计偏置电路以保证放大器的工作稳定性。
通常采用电流源和电阻网络来实现晶体管的偏置。
3.增益极化设计：确定放大器的增益级数和增益大小，并选择适当的分压比例和电阻值，使得输出电压能够满足要求。
同时考虑增益的稳定性，防止输出波形失真。
4.频率补偿设计：由于共源共栅放大器的频率响应受到极点和零点的影响，需要设计频率补偿电路来提高带宽。
常用的频率补偿方法有米勒补偿电容和并联补偿电容等。
5.输入和输出阻抗设计：通过选择合适的电路参数和组件数值，使得输入电阻和输出电阻达到所需的要求。
一般采用反馈电阻网络来实现输入和输出阻抗的调节。
6.功耗和温度设计：考虑到功耗和温度对放大器性能的影响，需要进行功耗和热量分析，并选择适当的散热器来保证放大器的长期稳定工作。
7.电源设计：根据放大器的电源需求，选择适当的电源电压和电源过滤电路，以保证放大器的工作正常和稳定性。
以上是共源共栅运算放大器的设计步骤。
在设计过程中，需要综合考虑各种因素，并根据具体的应用场景和要求进行优化。
通过合理的设计和调试，可以获得性能良好的共源共栅运算放大器。
采用新型低成本共模反馈电路的全差分运放设计
采用新型低成本共模反馈电路的全差分运放设计雷鑑铭;胡北稳;桂涵姝;张乐【期刊名称】《浙江大学学报（工学版）》【年(卷),期】2013(047)010【摘要】设计应用于流水线型ADC的全差分运算放大器.运放中共模反馈电路采用调节反馈深度和共用差分信号通路的新型结构来实现,用简单的结构实现了高环路增益,通过降低反馈系数的方法防止电路产生自激振荡,避免了因引用补偿电容带来的高成本和高设计难度.放大器采用两级折叠共源共栅结构并进行频率补偿,输出级采用推挽式AB类结构.设计的全差分运算放大器基于中芯国际(SMIC)0.35 μm 工艺.后仿结果表明,放大器直流增益为100 dB,负载为3 pF时单位增益带宽为359 MHz,相位裕度为68°,建立时间为12.3 ns,满足ADC所要求的性能指标,适用于高精度流水线型ADC中的级间增益电路和采样保持电路.【总页数】7页(P1777-1783)【作者】雷鑑铭;胡北稳;桂涵姝;张乐【作者单位】华中科技大学电子科学与技术系,湖北武汉430074;华中科技大学电子科学与技术系,湖北武汉430074;华中科技大学电子科学与技术系,湖北武汉430074;华中科技大学电子科学与技术系,湖北武汉430074【正文语种】中文【中图分类】TN432【相关文献】1.一种采用增益增强技术的全差分运放设计和实现 [J], 成东波;孙玲玲;洪慧;韩健2.一种新型的0.5 V全差分运放的设计 [J], 白文娟;王子欧;华京3.两级运放中共模反馈电路的分析与设计 [J], 连全文;冯全源4.基于共模电平偏移电路新型CMOS低电压满幅度运放设计 [J], 林越;徐栋麟;任俊彦;许俊5.全差分运放中共模反馈电路的一种新接法 [J], 胡鹏飞;邵丙铣因版权原因，仅展示原文概要，查看原文内容请购买。
共栅运算跨导放大器
折叠式共源-共栅运算跨导放大器姓名：刘淑杰学号：U200714149班级：2007级2班院系：控制系专业：测控技术与仪器同组人姓名：黄大龙葛金炬目录1设计目标 02相关背景知识 (1)(1)课题背景 (1)(2)题目理解 (1)3设计过程 (2)3.1 电路结构设计 (2)3.2 主要电路参数的手工推导 (2)3.3计算DC 增益 (3)3.4计算GBW (5)3.5实际计算 (7)3.6参数验证 (9)4 电路仿真 (10)4.1 用于仿真的电路图 (10)4.2 仿真网表 (10)4.3 仿真波形 (12)5 讨论 (14)收获和建议 (15)参考文献 (17)1设计目标设计一款折叠式共源-共栅跨导运算放大器（Design a Folded Cascode OTA），其设计指标见下表，参考电路原理图如下图所示，用0.35um coms工艺。
Cload DC Gain GBW Vdd Idd3pF 40dB~50dB 300MHz 3V Don’t Care图：折叠式共源-共栅跨导运算放大器设计步骤与要点：1.直流工作点的分析与设计（DC operation point design and analysis）1) 假设所有的MOS管均工作在饱和区，VGS-VT=200mV，VDD=3V，VSS= 0V，计算OTA的最大输出摆幅。
2) 基于0.35 um CMOS工艺，计算和设计MOS管的尺寸，使OTA电路满足最大输出摆幅的要求。
3) 以下数据可供设计参考L1,2,3,4 = Lmin; Lmin= 1μm。
2.在HSpice电路仿真软件，对所设计的电路进行模拟仿真与设计2相关背景知识(1)课题背景共源共栅级的普及有两个主要原因。
第一个主要原因是它们由于大输入阻抗，对单级有相当大的增益。
为了得到这个高增益，与输出节点相连的镜像电流源可以用高质量共源共栅镜像电流源实现。
通常，得到这个高增益不会导致任何速度降低，而且有时还会提高速度。
一种高性能全差分运算放大器的设计
一种高性能全差分运算放大器的设计唐心亮;刘克智;王林锋【摘要】设计了一种具有高增益、大带宽的全差分折叠式共源共栅增益自举运算放大电路,适用于高速高精度流水线模数转换器余量增益电路(MDAC)的应用,增益自举运算放大器的主放大器和子放大器均采用折叠式共源共栅差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压,该放大器工作在5.0V电源电压下,单端负载为2 pF,采用华润上华(CSMC)0.5 μm 5 V CMOS工艺对电路进行仿真测试,结果显示该运放的直流增益可达到126.3 dB,单位增益带宽为316MHz.精度为0.01％时的建立时间为4.3 ns.%In this paper, a high gain and high fully differential gain boosted operational fold cascade amplifier is proposed. The amplifier is designed for MDAC of pipelined analog-to-digital converter. Both the main amplifier and the boosted amplifier adopt fully differential fold-cascade structure. The main amplifier uses a switched capacitance common mode feedback circuit to stabilize the output. With 5.0 V power supply, this circuit is designed in CSMC 0. 5 μm CMOS process. Spectre simulation shows that the whole amplifier has the DC gain of 126.3 dB and the unity gain bandwidth of 316 MHz under 2 pF single ended load, and the settling time is 4. 3 ns with an accuracy of 0. 01%.【期刊名称】《河北科技大学学报》【年(卷),期】2012(033)001【总页数】6页(P50-55)【关键词】流水线ADC;增益自举;折叠共源共栅;采样电路【作者】唐心亮;刘克智;王林锋【作者单位】河北科技大学人事处,河北石家庄 050018;河北工业大学微电子技术与材料研究所,天津300130;渤海石油职业学院,河北任丘062550;河北工业大学微电子技术与材料研究所,天津300130【正文语种】中文【中图分类】TN432随着无线通信技术的飞速发展，模拟系统对模数转换器的性能提出了越来越高的要求，因而高性能模数转换器的设计与实现已成为混合集成电路设计中的核心问题。
跨导放大器设计实例
模拟集成电路实验——跨导放大器设计实验报告学院：电信学院班级：微电子23班姓名：游晓东学号：2120503069一、设计指标二、电路结构确定电路结构的原因： ① 根据设计指标② 电路结构对称，匹配度高，,Offset CMRR 性能指标好③ 电路稳定性好，只有一个主极点④ 该电路为差分输入，单端输出，共模抑制比大，输出共模点较稳定三、电路原理概述该电路主要由三部分组成：带隙基准电流源、偏置电路、跨导放大器9~21M M 构成一个跨导放大器，其中13M 为尾电流源，向输入的差动对管提供电流偏置。
11,12M M 为输入差分对管，将小信号电压转换成小信号电流。
9,14M M 和10,17M M 为两个对称的电流镜，比例复制小信号电流。
14,15M M 与16,17M M 为共源共栅结构，可以提高输出阻抗和开环增益。
18,19,20,21M M M M 为低压共源共栅电流镜，可以作为单端输出并且提高输出摆幅。
0~8M M 构成偏置电路部分，为跨导放大器提供偏置电流。
22~34,0~2,0~2M M Q Q R R 构成带隙基准电流源部分，为电路提供基准电流源。
四、设计过程1. 分配电流根据静态电流250A μ限制，分配带隙基准电流源部分20A μ，偏置电路部分10A μ（其中每一路2A μ），跨导放大器部分210A μ。
分配14,17M M 的偏置电流14M I 时主要考虑三个指标：,,GBW SR GMGM 要求900~1100/A V μ，因此GM 取1000/A V μ。
由于11GM B gm =⋅，B为14,9M M 的偏置电流之比，因此111000/B gm A V μ⋅= （1）GBW 要求大于3MHZ 。
112LB gm GBWC π⋅=⋅，因此11566/B gm A V μ⋅> （2）SR 要求大于3/V S μ。
92M LB I SRC ⋅=，因此9290M B I A μ⋅> （3）由于9112M ODI gm V =，若OD V 取0.2V ，则由（1）得9100M B I A μ⋅=，由（2）得956.6M B I A μ⋅>，由（3）得945M B I A μ⋅>。
采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计
采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计折叠式共源共栅结构是一种常用于高速CMOS全差分运算放大器设计的电路结构。
它结合了共源和共栅结构的优点，在设计高速差分运算放大器时具有重要的应用价值。
在设计高速CMOS全差分运算放大器时，首先需要确定电路的工作频率和增益要求。
然后，根据设计要求选择合适的MOS管尺寸以及电路拓扑结构。
在采用折叠式共源共栅结构之前，我们先来了解一下共源和共栅结构的特点。
共源结构是一种常见的差分放大器结构，它提供了较大的增益和较高的输入阻抗，但由于电流镜电路(如PMOS电流镜)的引入，使得其增益和频率特性受到限制。
共栅结构是一种常见的高速差分放大器结构，它具有良好的增益和频率特性，但输入阻抗较低。
因此，为了综合考虑增益、频率特性和输入阻抗，我们可以采用折叠式共源共栅结构。
折叠式共源共栅结构的基本原理是将两个共源结构和两个共栅结构连接在一起形成一个差分放大器。
其中，一个共源结构用作输入级，另一个共源结构用作输出级。
同时，一个共栅结构用于提供增益，另一个共栅结构用于提供带宽。
具体来说，折叠式共源共栅结构的输入级包含一个共源结构和一个共栅结构。
其中，共源结构的输入端连接输入信号，输出端通过一个电流源连接到共源结构的源极。
共栅结构通过一个电流源连接到共源结构的源极。
这样，共源结构和共栅结构共同构成输入级。
折叠式共源共栅结构的输出级也包含一个共源结构和一个共栅结构。
其中，共源结构的源极通过一个电流源连接到地，栅极接受输入信号。
共栅结构的源极通过一个电流源连接到共源结构的源极。
这样，共源结构和共栅结构共同构成输出级。
在折叠式共源共栅结构中，输入级的共源结构和共栅结构提供了较大的增益和较高的输入阻抗，输出级的共源结构和共栅结构提供了较大的带宽和较低的输出阻抗。
通过适当选择MOS管的尺寸和电流源的电流，可以实现高速差分运算放大器的设计要求。
综上所述，采用折叠式共源共栅结构可以实现高速CMOS全差分运算放大器的设计。
一种恒跨导CMOS运算放大器的设计
一种恒跨导CMOS运算放大器的设计王怡倢;李会方;温琼;陈志寅【摘要】设计了一种宽带轨对轨运算放大器,此运算放大器在3.3 V单电源下供电,采用电流镜和尾电流开关控制来实现输入级总跨导的恒定.为了能够处理宽的电平范围和得到足够的放大倍数,采用用折叠式共源共栅结构作为前级放大.输出级采用AB类控制的轨对轨输出.频率补偿采用了级联密勒补偿的方法.基于TSMC 2.5μm CMOS工艺,电路采用HSpice仿真,该运放可达到轨对轨的输入/输出电压范围.%A wide-band rail-to-rail operational amplifier working with single power supply of 3. 3 V is designed. Current mirrors and tail current swithes are used to keep the transconductance of the input stage constant. In order to get enough gain and to deal with wider level range, the folded-cascode structure is adopted as the preamplifier. A class AB controJ is used in the outpur stage. The operational amplifier is compensated with the cascoded Miller frequency compensation technique. Based on the TSMC 2. 5 μm CMOS process, the circuit is simulated by HSpice. It can achieve rail-to-rail of signal input and output range.【期刊名称】《现代电子技术》【年(卷),期】2011(034)008【总页数】4页(P140-143)【关键词】轨对轨;运算放大器;电流开关;AB类输出级【作者】王怡倢;李会方;温琼;陈志寅【作者单位】西北工业大学电子信息学院,陕西,西安,710129;西北工业大学电子信息学院,陕西,西安,710129;西北工业大学电子信息学院,陕西,西安,710129;西北工业大学电子信息学院,陕西,西安,710129【正文语种】中文【中图分类】TN402-340 引言随着微电子技术的发展，混合信号集成电路得到了广泛应用。
开关电容共模反馈的全差分折叠共源共栅运放
开关电容共模反馈的全差分折叠共源共栅运放下载提示：该文档是本店铺精心编制而成的，希望大家下载后，能够帮助大家解决实际问题。
文档下载后可定制修改，请根据实际需要进行调整和使用，谢谢！本店铺为大家提供各种类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，想了解不同资料格式和写法，敬请关注！Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you! In addition, this shop provides you with various types of practical materials, such as educational essays, diary appreciation, sentence excerpts, ancient poems, classic articles, topic composition, work summary, word parsing, copy excerpts, other materials and so on, want to know different data formats and writing methods, please pay attention!1. 引言在现代电路设计中，运放是一种基础且广泛使用的电子器件。
共源pmos差分放大电路 跨导
共源pmos差分放大电路跨导
共源PMOS差分放大电路是一种常见的电路拓扑结构，用于放大差分输入信号。
在这种电路中，跨导是一个重要的性能指标，它描述了输出电流与输入电压之间的关系。
让我从不同角度来解释一下跨导的概念。
首先，从电路的角度来看，共源PMOS差分放大电路由两个PMOS管和一个负载电阻组成。
当输入信号施加到两个PMOS管的栅极上时，它们的漏极电流会发生变化，从而产生差分输出电压。
跨导描述了输入信号对输出电流的敏感程度，即单位输入电压变化引起的输出电流变化。
在共源PMOS差分放大电路中，跨导通常由负载电阻和PMOS管的特性决定。
其次，从性能角度来看，跨导是衡量差分放大电路增益和线性度的重要参数。
较高的跨导意味着更大的增益和更好的线性度，因为它表示了输入信号对输出的放大效果。
设计者通常会努力优化电路结构和器件参数，以实现更高的跨导，从而提高差分放大电路的性能。
最后，从应用角度来看，了解跨导可以帮助工程师更好地设计
和优化差分放大电路，以满足特定的性能要求。
在实际应用中，工程师需要考虑电路的功耗、带宽、噪声等因素，而跨导作为一个重要的性能指标，对于电路的整体性能具有重要影响。
综上所述，共源PMOS差分放大电路的跨导是一个重要的概念，它从电路、性能和应用角度都具有重要意义。
了解跨导的概念和影响因素，有助于深入理解差分放大电路的工作原理和性能特点，从而更好地应用和优化这种电路结构。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
采用共源共栅差分结构实现差分运算跨导
放大器的设计-设计应用
近十几年来，移动电话、掌上电脑、笔记本电脑等便携式设备及医疗、测试仪器的迅猛发展拉动了具有低压差、低功耗的LDO（LowDropout）稳压器的快速发展。
当前，LDO稳压器已经实现500mV以下的压差。
在LDO稳压器中，电源是主要的噪声源。
尤其在高频，电源电压的变化为系统稳定性带来的影响更大。
误差放大器是LDO稳压器的重要组成部分，其稳定性与整个LDO稳压器系统的稳定性能密切相关。
因此，研究电源电压变化对LDO稳压器中误差放大器的影响是非常必要的。
电源抑制比（PSRR）衡量模拟系统对抗电源噪声的能力，是放大器一个非常重要的性能指标。
本文设计的误差放大器为带共源共栅电流镜负载的共源共栅差分运算跨导放大器。
它应用在一款超低功耗的LDO线性稳压器中，采用共源共栅差分结构，提高了PSRR，低频达到119dB。
同时，该放大器具有高共模抑制比（CMRR），低频达到106dB，静态电流不超过0.62μA。
OTA的设计与仿真
PSRR定义为输入端到输出端的电压增益与电源到输出端的电压增益之比，即
Gm（s）和Gmp（s）分别是输入端到输出端、电源到输出端之间的跨导。
在LDO线性稳压器中，只有VDD一个低压电压源供电，因此，这里只讨论VDD的PSRR。
电流镜负载放大器是LDO线性稳压器中误差放大器的基本结构，如图1所示。
VDD通过M3、M4，为输出端引入一个电流（go4+sCp4）VDD，通过M3、M1、M2，为输出端引入一个电流（go1+sCp1）VDD，则
式中，go为输出导纳，Cp=CGD+CDB。
图1基本电流镜负载差分电路
对这种结构的放大器的PSRR进行Spice仿真，如图2所示。
从图2中可以看出，低频时的PSRR只能达到47.6dB，远远不能达到LDO 线性稳压器的性能要求。
从（2）式可以看出，减小M1、M4的输出导纳，可以提高低频时的PSRR，减小M1、M4的寄生电容，即减小MOS管的尺寸，可以提高高频时的PSRR。
图2基本放大器的PSRR
图3一种共源共栅差分放大器电路
采用共源共栅结构，可以将输出导纳go减小至原来的go2/（gm2+gmb2）倍。
图3是本文设计的一种应用于LDO线性稳压器的差分共源共栅OTA结构。
它采用两级放大，级（M1～M8）采用共源共栅结构提高PSRR，第二级（M10、M11）为反相器结构。
按照文献介绍的方法，对于图3的放大器结构，在低频（（f
式中，go1，3≈go2，4
gox，y为共源共栅输出端的输出导纳，如前所述gox，y≈goxgoy/（gmy+gmby）。
在高频，由于各个MOS管的寄生电容的影响，各级的输出阻抗变小，从而使高频时的PSRR减小。
考虑这些寄生电容的影响，则从（7）式可知，影响高频时PSRR性能的主要是输出端的M10，因此，在设计放大器时，应尽量减小M10的尺寸。
图4本设计中放大器的PSRR
对图3的电路结构进行PSRR的Spice仿真，如图4所示。
从图4中可以看到，在频率小于1kHz时，该放大器的PSRR值高达119dB。
因此，该放大器满足LDO线性稳压器的性能要求。
所示的LDO线性稳压器的电路结构中，误差放大器的输出端连接调整管（本设计中为PMOS管）。
为获得低压差（Vdrop—out=RonIo），需要降低调整管的Ron。
为达到这个目的，一方面需要增大PMOS晶体管的栅宽;另一方面，需要误差放大器具有较高的电压裕度。
为获得高的PSRR，采用共源共栅结构，使电压裕度减少，输出电阻增大。
输出电阻的增大，会使LDO线性稳压器的寄生极点
小于系统的UGF，从而影响整个LDO线性稳压器系统的稳定性。
因此，在LDO线性稳压器中，虽然引入第二级放大器降低了高频时的PSRR，但为了减弱上述两方面的影响，引入第二级缓冲放大器还是必要的。
LDO稳压器的PSRR分析与仿真
在LDO线性稳压器中，整个系统的开环增益（在图5中断开F 处反馈时的开环增益）决定了低频时的PSRR;而高频时的PSRR主要受输出端的输出导纳、输出电容（很大）及调整管的栅2漏电容的影响。
是采用本文设计的共源共栅放大器的LDO线性稳压器的PSRRSpice仿真结果。
从图中可以看出，频率在2kHz以内，整个LDO 线性稳压器的PSRR约为99dB。
该LDO线性稳压器中的调整管采用PMOS，因而带宽较窄。
如要增大带宽，可使用NMOS调整管，但相应地，PSRR值会下降。
结论
本文设计了一个具有高PSRR性能的共源共栅差分运算跨导放大器。
Spice仿真结果表明，该放大器对电源波动的抑制能力与普通结构相比有显著提高，且电路结构简单，晶体管数量少，减小了静态电流，完全可满足超低功耗LDO线性稳压器的性能要求。
该电路已经成功地应用在一个超低功耗LDO线性稳压器芯片中，市场反映良好。