计算机组成原理复习要点及答案

计算机组成原理课程复习要点1、总线、时钟周期、机器周期、机器字长、存储字长、存储容量、立即寻址、直接寻址、ＭＤR、MＡＲ等基本概念。

总线：连接多个部件的信息传输线，是各个部件共享的传输介质。

在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接收相同的消息。

分为片内总线,系统总线和通信总线。

时钟周期:也称为振荡周期，定义为时钟频率的倒数。

时钟周期是计算机中最基本的、最小的时间单位。

在一个时钟周期内，CＰU仅完成一个最基本的动作。

机器周期：完成一个基本操作所需要的时间称为机器周期。

一般情况下，一个机器周期由若干个S周期（状态周期)组成存储容量：存储容量是指存储器可以容纳的二进制信息量，用存储器中存储地址寄存器ＭAR的编址数与存储字位数的乘积表示。

即:存储容量 = 存储单元个数＊存储字长立即寻址：立即寻址的特点是操作数本身设在指令字内，即形式地址A不是操作数的地址,而是操作数本身，又称之为立即数。

数据是采用补码的形式存放的把“＃”号放在立即数前面,以表示该寻址方式为立即寻址。

直接寻址:在指令格式的地址字段中直接指出操作数在内存的地址ID。

在指令执行阶段对主存只访问一次。

计算机系统：由计算机硬件系统和软件系统组成的综合体。

计算机硬件：指计算机中的电子线路和物理装置。

计算机软件:计算机运行所需的程序及相关资料。

主机:是计算机硬件的主体部分,由CＰU和主存储器ＭM合成为主机。

CＰＵ：中央处理器，是计算机硬件的核心部件,由运算器和控制器组成;（早期的运算器和控制器不在同一芯片上,现在的ＣPU内除含有运算器和控制器外还集成了CACHE）。

主存:计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器,可随机存取;由存储体、各种逻辑部件及控制电路组成。

存储单元:可存放一个机器字并具有特定存储地址的存储单位。

存储元件:存储一位二进制信息的物理元件,是存储器中最小的存储单位，又叫存储基元或存储元,不能单独存取。

存储字:一个存储单元所存二进制代码的逻辑单位。

存储字长:一个存储单元所存二进制代码的位数。

机器字长：指ＣＰＵ一次能处理的二进制数据的位数，通常与CＰU的寄存器位数有关。

指令字长：一条指令的二进制代码位数。

ＣPU：CentraｌＰrocesｓinｇ Unit，中央处理机(器)，是计算机硬件的核心部件,主要由运算器和控制器组成。

PC:Ｐrｏgram Couｎter,程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数形成下一条指令地址。

IＲ：IｎstructiｏｎＲeｇiｓｔｅr,指令寄存器,其功能是存放当前正在执行的指令。

ＣU:Coｎtrｏl Ｕnit，控制单元（部件）,为控制器的核心部件，其功能是产生微操作命令序列。

ＡLU：Arithｍetｉc LogｉｃＵｎiｔ，算术逻辑运算单元,为运算器的核心部件，其功能是进行算术、逻辑运算。

ＡＣC：Ａｃcｕｍulatｏｒ,累加器,是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器。

MQ:Multiplｉer-Quｏtｉent Reｇisｔｅr，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。

X:此字母没有专指的缩写含义，可以用作任一部件名,在此表示操作数寄存器，即运算器中工作寄存器之一,用来存放操作数;MAＲ:Memｏry Address Register，存储器地址寄存器，在主存中用来存放欲访问的存储单元的地址。

MDR：Ｍｅmoｒy DaｔａＲegｉster,存储器数据缓冲寄存器,在主存中用来存放从某单元读出、或要写入某存储单元的数据。

Ｉ/O：Inｐut／Ｏｕtput eｑｕiｐment,输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送。

MIPS：Ｍillion Iｎsｔruｃtｉｏn Pｅr Secｏnｄ,每秒执行百万条指令数，为计算机运算速度指标的一种计量单位。

2、机器指令的执行过程，CPＵ工作周期的划分。

机器指令的执行过程:取指令→分析指令→执行指令。

CPU工作周期划分为：取指周期（取指令)、间址周期（取地址）、执行周期(取操作数)、中断周期(存程序断点）。

3、同步通信、异步通信的基本概念,工作特征，及应用场合。

同步通信：通信双方由统一时标控制数据传送。

时标通常由CPU的总线控制部件发出,也可以由各部分的各自的时序发生器发出，但必须由总线控制部件发出的时钟信号对它们进行同步。

优点是规定明确、统一，模块间的配合简单一致。

缺点是主、从模块时间配合属于强制性“同步”,必须在限定时间类完成规定的要求。

同步通信一般用于总线长度较短、各部件存取时间比较一致的场合。

在同步通信的总线系统中,总线传输周期越短,数据线的位数越多，直接影响总线的数据传输率。

异步通信：通信双方由不同时标控制数据传送。

没有公共的时间标准,采用应答方式（不互锁、半互锁、全互锁三种类型)。

异步串行通信的数据传送率用波特率来衡量。

波特率是指单位时间内传送二进制数据的位数,单位用bps（位/秒)表示,记做波特。

异步通信一般应用于并行传送或串行传送。

4、微程序控制器、硬连接控制器的基本概念及应用场合。

微程序控制器：采用微程序控制方式的控制器称为微程序控制器。

所谓微程序控制方式是指微命令不是由组合逻辑电路产生的，而是由微指令译码产生。

一条机器指令往往分成几步执行，将每一步操作所需的若干位命令以代码形式编写在一条微指令中,若干条微指令组成一段微程序,对应一条机器指令。

硬连接控制器:硬连线控制器,是由基本逻辑电路组成的，对指令中的操作码进行译码, 并产生相应的时序控制信号的部件,又称组合逻辑控制器。

硬连线控制器由指令部件、地址部件、时序部件、操作控制部件和中断控制部件等组成。

5、I/O编址的基本概念，编址方式,以及它们的特点和要求。

I/O编址:存储器是由一个个存储单元构成的,为了对存储器进行有效的管理，就需要对各个存储单元编上号，即给每个单元赋予一个地址码,这叫编址。

经编址后，存储器在逻辑上便形成一个线性地址空间。

编址方式：1）统一编址：将I/O地址看作是存储器地址的一部分。

占用了存储空间,减少了主存容量，但无需专用的I/Ｏ指令。

2）不统一编址:I/Ｏ地址和存储器地址是分开的，所有对I/O设备的访问必须有专用的Ｉ/O指令。

不占用主存空间，故不影响主存容量,但需要I/O专用指令。

6、指令周期、机器周期、时钟周期的划分及相互关系。

指令周期：取指周期{PC→MAR→地址线;1→R；M(MAR)→MＤR；ﻩﻩﻩﻩﻩMDＲ→ＩＲ；OＰ(ＩＲ）→ＣU；(ＰＣ）+1→ＰC｝间址周期｛Ad（IＲ）→ＭAR;1→R；Ｍ（MＡR)→ＭＤR;ＭDR→Ad（IＲ)}执行周期｛1、非访存指令：清除累加指令CＬA（0→AＣC）累加器取反指令COM(ACC→AＣC）算数右移一位指令SＨR（L（ACC)→R（AＣC)，ＡCC０→ＡCC０）循环左移一位指令CＳL（L（ACC）→R(ACC) ACC０→AＣC0）停机指令SＴP(０→Ｇ)２、访存指令:(１)加法指令ADD X:Ａｄ(IＲ）→MAR;1→Ｒ；Ｍ（MＡＲ)→MＤR;(ＡCC）+(ＭＤR)→ＭＤR；另外:ADＤAX BX：在该指令执行阶段无需访存，只需完成(ＡＸ）＋（BX）→AＸ的操作;(2）存数指令ＳTAＸ：Ad（IＲ）→MAR;１→W;ACC→MＤR；MＤR→M（MAR);(３)取数指令LDA X;Ａｄ（IR）→MAＲ;1→R;Ｍ（MAR）→MDR;MＤR→ACＣ;3、转移类指令：（１）无条件转移指令JＭP Ｘ：Ad（IR)→PC；（2）条件转移指令BAN X；指令地址(累加器结果Ａ0＝1)为负:程序按原顺序执行；累加器结果不为负(A0=0）：A0*Ad(ＩＲ）+A0*（PC）→PC｝机器周期:确定机器周期时,通常需要分析机器指令的执行步骤及每一步所需的时间,以最复杂指令功能所需的时间为基准。

访存一次存储器的时间即为机器周期。

时钟周期:在一个机器周期里可以完成若干个微操作,每个微操作度需要一定的时间,可用时钟信号来控制产生每一个微操作命令。

机器周期、时钟周期和节拍的关系:指令周期、机器周期、节拍和时钟周期的关系:7、总线的基本概念,工作特点，对部件分时共享使用的要求。

总线:连接多个部件的信息传输线，是各个部件共享的传输介质。

总线上信息的传送有并行和串行两种。

总线分为片内总线、系统总线(地址总线、数据总线、控制总线）和通信总线三种。

分时和共享是总线的两个基本特性。

总线特点：机械特性（尺寸、形状、管脚数及排列顺序)电气特性（传输方向和有效的电平范围）功能特性（每根传输线的功能）时间特性(信号的时序关系)共享:多个部件连接在同一组总线上,各部件间相互交换的信息可以通过这组总线传送。

分时：同一时刻只能在一对部件之间传送信息,系统中多个部件不能同时传送信息。

8、存储器的基本概念,主要性能指标及相关概念。

存储器分类：按存储介质分类(半导体(易失）、磁表面、磁芯、光盘存储器)按存取方式分类：存取时间和物理地址无关（随机访问）：随机存储器、只读存储器。

存取时间和物理地址有关（串行访问）:顺序存取、直接存储器。

按计算机中的作用分类:主存（ＲAＭ，ＲOＭ)、闪存、高速缓冲存储器（Ｃache）、辅助存储器(磁盘,磁带、光盘)地址线是单向输入的，其位数与芯片容量有关。

数据线是双向的，其位数与芯片可读出或写入的数据位有关。

数据线的位数与芯片容量也有关。

存储器主要性能指标：9、计算机存储系统分层结构的概念、特征和优点。

存储器存储系统层次结构:缓存-主存层次主要解决CPU和主存速度不匹配的问题，从而提高访存速度。

由于缓存的容量小,因此需要不断的将主存的内容调入缓存，使缓存中原来的信息被替换掉。

主存－辅存层次主要解决系统的容量问题。

他们之间的数据调动是由硬件和操作系统共同完成的。

10、刷新的基本概念、要求、实质、基本方法。

动态RＡＭ要考电容存储电荷的原理来存储信息。

电容上的电荷一般只能维持1~2ms，因此即使电源不掉电,信息也会自动消失。

为此,必须在2ms内对其所有存储单元回复一次原状态，这个过程称为再生或刷新。

刷新的过程实质上是先将原信息读出,再有刷新放大器形成原信息并重新写入的再生过程刷新是一行行进行的，必须在刷新周期内,有专用的刷新电路来完成对基本单元电路的逐行刷新,才能保证动态ＲＡM内的信息不丢失。

刷新的三种方式:集中刷新:集中刷新是在规定的一个刷新周期内，对全部存储单元集中在一段时间逐行进行刷新，此刻必须停止读／写操作。

(存在死区(存取周期＊行数）,死亡时间率（行数/存取周期数＊100%)）；分散刷新：对每行存储单元的刷新分散到每个存取周期内完成。

(无死区，系统速度降低,扩大了存取周期)异步刷新:是以上两种方式的结合,可以缩短“死时间”,又充分利用最大刷新间隔2ｍs的特点。