第07章 薄膜晶体管的结构与设计
AL膜厚 3000Å 300Å
9
4PEP
P-SiNx钝化层
钝化层和过孔
信号金属上过孔
漏极上的孔
（a）TFT上过孔
P-SiNx膜厚 2500Å
栅金属上过孔 栅极上过孔 信号金属上过孔
（c）TFT处平面图形
钝化层 绝缘层 （d）短路环处过孔平面图形 10
（b）栅金属上过孔
5PEP 象素电极
像素电极ITO 像素电极ITO
光→显影→湿法刻蚀→干法刻蚀及灰化→再湿刻、去胶、再干法刻蚀。
光刻胶 光刻胶
（a）显影形成了光刻胶图形
n+a-Si 欧姆接触层 a-Si:H 有源岛
源漏电极
（c）干法刻蚀及灰化 （b）湿刻源漏电极的金属层
17
7.2.2 采用4次光刻的工艺流程
第2次光刻的工艺流程概括为：连续沉积薄膜→涂胶→多段式调整掩膜版曝
n+a-Si
有源岛
SiNx绝缘膜
a-Si:H
SiNx
n+a-Si膜厚 300Å a-Si膜厚 1500Å SiNx膜厚 3500Å
8
3PEP 信号线
切断后的沟道 源极 漏极 源极 漏极
信号线
顶Mo 底Mo
500Å
n+a-Si膜厚 300Å a-Si膜厚 1500Å P-SiNx膜厚 2500Å
（a）TFT处ITO 存储电容上电极ITO （d）TFT处的平面图形
（b）存储电容处ITO 接触电极ITO
ITO膜厚 500Å P-SiN膜厚 2500Å 顶Mo 底Mo 500Å AL膜厚 3000Å 300Å
n+a-Si膜厚 300Å a-Si膜厚 1500Å SiN膜厚 3500Å AlNd/Mo 膜厚2000Å
7.3.1 采用7次光刻的工艺流程
1PEP GL 栅线
2PEP IS 3PEP AI 4PEP PX 阻挡层 硅岛 ITO像素电极
2
7.1 a-Si:H TFT 结构概述
源极 SiNx 栅极 a-Si:H 漏极
遮光层 （a）正交叠型 a-Si:H n+a-Si 漏极 a-Si:H
SiNx阻挡层
源极
SiNx
源极 SiNx
n+a-Si 漏极
栅极
栅极 栅极
（b）背沟道刻蚀型
（c）背沟道保护型
顶栅结构是栅极在上面的一种结构；
底栅结构是栅极在下面的一种结构，又可以分为背沟道刻蚀型（Backchannel etched）和背沟道保护型（Back-channel stop） 。
7.2.2 采用4次光刻的工艺流程
光刻数 1 栅极 5次光刻 栅极 a-Si:H有源岛、源漏电 极、n+a-Si沟道切断 SiNx保护膜、过孔 ITO —— —— —— 4次光刻
2
3 4 5 6 7
a-Si:H有源岛
源漏电极、n+a-Si沟道 切断 SiNx保护膜、过孔 ITO —— ——
4次光刻中第二次光刻的工艺流程
1
2 3 4
栅极
a-Si:H有源岛
栅极
栅极
a-Si:H有源岛、源漏 阻挡层 + 电极、n a-Si沟道切断 SiNx保护膜、过孔 a-Si:H有源岛 ITO像素电极
源漏电极、n+a-Si 沟道切断
SiNx保护膜、过孔 ITO
5
6
ITO
——
——
——
过孔
源漏电极、n+a-Si沟 道切断7 Nhomakorabea——
——
SiNx保护膜
第7章 薄膜晶体管的 结构及设计
长春工业大学 王丽娟 2013年02月10日
平板显示技术基础，2013年，北京大学出版社
本章主要内容
7.1 a-Si:H TFT结构概述
7.2 背沟道刻蚀结构的a-Si:H TFT
7.3 背沟道保护结构的a-Si:H TFT 7.4 其他结构的a-Si:H TFT 7.5 薄膜晶体管阵列的设计
进行连续沉积4层薄膜： 氮化硅层 非晶硅层 掺磷的非晶硅层
GTM及HTM掩膜版
源漏电极金属层 涂胶
光刻胶 源漏电极金属 层
多段式调整掩膜版曝光
光刻胶分成三个区域：
曝光区； 半曝光区；
未曝光区
16
7.2.2 采用4次光刻的工艺流程
第2次光刻的工艺流程概括为：连续沉积薄膜→涂胶→多段式调整掩膜版曝
150
300 1500 3500 500 2700
12
TFT 的设计结构
常采用5次光刻： TFT的设计结构有多种，矩形沟道、U型沟道等； 1次光刻：栅线 2次光刻：有源岛 3次光刻：源漏电极 4次光刻：钝化及过孔 5次光刻：像素电极
13
优化设计：1.采用U型沟道，提高了宽长比，即增
大了沟道宽度、减小了沟道长度； 2.采用I型存储电容，增大了存储电荷量，提高了开 口率。
5次光刻的第二次有源岛、 4次光刻的第二次光刻有源岛
第三次源漏电极、沟道切断
n+a-Si a-Si:H SiNx
岛、源漏电极、沟道切断
源极 切断后的沟道 漏极
15
7.2.2 采用4次光刻的工艺流程
栅极 玻璃基板
第一次光刻后栅极基板
源漏电极金属层 n+a-Si 欧姆接触层 a-Si:H 半导体层 SiNx 绝缘层
3
7.2 背沟道刻蚀型 TFT的工艺流程
7.2.1 5PEP阵列工艺
PEP 1 栅极
Mo/AlNd
PEP 2 a-Si:H 岛
SiNx /α-Si/ n+-Si
Mo/Al/Mo;α-Si/ n+-Si
PEP 3 源漏电极及沟道切断 PEP 4 SiNx保护膜及过孔 PEP 5 ITO像素电极
11
（c）外引线处ITO
7.2.1 背沟道a-Si:H TFT 的断面结构
Item PEP5 PEP4 PEP3 Sub-Item ITO PV M2 N PEP2 I G PEP1 M1 ITO SiNx Mo Al Spec(Ǻ) 500 2500 450 2500
Mo
n+a-Si a-Si SiNx Mo AlNd
光→显影→湿法刻蚀→干法刻蚀及灰化→再湿刻、去胶、再干法刻蚀。
沟道处
光刻胶 漏极 漏极 源极
源极
切断后n+a-Si
a-Si:H 有源岛
（a）再湿刻沟道处金属
（b）去胶及再干法刻蚀沟道切断 n+a-Si
18
7.3 背沟道保护型 TFT的工艺流程
7.3 采用7次光刻的工艺流程
光刻数 5次光刻 4次光刻 7次光刻
5
7.2.1 背沟道a-Si:H TFT 的平面结构
6
7.2.1 背沟道a-Si:H TFT 的断面结构
C’处
存储电容 ITO像素电极
C处和C’处断面 a-Si TFT 扫描线 信号线
7
C处
1PEP
栅线
栅极 存储电容
栅线及栅极
存储电容
AlNd/Mo膜厚 2000~3000Å
2PEP a-Si岛
晶体管设计全解
1. 课程设计目的与任务 (2)2. 设计的内容 (2)3. 设计的要求与数据 (2)4. NPN管图形结构的选择 (3)5. 确定纵向结构参数 (3)(1)........................................................................................................................各区掺杂浓度及集电极外延材料电阻率的选取 (3)(2)........................................................................................................................各区少子迁移率、扩散长度的计算 (4)(3)集电区厚度Wc的选择 (6)(4)基区宽度的选取 (7)(5)发射极和集电极结深的选取 (8)6横向尺寸的选择 (8)(1) ......................................................................................................................... 单元发射极宽度、长度和个数的选取 (8)(2) ......................................................................................................................... 发射区和基区面积的选取 (9)7参数验证 (10)8工艺版图 (11)9晶体管课设心得体会 (12)NPN双极型晶体管的设计1、课程设计目的与任务《电子器件课程设计》是继《微电子器件基础》、《微电子工艺》和《半导体物理》理论课之后开出的有关微电子器件和工艺知识的综合应用的课程，使我们系统的掌握半导体器件，集成电路，半导体材料及工艺的有关知识的必不可少的重要环节。
第七章-MOS管模拟集成电路设计基础
右图所示的是威尔电流 镜的改进结构。由M4构成的 有源电阻“消耗”了一个VGS， 使M2、M3的源漏电压相等。 如果M1和M2的宽长比相同， 从M1、M2的栅极到M2、M3 的源极的压差为2VGS2，如果 M2、M3相同，则M4的栅源 电压就为VGS2，使M3管的源 漏电压和M2的源漏电压相 同，都为VGS2。这样的改进 使参考支路和输出支路电流 以一个几乎不变的比例存在。
图7.3.2 NMOS威尔逊电流镜
M2在电路中相当于一个串联电阻(有源电阻)，构成电流串联负反馈。M3 的漏节点提供了M1的偏置电压，如果因为某种原因使输出电流Io增加，这个增 加了的电流同时也将导致M2的VGS2增加，使得M1的栅源电压VGS1减小，从而 使电流减小。反之，如果某种原因使Io减小，同样也会因M2的作用阻止电流变 小。正是因为M2的电流串联负反馈的作用，使Io趋于恒流，提高了交流输出电 阻。
（a）NMOS管
（b）PMOS管 图7.2.1 有源电阻
1、电流偏置电路
在模拟集成电路中，电流偏置电路的基本形式是电流
镜。所谓的电流镜是由两个
或多个并联的相关电流
支路组成，各支路的电
流依据一定的器件比例
关系而成比例。
1) NMOS基本电流镜
NMOS基本电流镜
由两个NMOS晶体管组
成，如图7.3.1所示。
图(a)，V1=VGS1，V2=VGS1+VGS2；图(b)是一个CMOS的分压器结构，它的分压原 理与NMOS并没有什么区别，它的Vo也可以用上式计算。
图6点，那就是它们的输出电 压值随着电源电压的变化将发生变化。究其原因是因为电漏电压的 波动直接转变为MOS晶体管的VGS的变化。如果电源电压的波动能够被 某个器件“消化”掉，而不对担当电压输出的VGS产生影响就可以使 输出电压不受电源电压波动的影响。
第7章 绝缘栅双极晶体管IGBT
7.2
IGBT的基本特性 的基本特性
2、 IGBT的动态特性 、 的动态特性
U 90% U 10% U 90% I
GE
U
GEM
GEM
GEM
0 IC
CM
I t
d(on)
CM
t t
d(off)
tr
t
f
t fi1 10% I
CM
t fi2 t
0 U
CE
U
t on
CEM
t off
7.3
IGBT的主要参数 的主要参数
1) 最大集射极间电压 CES 最大集射极间电压U
——由内部PNP晶体管的击穿电压确定。
2) 最大集电极电流
——包括额定直流电流IC和1ms脉宽最大电流ICP 。
3) 最大集电极功耗 CM 最大集电极功耗P
——正常工作温度下允许的最大功耗 。
7.3
IGBT的主要参数 的主要参数
7.1
IGBT的结构和工作原理 IGBT的结构和工作原理
IGBT的工作原理 的工作原理
驱动原理与电力MOSFET基本相同，通断由栅射极电压uGE决定。 • 导通 导通：uGE 大于开启电压 GE(th) 时，MOSFET内形成沟道，为 开启电压U 开启电压 晶体管提供基极电流，IGBT导通。 • 导通压降 导通压降：电导调制效应使电阻RN减小，使通态压降小。 • 关断 关断：栅射极间施加反压或不加信号时，MOSFET内的沟道 消失，晶体管的基极电流被切断，IGBT关断。
t
fv1
t
fv2
U O
CE(on)
t
图7.4
IGBT的开关过程
有机光电器件与材料
关键点总结
光电性能测试
评估光电转换效率 考察发光亮度 测量响应速度
稳定性评价
热稳定性测试 光稳定性评估 湿热稳定性检测
性能优化方法
材料设计优化 器件结构调整 工艺流程改进
产业化现状
面临挑战与机遇 产学研协同创新 前景广阔可期
● 05
第五章 有机光电器件应用前 景
有机光电器件在柔性显示领域 的应用
● 03
第3章 有机光电器件制备技 术
有机薄膜制备技 术
有机薄膜制备技术是 制备有机光电器件中 的重要步骤。常用的 制备技术包括溶液法、 真空蒸发法和热转印 法等。这些技术的选 择取决于所需的薄膜 特性和器件应用环境。 不同的制备技术适用 于不同类型的有机薄 膜晶体管，影响着器 件性能和稳定性。
有机光伏器件制备技术
共沉淀法
适用于大面积制 备
真空蒸发法
高纯度薄膜
溶液法
简单易操作
有机发光二极管制备技术
01 有源蒸发
高效率制备
02 共沉淀
低成本生产
03 喷墨印刷
适用于柔性显示
有机光电器件封装技术
负压封装
有效隔绝空气 提高器件稳定性
气体封装
控制器件环境 延长器件寿命
无机封装
提供更高的保护性 用于高要求环境下
● 02
第2章 有机光电器件的工作 原理
有机光伏器件原 理
有机光伏器件是利用 光电效应将光能转换 为电能的器件。其工 作原理包括光子的吸 收、电荷的分离以及 电荷的输运等过程， 通过这些步骤实现光 能转换为电能的功能。
有机光伏器件原理
吸收光子
光能转换
电荷输运
电荷运输至电极
电荷分离
产生电荷对
电子技术基础第七章场效应管
P沟道结型场效应管
D
G
S
D
G
S
场效应管的工作原理
P
G
S
D
UDS
UGS
N
N
N
N
PN结反偏，UGS越大则耗尽区越宽，导电沟道越窄。
UDS较小时
UDS较小时
P
G
S
D
UDS
UGS
N
N
N
N
但当UGS较小时，耗尽区宽度有限，存在导电沟道。DS间相当于线性电阻。
UGS越大耗尽区越宽，沟道越窄，电阻越大。
N
N
沟道中仍是电阻特性，但是非线性电阻。
G
S
D
UDS
UGS
UGS<VpUGD=VP时
N
N
漏端的沟道被夹断，称为予夹断。
UDS增大则被夹断区向下延伸。
G
S
D
UDS
UGS
UGS<VpUGD=VP时
N
N
此时，电流ID由未被夹断区域中的载流子形成，基本不随UDS的增加而增加，呈恒流特性。
场效应管的特性曲线
第二种命名方法是CS××#，CS代表场效应管，××以数字代表型号的序号，#用字母代表同一型号中的不同规格。例如CS14A、CS45G等。
7.3场效应管的命名方法
场效应管可应用于放大。由于场效应管放大器的输入阻抗很高，因此耦合电容可以容量较小，不必使用电解电容器。
场效应管很高的输入阻抗非常适合作阻抗变换。常用于多级放大器的输入级作阻抗变换。
0
UGS=0V
-1V
-3V
-4V
-5V
-2v
1
在高温下，PN结的反向电流增大，栅源极间的电阻会显著下降。
光电器件中晶体管的设计和模拟
光电器件中晶体管的设计和模拟随着社会科技的发展，光电技术已经成为人们生活中不可或缺的一部分。
在各种光电器件中，晶体管是基础且重要的元件之一。
本文旨在介绍光电器件中晶体管的设计和模拟。
整体概述晶体管，也称为三极管，其作用是在电路中起放大、开关、稳压等作用。
晶体管根据不同的用途和制作工艺，分为三种类型：NPN型、PNP型和场效应晶体管。
这里，我们主要讲述NPN型晶体管的设计和模拟。
晶体管的工作原理NPN型晶体管由三层半导体PNP连接而成，其中，中间的N型半导体为基极，与外层的P型半导体组成的射极和发射极相连。
晶体管的工作原理是利用控制电流去控制一个极间电阻，即利用输入信号控制输出信号，由此起到放大、开关或者稳压作用。
晶体管的基本参数在进行NPN型晶体管的设计和模拟之前，需要了解晶体管的基本参数，包括：放大系数β：即晶体管的电流放大倍数，可以通过实验或者理论计算得出。
饱和电流Icmax：晶体管饱和时的最大电流值。
击穿电压VCEO：晶体管的极间电压，如果电压超过此值，则会使晶体管失效。
基本电流Ib：基极电流，是控制晶体管工作状态的决定因素。
晶体管的参数计算在进行晶体管的设计和模拟之前，需要填写晶体管的参数。
一般情况下，我们可以根据实验或者计算得到以下参数：基极电流Ib：计算得出，单位为毫安。
放大系数β：通过测量直流电流放大倍数或者理论计算来得出。
饱和电流Icmax：通过测量或者计算得出，单位为毫安。
击穿电压VCEO：根据晶体管数据手册中的参数填写即可。
晶体管的模拟晶体管的模拟是指根据晶体管的参数进行电路计算，以便确定晶体管的工作性能和输出信号。
晶体管的模拟通常包括两个步骤：1. 静态分析静态分析是指在晶体管的静态工作状态下，参考电路或者计算NPN型晶体管的放大系数、电路增益、极间电阻和电流放大倍数等参数。
这些参数在设计电路和进行负载分析时会非常有帮助。
2. 动态分析动态分析是指在电路中加入信号源，通过模拟不同的输入信号，观察输出信号，进而得到晶体管工作性能的评价。
晶体管电路设计
晶体管电路设计引言晶体管电路设计是电子电路设计中的一个重要方面。
晶体管作为一种半导体器件，广泛应用于各种电子设备中，如计算机、手机、电视等。
本文将介绍晶体管电路设计的基本概念、原理和实践方法。
晶体管基础知识什么是晶体管晶体管，全称为晶体管三极管，是一种用于放大和开关电信号的半导体器件。
它由三个区域构成，分别为发射区、基区和集电区。
晶体管的工作原理是通过控制基极电流来控制集电区电流。
根据晶体管的PN结类型可以分为NPN型和PNP型。
晶体管的应用晶体管广泛应用于电子设备中的各种电路中，如放大电路、开关电路、数字电路等。
晶体管可以放大电信号，实现信号放大，同时也可以作为开关控制电流的通断。
晶体管电路设计的步骤晶体管电路设计涉及多个步骤，下面将逐一介绍。
确定电路需求在进行晶体管电路设计之前，首先需要明确电路的需求。
包括电路的功能、输入输出要求、工作条件等。
根据电路需求确定晶体管的工作模式和参数。
选择合适的晶体管型号根据电路需求和工作模式，选择适合的晶体管型号。
根据晶体管的参数表，比较不同型号的晶体管的特性，如电流增益、最大功率、频率响应等，选择合适的晶体管型号。
绘制电路图根据电路需求和选择的晶体管型号，绘制电路图。
电路图应包括晶体管的引脚连接、元器件连接、电源连接等。
电路图绘制要符合电路设计规范，清晰明了。
计算电路参数根据电路需求和电路图，进行电路参数的计算。
包括电阻、电容、电感等元器件的选取和计算。
同时还需要计算晶体管的偏置电流、工作点等参数。
仿真和调试在进行实际的电路实现之前，可以通过软件仿真工具对电路进行仿真。
通过仿真可以评估电路的性能、稳定性等。
如果发现问题，可以进行调试和优化。
PCB设计和制造完成电路参数计算、仿真和调试后，需要进行PCB （Printed Circuit Board）的设计。
PCB设计是将电子元器件进行布局并进行连线的过程。
完成PCB设计后，可以进行PCB的制造。
实际设计和测试根据PCB设计进行实际的电路制作和组装。
晶体管原理与设计课程设计
晶体管原理与设计课程设计课程背景晶体管是一种重要的半导体电路元器件，其在电子技术领域中具有广泛的应用。
为了系统地学习晶体管的原理和设计，本课程特别针对大学电子信息类专业开设，旨在使学生掌握晶体管的基本结构、特性和参数，理解晶体管的工作原理，掌握CMOS数字集成电路的设计方法和技巧。
课程目标•了解晶体管的基本结构、特性和参数；•理解晶体管的工作原理；•掌握基本的晶体管功率放大电路和数字集成电路设计方法；•学习使用EDA软件进行CMOS数字集成电路设计。
课程大纲1.晶体管的结构和特性•pn结和二极管•MOSFET和BJT晶体管•晶体管的参数及其意义2.晶体管电路的分析•直流电路分析•交流电路分析•晶体管小信号模型3.晶体管功率放大电路设计基础•线性放大电路的设计和分析•大信号放大电路的设计和分析•宽带放大电路的设计和分析4.CMOS数字集成电路设计•逻辑门电路的设计和分析•存储器电路的设计和分析•时序电路的设计和分析5.EDA软件的使用•PSpice电路仿真•LTspice电路仿真•Cadence IC设计流程课程教学方法本课程采用理论教学与实践相结合的教学方法。
理论部分采用课堂讲授与教材自学相结合的方式，使学生可以掌握必要的基础知识。
实践部分采用电路仿真软件进行模拟实验，同时还需要完成一定的电路设计和验证任务。
课后要求学生自主完成作业并提交报告，以检验学生是否掌握了课程中的重点知识。
考核方式考核方式主要包括课堂成绩和实践成绩两部分。
其中，理论部分的课堂教学成绩包括出勤、课堂表现和期中/期末考试等，实践部分的成绩主要包括电路设计报告和综合实验成绩等。
参考书目•《微电子电路》， Sedra和Smith，电子工业出版社•《CMOS数字集成电路设计与仿真》，胡平，清华大学出版社•《模拟电子技术基础》，钟丽明，机械工业出版社总结通过本课程的学习，学生应该可以对晶体管的基本原理有一个较为深入的认识，掌握基本的晶体管电路分析和设计方法，理解CMOS数字集成电路的发展和设计思路，并能自主使用EDA工具进行电路仿真和设计。
第07章 外延
2.
CMOS
生长外延层（ 2-4µm， p-型或本征 ） 生长外延层 （ ， 型或本征） 型或本征 是为了给CMOS器件提供一个光滑、 器件提供一个光滑、 是为了给 器件提供一个光滑 损伤小、 损伤小 、 无 SiOx沉积和低缺陷的完整 性好的表面，以减小漏电流、 性好的表面，以减小漏电流、改善器 件的电学特性，消除闩锁效应。 件的电学特性，消除闩锁效应。
二． 1.
类型 正向外延、反向外延 正向外延、
衬底 上生 在 低 阻 衬底上生 长高 阻外延 层为正向外延。 层为正向外延。 衬底 上生 在 高 阻 衬底上生 长低 阻外延 层为反向外延。 层为反向外延。
3.
直接外延、 直接外延、间接外延
直接外延是用加热、电子轰击或 直接外延是用加热、 外加电场等方法使生长的材料原 子获得能量， 子获得能量 ， 直接迁移沉积在衬 底表面上完成外延生长.如真空淀 底表面上完成外延生长 如真空淀 溅射， 积，溅射，升华等 间界外延是利用化学反应在衬底 表面上沉积生长外延层
§7.2 外延层中的杂质分布
一． 1.
2.
3.
外延生长中的掺杂原理 外延层的掺杂可以采用原位 掺杂方法， 掺杂方法 ， 即杂质原子是在 外延生长过程中被结合到外 延层中。 延层中 。 其优点是能够精确 的控制掺杂的浓度。 的控制掺杂的浓度。 杂质的沉积过程与外延层生 长过程相似， 长过程相似 ， 也存在质量输 运和表面化学反应控制两个 区域。 区域。 杂质和Si的化学动力学性质 杂质和 的化学动力学性质 不同， 不同 ， 使掺入杂质的外延生 长过程变得更加复杂。 长过程变得更加复杂。
①
当Si层的生长速率恒定时 层的生长速率恒定时
T↑→B掺入量 掺入量↑ 掺入量 T↑→P、As掺入量 、 掺入量 掺入量↓