计算机组成原理第六章答案范文
1. 写出下列各数的原码、反码、补码、移码（用8位二进制表示），其中MSB是最高位（符号位），LSB是最低位。如果是小数，则小数点在MSB之后；如果是整数，则小数点在LSB之后。
(1)-59/64 (2)27/128 (3)-127/128 (4)用小数表示-1
(5)用整数表示-1 (6)-127 (7)35 (8)-128
2. 设[x]补=x0.x1x2x3x4，其中xi取0或1，若要使x＞－0.5，则x0、x1、x2、x3、x4的取值应满足什么条件？
3. 若32位定点小数的最高位为符号位，用补码表示，则所能表示的最大正数为 ，最小正数为 ，最大负数为 ，最小负数为 ；若32位定点整数的最高位为符号位，用原码表示，则所能表示的最大正数为 ，最小正数为 ，最大负数为 ，最小负数为 。
4. 若机器字长为32位，在浮点数据表示时阶符占1位，阶码值占7位，数符占1位，尾数值占23位，阶码用移码表示，尾数用原码表示，则该浮点数格式所能表示的最大正数为 ，最小正数为 ，最大负数为 ，最小负数为 。
5. 某机浮点数字长为18位，格式如图2.35所示，已知阶码（含阶符）用补码表示，尾数（含数符）用原码表示。
(1)将(-1027)10表示成规格化浮点数； (2)浮点数(0EF43)16是否是规格化浮点数？它所表示的真值是多少？
图2.35 浮点数的表示格式 6. 有一个字长为32位的浮点数，格式如图2.36所示，已知数符占1位；阶码占8位，用移码表示；尾数值占23位，尾数用补码表示。 图2.36 浮点数的表示格式 请写出： (1)所能表示的最大正数； (2)所能表示的最小负数； (3)规格化数所能表示的数的范围。 7. 若浮点数x的IEEE754标准的32位存储格式为(8FEFC000)16，求其浮点数的十进制数值。
8. 将数(-7.28125)10转换成IEEE754标准的32位浮点数的二进制存储格式。
9. 已知x=-0.x1x2…xn，求证：[x]补=+0.00…01。 10. 已知[x]补=1.x1x2x3x4x5x6，求证：[x]原=+0.。 11. 已知x和y，用变形补码计算x+y，同时指出运算结果是否发生溢出。 (1)x=0.11011 y=-0.10101 (2)x=-10110 y=-00011 12. 已知x和y，用变形补码计算x-y，同时指出运算结果是否发生溢出。 (1)x=0.10111 y=0.11011 (2)x=11011 y=-10011 13. 已知[x]补=1.，[y]补=1.，用变形补码计算2[x]补+1/2[y]补=？，同时指出结果是否发生溢出。
14. 已知x和y，用原码运算规则计算x+y，同时指出运算结果是否发生溢出。
(1)x=0.1011，y=-0.1110 (2)x=-1101，y=-1010 15. 已知x和y，用原码运算规则计算x-y，同时指出运算结果是否发生溢出。
(1)x=0.1101，y=0.0001 (2)x=0011，y=1110 16. 已知x和y，用移码运算方法计算x+y，同时指出运算结果是否发生溢出。
(1)x=-1001，y=1101 (2)x=1101，y=1011 17. 已知x和y，用移码运算方法计算x-y，同时指出运算结果是否发生溢出。
(1)x=1011，y=-0010 (2)x=-1101，y=-1010 18. 余3码编码的十进制加法规则如下：两个一位十进制数的余3码相加，如结果无进位，则从和数中减去3（加上1101）；如结果有进位，则和数中加上3（加上0011），即得和数的余3码。试设计余3码编码的十进制加法器单元电路。
19. 已知x和y，分别用原码一位乘法和补码一位乘法计算x×y。 (1)x=0.10111 y=-0.10011 (2)x=-11011 y=-11111 20. 已知x和y，分别用带求补器的原码阵列乘法器、带求补器的补码阵列乘法器和直接补码阵列乘法器计算x×y。
(1)x=0.10111 y=-0.10011 (2)x=-11011 y=-11111 21. 已知x和y，分别用原码加减交替法和补码加减交替法计算x÷y。 (1)x=0.10011 y=-0.11011 (2)x=- y=-11101 22. 已知x和y，用原码阵列除法器计算x÷y。 (1)x=0.10011 y=-0.11011 (2)x=- y=-11101 23. 设机器字长为8位（含一位符号位），若x=46，y=-46，分别写出x、y的原码、补码和反码表示的机器数在左移一位、左移两位、右移一位和右移两位后的机器数及对应的真值。
24. 某加法器进位链小组信号为C4C3C2C1，最低位来的进位信号为C0，请分别按下述两种方法写出C4C3C2C1的逻辑表达式：
(1)串行进位方式； (2)并行进位方式。 25. 用74181和74182设计如下三种方案的64位ALU。 (1)组间串行进位方式； (2)两级组间并行进位方式； (3)三级组间并行进位方式。 26. 设浮点数的表示格式中阶码占3位，尾数占6位（都不包括符号位）。阶码和尾数均采用含双符号位的补码表示，运算结果的尾数取单字长（含符号位共7位），舍入规则用“0舍1入”法，用浮点运算方法计算x+y、x-y。
(1)x=2-011×(0.) y=2-010×(-0.) (2)x=2-101×(-0.) y=2-100×(0.) 27. 设浮点数的表示格式中阶码占3位，尾数占6位（都不包括符号位），阶码采用双符号位的补码表示，尾数用单符号位的补码表示。要求用直接补码阵列乘法完成尾数乘法运算，运算结果的尾数取单字长（含符号位共7位），舍入规则用“0舍1入”法，用浮点运算方法计算x×y。
(1)x=2011×(0.) y=2-100×(-0.) (2)x=2-011×(-0.) y=2101×(-0.) 28. 设浮点数的表示格式中阶码占3位，尾数占6位（都不包括符号位），阶码采用双符号位的补码表示，尾数用单符号位的原码表示。要求用原码阵列除法完成尾数除法运算，运算结果的尾数取单字长（含符号位共7位），舍入规则用“0舍1入”法，用浮点运算方法计算x÷y。
(1)x=2-010×(0.) y=2-111×(-0.) (2)x=2011×(-0.) y=2101×(-0.) 29. 定点补码加减法运算中，产生溢出的条件是什么？溢出判断的方法有哪几种？如果是浮点加减运算，产生溢出的条件又是什么？
30. 设有4个数：、、、，请问答： (1)其码距为多少？最多能纠正或发现多少位错？如果出现数据，应纠正成什么数？当已经知道出错位时如何纠正？
(2)如果再加上2个数，（共6个数），其码距是多少？能纠正或发现多少位错？
31. 如果采用偶校验，下述两个数据的校验位的值是什么？ (1) (2) 32. 设有16个信息位，如果采用海明校验，至少需要设置多少个校验位？应放在哪些位置上？
33. 写出下列4位信息码的CRC编码，生成多项式为G(x)=x3+x2+1。 (1)1000 (2)1111 (3)0001 (4)0000 34. 当从磁盘中读取数据时，已知生成多项式G(x)=x3+x2+1，数据的CRC码为，试通过计算判断读出的数据是否正确？
35. 有一个7位代码的全部码字为： a： b： c： d： e： f： g： h： i： j： k： l： m： n： o： p： (1)求这个代码的码距； (2)这个代码是不是CRC码。 参考答案 1. 数的各种机器码表示见附表2.1。 附表2.1 数的各种机器码表示 2. 应满足的条件是：①x0=0；②当x0=1时，x1=1且x2、x3、x4不全为0。 3. 1-2-31；2-31；-2-31；-1；231-1；1；-1；-(231-1) 4. (1-2-23)×2127；2-151；-2-151；-(1-2-23)×2127 5. (1)(25C03)16 (2)是规格化浮点数；它所表示的真值是1859×218 6. (1)(1-2-23) ×2127 (2)-2127 (3)规格化数所能表示的正数的范围：2-129～(1-2-23)×2127；所能表示的负数的范围：-2127～-(2-1+2-23)×2-128
7. (-959×2-105)10 8. (C0E90000)16 9. 证明：因为x＜0，按照定义，有 [x]补=2+x =2-0.x1x2…xn =1+(1-0.x1x2…xn) =1+(0.11…11-0.x1x2…xn+0.00…01)
=1++0.00…01 =+0.00…01 10. 证明：因为[x]补=1.x1x2x3x4x5x6，即x＜0，按照定义，有
计算机体系结构第6章答案
计算机体系结构第6章答案一填空题六、输入输出系统（28空）1、连接特性I/O系统容量2、响应时间吞量3、寻道时间旋转时间4、传输时间控制器开销5、从盘面到缓冲存储器从缓冲存储器到主机6、面密度7、提高转速提高记录密度8、可用性可信性9、可用性可信性可靠性10、容量大可靠性高11、RAID1 RAID212、同步异步13、通用串行总线14、必须独占使用15、周边元件扩展接口廉价磁盘冗余阵列六、输入输出系统（10个）6.1 引言6.2 外部存储设备6.3 可靠性、可用性和可信性1、系统可靠性：系统可靠性是指系统从初始状态开始一直提供服务的能力,可靠性通常用平均无故障时间(MTTF)来衡量。
2、系统可用性：系统可用性是指系统正常工作时间在连续两次正常服务间隔时间中所占的比率。
3、系统可信性：系统的可信性是指服务的质量，即在多大程度上可以合理的认为服务是可靠的。
可信性是不可以度量的。
4、故障容忍技术：通过冗余措施，虽然可能出现故障，但是可以通过冗余信息保证服务仍然能够正常进行。
6.4 廉价磁盘冗余陈列RAID5、RAID：即廉价磁盘冗余陈列，通过在磁盘阵列中增加冗余信息来容错，提高磁盘阵列的可靠性。
当单个磁盘失效时，丢失的信息可以通过冗余盘中的信息重新构建。
6、RAID1：亦称镜像盘，使用双备份磁盘。
每当数据写入一个磁盘时，将该数据也写到另一个冗余盘，这样形成信息的两份复制品。
如果一个磁盘失效，系统可以到镜像盘中获得所需要的信息。
镜像是最昂贵的解决方法。
特点是系统可靠性很高，但效率很低。
6.5 I/O设备与CPU和存储器的连接7、PCI：Peripheral Component Interconnect，即外围器件互连，是一种为CPU和外设之间提供高性能数据通道的总线。
8、I/O层次结构：即I/O系统的四级层次结构，在一台大型计算机系统中可以有多个通道，一个通道可以连接多个设备控制器，而一个设备控制器又可以管理一台或多台外围设备。
《计算机组成原理》各章练习参考答案
《计算机组成原理》各章练习题参考答案第一章思考练习题一.填空1.电子数字计算机可以分为专用计算机和通用计算机两类。
2.硬件采用LSI或VLSI的电子计算机属于计算机发展过程中的第四代。
3.存储器中存放数据和程序。
4.一台计算机包括运算、存储、控制、输入及输出五个单元。
5.完成算术运算和逻辑运算的部件是运算器(或ALU)；运算器的核心是加法器；控制、指挥程序和数据的输入、运行以及处理运算结果的部件是控制器。
6.CPU内部连接各寄存器及运算部件之间的总线是内部总线；CPU同存储器、通道等互相连接的总线是系统总线；中、低速I/O设备之间互相连接的总线是I/O总线。
7.在多总路线结构中，CPU总线、系统总线和高速总线相连通过桥实现。
8.计算机软件一般分为系统软件和应用软件。
9.完整的计算机系统由硬件系统和软件系统构成。
10.机器字长是指一台计算机一次所能够处理的二进制位数量。
11.数据分类、统计、分析属于计算机在数据处理方面的应用。
12.计算机是一种信息处理机，它最能准确地反映计算机的主要功能。
13.个人台式商用机属于微型机。
14.对计算机软硬件进行管理，是操作系统的功能。
15.用于科学技术的计算机中，标志系统性能的主要参数是MFLOPS。
16.通用计算机又可以分为超级机、大型机、服务器、工作站、微型机和单片机六类。
17.“存储程序控制”原理是冯.诺依曼提出的。
18.运算器和控制器构成CPU，CPU和主存构成主机。
19.取指令所用的时间叫取指周期，执行指令所用的时间叫执行周期。
20.每个存储单元都有一个编号，该编号称为地址。
21.现代计算机存储系统一般由高速缓存、主存和辅存构成。
22.计算机能够自动完成运算或处理过程的基础是存储程序和程序控制原理。
二.单选1.存储器用来存放( C )。
A.数据B.程序C.数据和程序D.正在被执行的数据和程序2.下面的描述中，正确的是( B )A.控制器能够理解、解释并执行所有的指令及存储结果。
计算机组成原理第六章单元测试（二）（含答案）
计算机组成原理第六章单元测试（二）（含答案）第六章单元测验（二）1、用以指定待执行指令所在主存地址的寄存器是______。
（单选）A、指令寄存器IRB、程序计数器PCC、存储器地址寄存器MARD、数据缓冲寄存器2、下列关于微程序和微指令的叙述中______是正确的。
（单选）A、控制器产生的所有控制信号称为微指令B、微程序控制器比硬连线控制器相对灵活C、微程序控制器的速度一般比硬布线控制快D、同一条微指令可以发出互斥的微命令3、某计算机采用微程序控制器的微指令格式采用编码方式组织，某互斥命令组由4个微命令组成，则微指令寄存器中相应字段的位数至少需( )。
（单选）A、2B、3C、4D、54、多周期CPU中，下列有关指令和微指令之间关系的描述中，正确的是（）。
（单选）A、一条指令的功能通过执行一条微指令来实现B、一条指令的功能通过执行一个微程序来实现C、通过指令的寻址方式实现指令与微程序的映射D、通过指令的形式地址字段实现指令与微程序的映射5、相对于微程序控制器，硬布线控制器的特点是（）（单选）A、指令执行速度慢，指令功能的修改和扩展容易B、指令执行速度慢，指令功能的修改和扩展难C、指令执行速度快，指令功能的修改和扩展容易D、指令执行速度快，指令功能的修改和扩展难6、某型MIPS32指令架构的单周期CPU，其数据通路结构如下图执行指令sub rd, rs, rt 时，应由控制器产生的控制信号PCSrc、regDst、aluSrc、memtoReg、RegWrite分别是( ) (单选)A、0、1、0、0、1B、1、1、0、0、0C、1、0、1、0、1D、0、1、0、1、07、下列关于指令执行流程控制信号同步的描述中，正确的是( ) （多选）A、控制信号的同步方式可能不唯一B、同步控制方式会增加指令的CPIC、同一时钟周期内允许有多个控制信号同时有效D、同一微命令不会在同一指令的不同CPU周期多次有效8、下列有关取指令操作部件的叙述中，正确的是（）（多选）A、取指令操作的延时主要由存储器的取数时间决定B、取指令操作可以和下条指令地址的计算操作同时进行C、单周期CPU数据通路中需使用指令寄存器存放取出的指令D、PC在单周期数据通路中不需要“写使能”控制信号9、下列有关数据通路的叙述中，正确的是（）（多选）A、数据通路由若干操作元件和状态元件连接而成B、数据通路执行的功能由控制部件送出的控制信号选择控制C、ALU属于操作元件，用于执行各类算术和逻辑运算D、通用寄存器属于状态元件，但不包含在数据通路中10、下列关于取指阶段指令流程的描述中，正确的是( ) （多选）A、不同PC增量方式影响取指流程B、取指流程中只有一条数据通路C、CPU内总线结构影响取指流程D、取指流程包含取指和PC增量流程11、下列有关多周期数据通路和单周期数据通路比较的叙述中，正确的是（）（多选）A、单周期处理器的CPI总比多周期处理器的CPI大B、指令执行过程中，单周期处理器中有效的控制信号取值一直不变，而多周期处理器中的有效控制信号的值可能会发生改变C、一条指令执行过程中，单周期数据通路中的每个部件只能被使用一次，而在多周期中同一个部件可使用多次D、多周期中部分器件可以复用12、下面是有关MIPS架构的R-型指令数据通路设计的叙述正确的是（）（多选）A、在R-型指令数据通路中，一定会有一个具有读口和写口的通用寄存器组B、在R-型指令数据通路中，一定有一个ALU用于对寄存器读出数据进行运算C、在R-型指令数据通路中，一定存在一条路径使ALU输出被送到某个寄存器D、执行R-型指令时，通用寄存器堆的“写使能”控制信号一定为“1”13、下面是有关MIPS架构的lw/sw指令数据通路设计的叙述正确的是（) (多选)A、在lw/sw指令数据通路中，一定有一个符号扩展部件用于偏移量的扩展B、在lw/sw指令数搌通路中，ALU的控制信号一定为“add”（即ALU做加法）C、寄存器堆的“写使能”信号在lw指令执行时为“1”，在sw 指令执行时为“0”D、数据存储器的“写使能”信号在lw指令执行时为“0”，在sw指令执行时为“1”参考答案如下：。
计算机组成原理第六章答案
1. 写出下列各数的原码、反码、补码、移码（用8位二进制表示），其中MSB是最高位（符号位），LSB是最低位。
如果是小数，则小数点在MSB之后；如果是整数，则小数点在LSB之后。
(1)-59/64 (2)27/128 (3)-127/128(4)用小数表示-1(5)用整数表示-1 (6)-127 (7)35 (8)-1282. 设[x]补=x0.x1x2x3x4，其中x i取0或1，若要使x＞－0.5，则x0、x1、x2、x3、x4的取值应满足什么条件？3. 若32位定点小数的最高位为符号位，用补码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为；若32位定点整数的最高位为符号位，用原码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为。
4. 若机器字长为32位，在浮点数据表示时阶符占1位，阶码值占7位，数符占1位，尾数值占23位，阶码用移码表示，尾数用原码表示，则该浮点数格式所能表示的最大正数为，最小正数为，最大负数为，最小负数为。
5. 某机浮点数字长为18位，格式如图2.35所示，已知阶码（含阶符）用补码表示，尾数（含数符）用原码表示。
(1)将(-1027)10表示成规格化浮点数；(2)浮点数(0EF43)16是否是规格化浮点数？它所表示的真值是多少？图2.35 浮点数的表示格式6. 有一个字长为32位的浮点数，格式如图2.36所示，已知数符占1位；阶码占8位，用移码表示；尾数值占23位，尾数用补码表示。
图2.36 浮点数的表示格式请写出：(1)所能表示的最大正数；(2)所能表示的最小负数；(3)规格化数所能表示的数的范围。
7. 若浮点数x的IEEE754标准的32位存储格式为(8FEFC000)16，求其浮点数的十进制数值。
8. 将数(-7.28125)10转换成IEEE754标准的32位浮点数的二进制存储格式。
9. 已知x=-0.x1x2…x n，求证：[x]补=+0.00…01。
计算机组成原理第六章答案
计算机组成原理第六章答案文档编制序号：[KKIDT-LLE0828-LLETD298-POI08]1. 写出下列各数的原码、反码、补码、移码（用8位二进制表示），其中MSB是最高位（符号位），LSB是最低位。
如果是小数，则小数点在MSB之后；如果是整数，则小数点在LSB之后。
(1)-59/64 (2)27/128 (3)-127/128 (4)用小数表示-1(5)用整数表示-1 (6)-127 (7)35 (8)-1282. 设[x]补=，其中x i取0或1，若要使x＞－，则x0、x1、x2、x3、x4的取值应满足什么条件3. 若32位定点小数的最高位为符号位，用补码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为；若32位定点整数的最高位为符号位，用原码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为。
4. 若机器字长为32位，在浮点数据表示时阶符占1位，阶码值占7位，数符占1位，尾数值占23位，阶码用移码表示，尾数用原码表示，则该浮点数格式所能表示的最大正数为，最小正数为，最大负数为，最小负数为。
5. 某机浮点数字长为18位，格式如图所示，已知阶码（含阶符）用补码表示，尾数（含数符）用原码表示。
(1)将(-1027)10表示成规格化浮点数；(2)浮点数(0EF43)16是否是规格化浮点数它所表示的真值是多少图浮点数的表示格式6. 有一个字长为32位的浮点数，格式如图所示，已知数符占1位；阶码占8位，用移码表示；尾数值占23位，尾数用补码表示。
图浮点数的表示格式请写出：(1)所能表示的最大正数；(2)所能表示的最小负数；(3)规格化数所能表示的数的范围。
7. 若浮点数x的IEEE754标准的32位存储格式为(8FEFC000)16，求其浮点数的十进制数值。
8. 将数10转换成IEEE754标准的32位浮点数的二进制存储格式。
9. 已知x=…x n，求证：[x]补=+…01。
计算机组成原理课后答案
计算机组成原理课后答案习题解答第一章思考题与习题1．什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？计算机系统是指计算机硬件、软件和数据通信设备的物理或逻辑的综合体。
硬件即指计算机的实体部分。
软件是由计算机运行所需的程序及相关文档硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要4．如何理解计算机组成和计算机体系结构？计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性，通常是指用机器语言编程的程序员所看到的传统机器的属性，包括指令集、数据类型、存储器寻址技术、I/O 机理等等计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细节。
5．冯·诺依曼计算机的特点是什么？(1) 计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成(2) 指令和数据以同等的地位存放于存储器内，并可以按地址寻访(3) 指令和数据均可以用二进制代码表示(4) 指令由操作码和地址码组成(5) 指令在存储器内按顺序存放。
(6) 机器以运算器为中心。
6．画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主要技术指标。
硬件的主要技术指标：(1) 机器字长：指 CPU 一次能处理数据的位数，通常与 CPU 的寄存器位数有关(2) 存储容量：包括主存容量和辅存容量，存放二进制代码的总数＝存储单元个数×存储字长(3) 运算速度：主频、Gibson 法、MIPS 每秒执行百万条指令、CPI 执行一条指令所需时钟周期数、FLOPS 每秒浮点运算次数7．解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
主机——是计算机硬件的主体部分，由CPU+MM（主存或内存）组成；CPU——中央处理器，是计算机硬件的核心部件，由运算器+控制器组成；存储字长——存储器一次存取操作的最大位数；存储容量——存储器中可存二进制代码的总量；机器字长——CPU能同时处理的数据位数；等于处理器内部寄存器位数指令字长——一条指令包含的二进制代码位数；8．解释下列英文代号：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS。
计算机组成原理习题谜底第六章
计算机组成原理课后答案第六章
１ ．如何区别存储器和寄存器？ 两者是一回事的说法对吗？ 解：存储器和寄存器不是一回事。存储器在 CPU 的外边，专门用来存放程序和数据，访 问存储器的速度较慢。寄存器属于 CPU 的一部分，访问寄存器的速度很快。 ２ ．存储器的主要功能是什么？ 为什么要把存储系统分成若干个不同层次？ 主要有 哪些层次？ 解：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价存储系 统和结构各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把 存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。 由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中 高速缓存和主存间称为 Cache － 主存存储层次（Cache 存储系统） ；主存和辅存间称为 主存— 辅存存储层次（虚拟存储系统） 。 ３ ．什么是半导体存储器？ 它有什么特点？ 解：采用半导体器件制造的存储器，主要有 MOS 型存储器和双极型存储器两大类。半导 体存储器具有容量大、速度快、体积小、可靠性高等特点。半导体随机存储器存储的信息 会因为断电而丢失。 ４ ．SRAM 记忆单元电路的工作原理是什么？ 它和 DRAM 记忆单元电路相比有何异 同点？ 解：SRAM 记忆单元由６ 个 MOS 管组成，利用双稳态触发器来存储信息，可以对其进 行读或写，只要电源不断电，信息将可保留。DRAM 记忆单元可以由４ 个和单个 MOS 管组成，利用栅极电容存储信息，需要定时刷新。 ５ ．动态 RAM 为什么要刷新？ 一般有几种刷新方式？ 各有什么优缺点？ 解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随 着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过 程就叫做刷新。常见的刷新方式有集中式、分散式和异步式３ 种。集中方式的特点是读写 操作时不受刷新工作的影响，系统的存取速度比较高；但有死区，而且存储容量越大，死 区就越长。分散方式的特点是没有死区；但它加长了系统的存取周期，降低了整机的速度， 且刷新过于频繁，没有充分利用所允许的最大刷新间隔。异步方式虽然也有死区，但比集 中方式的死区小得多，而且减少了刷新次数，是比较实用的一种刷新方式。 ６ ．一般存储芯片都设有片选端 CS ，它有什么用途？ 解：片选线 CS 用来决定该芯片是否被选中。CS ＝ ０ ，芯片被选中；CS ＝ １ ，芯片 不选中。 ７ ．DRAM 芯片和 SRAM 芯片通常有何不同？ 解：主要区别有： ① DRAM 记忆单元是利用栅极电容存储信息；SRAM 记忆单元利用双稳态触发器来存储 信息。 ② DRAM 集成度高，功耗小，但存取速度慢，一般用来组成大容量主存系统；SRAM 的 存取速度快，但集成度低，功耗也较大，所以一般用来组成高速缓冲存储器和小容量主存 系统。 ③ SRAM 芯片需要有片选端 CS ，DRAM 芯片可以不设 CS ，而用行选通信号 RAS 、 列选通 CAS 兼作片选信号。 ④ SRAM 芯片的地址线直接与容量相关，而 DRAM 芯片常采用了地址复用技术，以减少 地址线的数量。 ８ ．有哪几种只读存储器？ 它们各自有何特点？ 解：MROM ：可靠性高，集成度高，形成批量之后价格便宜，但用户对制造厂的依赖性
国开作业计算机组成原理-第六章 测试93参考（含答案）
题目：根据存储器介质运行原理的重大差异，可以把存储器分为（）选项A：半导体存储器、光存储器
选项B：半导体存储器、磁存储器、光存储器
选项C：磁存储器、光存储器三种
选项D：半导体存储器、磁存储器
答案：半导体存储器、磁存储器、光存储器
题目：在计算机系统中，由（）组成多级存储器系统
选项A：半导体存储器、磁存储器、高速缓冲存储器
选项B：高速缓冲存储器、主存储器、辅助存储器
选项C：半导体存储器、磁存储器、辅助存储器
选项D：主存储器、辅助存储器、光存储器
答案：高速缓冲存储器、主存储器、辅助存储器
题目：在ROM存储器中必须有（）电路，需要刷新的是（）
选项A：地址译码，动态存储器
选项B：数据写入，RAM
选项C：刷新，静态存储器
选项D：再生，ROM
答案：地址译码，动态存储器
题目：某一RAM芯片，其容量为1024×8位，除电源端和接地端外，连同片选和读/写信号该芯片引出脚的最小数目应为（）
选项A：23
选项B：17
选项C：19
选项D：20
答案：20
题目：若主存每个存储单元为16位，则（）
选项A：其地址线与16有关
选项B：其地址线为8位
选项C：其地址线与16无关
选项D：其地址线也为16位
答案：其地址线与16无关
题目：主存储器容量的扩展有（）。
选项A：位扩展、字扩展
选项B：位扩展、字位同时扩展
选项C：字扩展、字位同时扩展
选项D：位扩展、字扩展、字位同时扩展
答案：位扩展、字扩展、字位同时扩展。
计算机组成原理第六章单元测试(一)(含答案)
第六章单元测验（一）1、通常情况下，不包含在中央处理器(CPU)芯片中的部件是（）（单选）A、ALUB、控制器C、寄存器D、DRAM2、一定不属于冯•诺依曼机体系结构必要组成部分的是（）（单选）A、ROMB、CPUC、CacheD、RAM3、冯•诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU依据（）来区分它们(单选)A、指令和数据的表示形式不同B、指令和数据的寻址方式不同C、指令和数据的访问时间不同D、指令和数据的地址形式不同4、指令寄存器的位数取决于______。
（单选）A、存储器的容量B、指令字长C、机器字长D、存储字长5、下列寄存器中，对汇编语言程序员不透明的是（）（单选）A、存储器地址寄存器(MAR)B、程序计数器(PC)C、存储器数据寄存器(MDR)D、条件状态寄存器6、PC存放的是下一条指令的地址，故PC的位数与（）的位数相同A、指令寄存器IRB、指令译码器IDC、主存地址寄存器MARD、程序状态字寄存器PSWR7、某计算机字长32位，在执行指令的顺序寻址时，PC的增量值为（）（单选）A、1B、2C、4D、88、某计算机指令集中包含有RR型运算指令、访存指令Load、Store、分支指令Branch和跳转指令Jump。
若采用单周期数据通路实现该指令系统，若指令存储器和数据存储器的时延都是3ns;ALU时延为2ns;寄存器文件读写时延都是1ns。
在不考虑多路复用器、控制单元、PC、符号扩展单元和传输线路等延迟的情况下，该计算机时钟周期至少为（）。
（单选）A、6nsB、8nsC、9nsD、10ns9、在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这种控制方式属于______。
（单选）A、同步控制B、异步控制C、联合控制D、分散控制10、下列不属于控制器功能的是（）（单选）A、指令的顺序控制B、操作控制C、算术与逻辑运算D、异常控制11、不会影响指令执行流程的是( ) （单选）A、操作数的寻址方式B、CPU内总线结构C、指令的功能D、ALU的进位方式12、以下给出的事件中，无须异常处理程序进行处理的是（）。
白中英计算机组成原理第六章答案.ppt
10、采用串行接口7位ASCII码传送，带有1位奇校验位、1位起 始位和1位停止位，当波特率为9600波特时，字符传送速率 为（ A ）。
A、960
B、873
C、1371
D、480
11、系统总线中地址线的功能是（ D ）。 A、选择主存单元地址 B、选择进行信息传输的设备
C、选择外存地址
D、指定主存和I/O设备接口电路的地址 12系统总线中控制线的功能是（ A ）。 A、提供主存、 I/O接口设备的控制信号和响应信号 B、提供数据信息 C、提供时序信号
第6章 总线系统
1、比较单总线、双总线、三总线结构的性能特点。
单总线结构
使用一条系统总线来连接CPU、内存和I/O设备；
特点：简单易行；系统总线负载重；
双总线结构
ቤተ መጻሕፍቲ ባይዱ
在CPU和主存之间专门设置了一组高速的存储总线；
保持单总线结构优点的基础上，减轻了CPU的负担；
三总线结构
在各外部设备与通道之间增加一组I/O总线。
提高了CPU工作效率，同时也最大限度的提高外设的工作 速度；但硬件成本进一步增加。
8、同步通信之所以比异步通信具有较高的传输频率，是因为同 C 步通信（ ）。 B、总线长度较短 A、不需要应答信号
C、用一个公共时钟信号进行同步
D、各部件存取时间比较接近
9、在集中式总线仲裁中，（ B ）方式响应时间最快，（ A ） 方式对（ C ）最敏感。 A、菊花链方式 C、电路故障 B、独立请求方式 D、计数器定时查询方式
D、提供主存、 I/O接口设备的响应信号
20、某总线在一个总线周期中并行传送8个字节的信息， 假设一个总线周期等于一个总线时钟周期，总线 时钟频率为70MHz，总线带宽是多少？