常用组合逻辑电路与应用

（4）化简并写出逻辑代数式
B0
G0 B1B0 B1 B0 B1 B0 G1 B2 B1 B2 B1 B2 B1 B1
G2 B3 B2 B3 B2 B3 B2 B3 B2
B2
G3 B3
（5）、由逻辑代数式画出逻辑图 @
G2 B1B0
B3B2 00 01 11 10 00 0 0 0 0
01 1 1 1 1 11 Φ Φ Φ Φ 10 1 1 Φ Φ
G3Байду номын сангаас诺图
G3 B1B0
B3B2 00 01 11 10 00 0 0 0 0
01 0 0 0 0
11 Φ Φ Φ Φ
10 1 1 Φ Φ
3.2 组合逻辑电路的分析和设计
01000110
01010111
01100101
01110100
10001100
10011101
1 0 1 0ΦXXX
1 0 1 1XXXX
1 1 0 0XXXX
1 1 0 1XXXX
1 1 1 0XXXX
1 1 1 1XXXX
3.2 组合逻辑电路的分析和设计
（3）根据真值表，填写输出函数卡诺图
G0 B1B0 G0卡诺图 B3B2 00 01 11 10
• 电路设计的步骤
（1）根据对电路逻辑功能的要求，列出真值表；（2）由其值表写出逻辑表达式；（3）简化和变换逻辑表达式，从而画出逻辑图。
• 注意点
组合逻辑电路的设计，通常以电路简单，所用器件的数目和种类最少为目标
• 实例 @
3.2 组合逻辑电路的分析和设计
• 例：试设计将十进制的四位二进制码（8421）BCD 转换成典型格雷码
第三章常用组合逻辑电路芯片
及应用（8）
引言 3.1 组合逻辑电路的基本概念 3.2 组合逻辑电路分析和设计方法 3.3 组合逻辑电路中的竞争冒险 3.4 常用组合逻辑电路芯片及应用小结
引言
典型数字控制系统实例
从本章开始，将介绍这些中、大规模集成组合逻辑电路。常用的中、大规模集成组合逻辑电路有编码器和译码器、数据选择器和数据分配器、数值比较器、算术逻辑运算单元。对于这些常用的集成组合逻辑电路，着重分析它们的功能及基本的应用方法。在学习这些内容的过程中，要以前面所学习的真值表、逻辑代数、卡诺图等作为工具，进行逻辑电路的分析与设计。@
00 0 1 0 1
01 0 1 0 1
11 X Φ Φ Φ
10 0 1 Φ 1
G1 B1B0 G1卡诺图 B3B2 00 01 11 10
00 0 0 1 1
01 1 1 0 0
11 Φ Φ Φ Φ
10 0 0 Φ Φ
3.2 组合逻辑电路的分析和设计
（3）根据真值表，填写输出函数卡诺图
G2卡诺图
• 实例 @
3.2 组合逻辑电路的分析和设计
例：试分析如图所示电路的逻辑功能。图中输入信号A、B、 C、D是一组四位二进制代码
W
X
Y
&
&
&
&
&
&
&
&
&
&
&
&
A
B
C
D
3.2 组合逻辑电路的分析和设计
•解（1）写出逻辑表达式：
W A AB ABB X W WC WCC Y X XD XDD
引言
每瓶药片的设定数（BCD编码数）
0123 4567 89- +
编
寄
码
存
器
器
设定键盘
阀门
药片数传感器
瓶内实际药片数（十进制）
计数器
瓶内实际药片数（十进制）
码制转换器
加法器
新瓶到位计数器清零
译码器
每瓶药片的设定数（十进制）
比较器
每瓶的药片数总装瓶药片数
量显示
译码器
寄
比较相等信号
（2）进行化简：
W AAB+ ABB AB AB A B X WC +W C ( A B) C A B C A B C Y XD XD (A B C) D A B C D A B C D
3.2 组合逻辑电路的分析和设计
（3）列真值表：
（4）功能说明：由真值表可知，
Y0
Y1
Y
：
输
：
出
Ym-1
@
3.1 组合逻辑电路的基本概念
• 组合逻辑电路特点：
（1）输出、输入之间没有反馈延迟通路；（2）电路中不含记忆单元。
• 组合电路逻辑功能表示：
组合电路是逻辑函数的电路实现，所以表示逻辑函数的几种方法—真值表、卡诺图、逻辑表达式及时序图均可表示组合电路的逻辑功能
• 组合逻辑电路的分类：
• 解：
（1）分析题意，确定输入变量与输出变量的数目
8421BC D B3 B2 B1B0
格雷码 G3G2G1G0
@
3.2 组合逻辑电路的分析和设计
（2）列真值表
输入变量
输出变量
B3 B2 B1 B0 G3 G2 G1 G0
00000000
00010001
00100011
00110010
3.1 组合逻辑电路的基本概念
• 组合逻辑电路定义：
在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前状态无关的逻辑电路称为组合逻辑电路。
A0
A A1 输：入：
An-1
组合逻辑电路
Y0=F0(A0,A1, …,An-1)
Y0=F0(A0,A1, …,An-1)
﹕
﹕
Ym-1=Fm-1(A0,A1, …,An-1)
此电路实现的逻辑功能是检奇电路。@
A
B
C
D
Y
0
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
0
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
0
0
0
1
1
0
0
1
0
1
0
1
0
0
1
0
1
1
1
1
1
0
0
0
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
3.2 组合逻辑电路的分析和设计
• 电路设计的目的
组合逻辑电路设计的目的是根据逻辑功能设计出实现该功能的电路。
按照功能特点可分为：编码器、译码器、数据选择器、分配器、比较器、加法器等。@
3.2 组合逻辑电路的分析和设计
• 电路分析的目的
目的是为了确定已知电路的逻辑功能，所以分析的结论是指出电路所实现的逻辑功能。
• 电路分析的步骤
（1）由逻辑图写出各输出端的逻辑表达式；（2）化简和变换各逻辑表达式；（3）列出真值表；（4）根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。
存
码制转换器
器
远程控制台
MUX
3.3 组合逻辑电路中的竞争冒险
• 3.3.1 产生竞争冒险的原因 • 3.3.2 消去竞争冒险的方法
3.4 常用组合逻辑电路芯片及应用
3.4.1 编码器 3.4.2 译码器和数据分配器 3.4.3 数据选择器 3.4.4 数值比较器 3.4.5 算术运算器 3.4.6 常用组合逻辑电路应用实例

合集下载

4常用组合逻辑电路

4选1数据选择器功能表输入输出使能地址数据 G A1 A0 D3D2D1D0 Y 1 X X XXXX 0 X X X D0 D0 0 0 0 1 X X D1 X D1 0 1 0 X D2 X X D2 1 1 D3 X X X D3
RBI =0且A3 ～ A0=0时,使Ya ～ Yg=0,全灭. RBO :RBI=0,A3～A0=0时,RBO=0;否则RBO=1
多个译码器的连接
三,数据分配器
数据分配器是将一个输入数据根据需要送到多个不同的输出通道上.
Y0 Y1 Y2n-1
数据输入
n位通道选择信号
数据输入例: 地址输入
00 X
&
01
& 1
B 11 10
X
B
Y3
A
1
X
01 11 X
X X
X
+UCX X
X X
Y2 10 Y X Y1 0
2,二 — 十进制编码器将十个状态(对应于十进制的十个代码)编制成BCD码. 十个输入输入:Y0 Y9 输出:ABCD 列出状态表如下: 四位
2,二 — 十进制编码器
8421BCD编码表输出十进制数 ABCD 0 ( y0 ) 0000 1 ( y1 ) 0001 2 ( y2 ) 0010 3 ( y3 ) 0011 4 ( y4 ) 0100 5 ( y5 ) 0101 6 ( y6 ) 0110 7 ( y7 ) 0111 8 ( y8 ) 1000 9 ( y9 ) 1001 输入
&
Y2 = B A
1
Y3 = BA
EI=0 — 译码器工作
EI
EI=1—译码器被封锁

第4章组合逻辑电路

25
4.3 编码器
主要内容：
编码器的概念由门电路构成的三位二进制编码器由门电路构成的二-十进制编码器优先编码器的概念典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（数字或符号）编成相应的若干位二进制代码的过程，称为编码。实现编码功能的电路称为编码器。编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时刻仅对优先级别高的输入端信号响应，优先级别低的输入端信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路例4-4 用与非门设计一个三变量“多数表决电路”。解：（1）进行逻辑抽象，建立真值表：用A、B、C表示参加表决的输入变量，“1”代表赞成，“0”代表反对，用F表示表决结果，“1”代表多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)

2,4 组合逻辑电路

1 、学习目的本章的基本任务是学习逻辑代数常用基本定律、恒等式和规则;掌握逻辑代数的变换与逻辑代数的卡诺图化简；熟练掌握组合逻辑电路的分析设计方法。

为学习数字电路后续章节提供坚实的理论基础。

要求掌握得非常熟练2、本章学习要求1）应熟悉的内容A．组合逻辑电路的定义。

B．逻辑函数最简的标准。

2）应掌握的内容A．无用项（任意项）的概念，表示。

3）应熟练掌握的内容A．逻辑代数的基本定律和恒等式B．逻辑代数的基本规则。

C．逻辑函数的代数变换与化简。

D．逻辑函数的最小项表示。

逻辑符号图，真值表。

E．卡诺图化简法（二，三，四变量卡诺图的排列，逻辑函数如何填卡诺图，逻辑相邻，化简步骤）。

F．组合逻辑电路的分析和设计方法。

G．组合逻辑电路中的竞争冒险产生的原因，类型，会用增加冗余项的方法消除冒险。

3、本章重点难点分析1）注意逻辑运算的优先顺序，按高到低排为：“非”，“与”，“或”。

在运用对偶和反演规则时注意不能改变优先顺序。

2）对偶规则和反演规则在变换时，反号不做变换。

3）掌握P90表3.1.1的定律（注意等号两边的形式）思考：L A BC D E L ,?=+++=已知A(B C)D E=+AB+AC+BC=AB+AC增项消项法：AB+AC+BC D =AB+AC推论思考：AB+AC+BC(D+F)=?=AB+AC增加BC消去BC组合逻辑电路中消除冒险组合逻辑电路化简代数化简法：运用逻辑代数的基本定律和恒等式进行化简的方法。

1=+A A ABB A =+方法：并项法:吸收法：A + AB = A消去法：BA B A A +=+C AB AB +=CAB +=配项法：CA =AB +BA F E BCD AB A L =++=)(C B C A AB L ++=C B A AB )(++=A+AB=A+B C B C A AB L ++=CB A AC A AB )(+++=C B A C AB C A =AB +++C B A C B A L +=BA C CB A =+=)()()(B C A C A C AB AB +++=1=+A A 5）逻辑函数的代数化简与化简法主要掌握“与或”表达式的化简，其余形式可变换成“与或式”再化简。

电子技术数字电路第3章组合逻辑电路

是F，多数赞成时是“1”，否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成二进制代码。
n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现

数字电路第四章组合逻辑电路

(3)逻辑表达式：
Y A B C A B C A B C ABC A B CB C A B CB C ABC R AB BC AC AB BC AC

（4）画出电路（见仿真）
2、下图所示是具有两个输入X、Y和三个输出Z1、Z2、 Z3的组合电路。写出当X>Y时Z1 ＝1；X=Y时 Z2 ＝1；当X<Y时Z3 ＝1，写出电路的真值表，求出输出方程。解：A、列真值表： B、写出函数表达式：
可在K图中直接圈1化简得最简与或式。再对最简与或式两次求反进行变换。 A C A B C B C
n 1 n n n n n n
B n Cn A n Cn A n B n B n C n A n Cn A n B n
C、画出逻辑电路：
4、设计一组合电路，当接收的4位二进制数能被4整除时，使输出为1。 A 、列真值表：数N＝8A+4B+2C+D 注：0可被任何数整除 B、写逻辑函数式：画出F的K图
3、优先编码器
优先编码器常用于优先中断系统和键盘编码。与普通编码器不同，优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。
常用的MSI优先编码器有10线—4线(如74LS147)、
8线—3线(如74LS148)。
Cn 1 Cn 1 Bn Cn A n Cn A n Bn
2)、用异或门实现Dn：
An Bn C n An Bn C n An Bn C n
3)、用与非门实现 Cn+1：
Dn An Bn C n An Bn C n An BnC n An BnC n

组合逻辑电路 4组合逻辑电路的分析

2021/7/28
14
4.2 组合逻辑电路的设计
一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。二、组合逻辑电路的设计步骤
1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义； 2、根据逻辑描述列出真值表； 3、由真值表写出逻辑表达式; 4、根据器件的类型,简化和变换逻辑表达式; 5、画出逻辑图。
1
C 1
& & Z
&
Z AC AC
2021/7/28
6
4.1 组合逻辑电路分析
A 1
B 1
C 1
X
&
&
&
Y
& & Z
&
3、列写真值表真值表
AB CXY Z
2、表达式变换
0 0 0 00 0
0 0 1 00 1
X=A
0 1 0 01 0
0 1 1 01 1
Y AB AB AB AB 1 0 0 1 1 1
解：1. 写出输出逻辑表达式
A
B
S Z2 Z3 Z2 Z3
A AB B AB
A(A B) B(A B)
AB AB A B
C Z1 AB
2. 列写真值表。
3. 确定逻辑功能：半加器
2021/7/28
& Z2
A AB
&
Z1
AB
& S
& Z3
B AB
1
C
输入 AB 00 01 10 11
0000
0000 1 1 1 1 G2 G3 1 1 1 1

5.1组合逻辑电路(1)全加器

&
◇用与或非门实现
RA00 G 0 1 1 01 11 10
利用填1格，圈0格，
0
0 1 0 1 1 1
RAG R AG R AG
R
写出Z的逻辑表达式，
等式两边求反，得出与或非表达式。
& 1 & A
1
Z RAG R AG R AG
Z R AG R AG R AG
最后画出用与或非门实现的逻辑电路图。
0 1
1 1 1 1
1 0
0 0 0 1
0 0
0 1 1 0
0 0
1 0 1 0
1 1
1
1 1
1
0 1
1
1 0
1
3 2 Q 1 0 Ci
W X Y Z
例4：用两片超前进位全加器实现两个8421 BCD码的相加。输入：8421BCD码A3A2A1A0 和B3B2B1B0 输出：8421BCD码D4D3D2D1D0 列真值表： Cn m(10,11,12,13,14,15,16,17,18) S3S2 CO m(10,11,12,13,14,15) 00 01 11 10 S1S0 1 00 CO S3S2 S3S1 逻辑图如图：
Si COi 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1
10
Si m(1,2,4,7)
Ai Bi CIi
COi m(3,5,6,7)
Ai Bi ACIi BiCIi i
Si AiBi CIi 00 0 1
01 11
1
1
COi AiBi CIi 00 0 1
串行进位全加器：并行相加，串行进位

组合逻辑电路

第三章组合逻辑电路基本知识点*组合逻辑电路的特点*组合逻辑电路功能的表示方法及相互转换*组合逻辑电路的分析方法和设计方法*常用集成组合逻辑电路的逻辑功能、使用方法和应用举例*组合逻辑电路中的竞争–冒险现象及消除竞争–冒险现象的常用方法3.1概述在数字电路中根据逻辑功能的不同特点，可将其分为两大类：一类是组合逻辑电路，另一类是时序逻辑电路。

组合逻辑电路在逻辑功能上的共同特点是：任意时刻的输出状态仅取决于该时刻的输入状态，与电路原来的状态无关。

在电路结构上的特点是：它是由各种门电路组成的，而且只有从输入到输出的通路，没有从输出到输入的反馈回路。

由于组合逻辑电路的输出状态与电路的原来状态无关，所以组合逻辑电路是一种无记忆功能的电路。

由此可知第二章中介绍的各种门电路都属于组合逻辑电路。

描述一个组合逻辑电路逻辑功能的方法很多，通常有：逻辑函数表达式、真值表、逻辑图、卡诺图、波形图五种。

它们各有特点，又相互联系，还可以相互转换。

3. 2逻辑功能各种表示方法的特点及其相互转换一、逻辑功能各种表示方法的特点1、逻辑函数表达式逻辑表达式是用与、或、非等基本运算来表示输入变量和输出函数因果关系的逻辑代数式。

其特点是形式简单、书写方便，便于进行运算和转换。

但表达式形式不唯一。

2、真值表真值表是根据给定的逻辑问题，把输入变量的各种取值的组合和对应的输出函数值排列成表格。

其特点是：直观、明了，可直接看出输入变量与输出函数各种取值之间的一一对应关系。

真值表具有唯一性。

3、逻辑图逻辑图是用若干基本逻辑符号连接成的电路图。

其特点是：与实际使用的器件有着对应关系，比较接近于实际的电路，但它只反映电路的逻辑功能而不反映电气参数和性能。

同一种逻辑功能可以用多种逻辑图实现，它不具备唯一性。

4、卡诺图卡诺图是按相邻性原则排列的最小项的方格图。

它实际上是真值表的特定的图示形式。

其特点是在化简逻辑函数时比较直观容易掌握。

卡诺图具有唯一性，但化简后的逻辑表达式不是唯一的。

常用组合逻辑电路模块

的全部最小项取反。
禁止译码状态下，输出均为１
74138集成译码器的功能表
从真值表可知，每组3个变量输入，在8个输出中只有一个引脚为 “0”（且正好与输入代码是一一对应），其余7个全为“1”，这种译码输出称为低电平效；根据输出引脚哪一条线有效，就可知道具体输入的二进制代码是哪一种组合，这就是译码功能。输入为3位二进制数，输出为8条引线，此电路习称为3-8线译码器。
（1）二~十进制编码器
十个按键8421码ቤተ መጻሕፍቲ ባይዱ码器功能表
（2）优先编码
二-十进制（9-4）优先编码器74HC147
二-十进制（9-4）优先编码器74HC147功能表
（3）编码器的扩展由编码器的输入端不够时，可以利用编码器的使能端来实现扩展。如74148是83线编码器，只能对8条输入线进行编码，但如要对16条输入线进行编码，则可以用两块74148进行编码，编码输出4位二进制码的优先编码器。
据3个二进制数相加及加法规则，不难列出全加器的真值表。表中Ai、Bi为两个1位二进制数，Ci是低位的进位数，Si为全加和， Ci+1是向相邻高位的进位数。
据表可得Si和Ci+1的逻辑表达式：
Si Ai B i Ci Ai Bi C i Ai B i C i Ai Bi Ci Ci ( Ai B i Ai Bi ) C i ( Ai Bi Ai B i ) Ai Bi Ci Ci 1 Ai Bi Ci Ai B i Ci Ai Bi C i Ai Bi Ci Ci ( Ai Bi Ai B i ) Ai Bi (C i Ci ) Ci ( A B) Ai Bi
(2)数字显示译码器
数字显示译码器将BCD代码译成数码管显示字所需要的相应高、低电平信号，使数码管显示出BCD代码所表示的对应十进制数，这是一种代码译码器。 74HC4511 是 8421BCD 码七段显示译码器。

《数字电子技术》第3章组合逻辑电路

Y1 I2 I3 I6 I7
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编信号
编码器
编码器
二进制编码器二-十进制编码器
二进制代码一般编码器
优先编码器一般编码器优先编码器
（1）二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻辑问题求出实现这一关系的逻辑电路。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。