序列信号发生器
辽宁工业大学
数字系统综合实验课程设计（论文）题目：序列发生器设计
院（系）：电子与信息工程学院
专业班级：通信091
学号：
学生姓名：
指导教师：
教师职称：
起止时间：2011.12.12—2011.12.26
课程设计（论文）任务及评语
目录
第1章序列信号发生器的原理介绍 (1)
1.1序列信号发生器的原理介绍 (1)
1.2 计数器介绍 (1)
1.3 数据选择器介绍 (1)
第2章序列发生器的设计与仿真 (2)
2.1实验要求 (2)
2.2 利用74160及74151芯片设计序列发生器 (2)
2.3设计步骤 (4)
2.4设计逻辑图 (5)
2.5编译并仿真 (6)
第3章实验箱连接图 (6)
第4章实验总结 (7)
4.1实验设计分析 (7)
4.2总结 (7)
参考文献 (8)
第1章序列信号发生器的原理介绍
1.1序列信号发生器的原理介绍
在数字电路设计中，有些时候需用一组非常特殊的数字信号。一般情况下我们就将这种特殊的串行数字信号叫做序列信号。生成这样的一组特定序列信号的电路叫做序列信号发生器。
序列信号发生器的设计方法有多种：
(1)使用环形计数器设计“1000…0”型序列信号发生器;
(2)使用扭环计数器设计“11…100…0”型序列发生器；
(3)任意类型的序列发生器
a.使用D触发器设计序列发生器
b.使用计数器和多路复用器设计序列发生器
c.用移位寄存器和反馈组合电路（分立门电路，译码器，多路复用器）设计
1.2 计数器介绍
在设计数字电路时用的比较多时序电路可能就是计数器。它不仅可以用于对时钟脉冲计数，也可以用于分频、节拍脉冲以及脉冲序列还有就是进行数字运算。总之用法非常的广泛，计数器的种类非常繁多。计数器可以分为同步计数器和异步计数器这样2种。在同步计数器中，当时钟脉冲输入时触发器翻转是同步发生的。然而在异步计数器中，触发器的翻转有先后顺序，不是在同一时间发生的。另外计数器还有三种。随着计数脉冲的不断输入而作增加计数的叫做加法计数器，做减少计数的叫做减法计数器，可以增加也可以减少的叫做可逆计数器。
1.3 数据选择器介绍
在数字电路的设计过程中，有时候我们要从一组输入数据中选出一个出来，这个时候我们就要用到数据选择器。常见的数据选择器有四类型。4选1、2选1、8选1、16
选1，这四种类型。就8选1数据选择器而言，它有三个地址段A、B、C，8个数据端，一个输出端。
8选1数据选择器：D0,D1,D2,D3,D4,D5,D6,D7为数据输入端；A2,A1,A0为地址信号输入端，Y为输出端。
第2章序列发生器的设计与仿真
2.1实验要求
设计一个序列发生器，产生10位的序列信号1010110111，并用MAX+PLUSⅡ验证设计的正确性。
设计要求：
1．熟练掌握组合逻辑电路的设计思路和方法；
2．熟练掌握MAX+PLUSⅡ原理图输入方法；
3．熟练掌握MAX+PLUSⅡ仿真方法并对设计进行仿真验证，直至得出正确的设计方案；
4．熟练掌握序列发生器的设计方法。
2.2 利用74160及74151芯片设计序列发生器
本次实验，运用了74160计数器以及74151数据选择器，通过MAX+PLUSⅡ找到它们的逻辑图，来开始设计编译电路。
（1）74160计数器是同步式预置数计数器，74160的逻辑图如图2.1所示，74160的功能表如表2.1所示。
图2.1 74160芯片
表2.1 74160的功能表
（2）74151数据选择器，它的引脚排列如图2.2所示。74151芯片的真值表如表2.2所示。
图2.2 74151芯片
表2.2 74151真值表
2.3设计步骤
序列长度是10，故有10个状态，状态图解如图2.4所示，可作状态转换表如表2.3
表2.3状态转换表
图2.3 状态图
于是，可得到状态方程：
Q1*=Q1’Q2Q3Q4+Q1Q2’Q3’Q4’
Q2*=Q1’Q2’Q3Q4+Q1’Q2Q3’+Q1’Q2Q3Q4’
=Q1’Q2’Q3Q4+Q1’Q2(Q3’+Q4’)
Q3*=Q1’Q2’(Q3’Q4+Q3Q4’)+Q1’Q2(Q3’Q4+Q3Q4’)
=Q1’Q4Q3’+Q1’Q4’Q3
Q4*=Q1’Q2’Q4’+Q1’Q2Q4’+Q1Q2’Q3’Q4’
=(Q1’+Q2’Q3’)Q4’
输出方程：Y=Q1’Q2’Q3’+Q1’Q2Q4+Q1’Q2’Q3Q4’+Q1’Q2Q3’Q4’
2.4设计逻辑图
通过状态方程，于是JK触发器实现可作逻辑图，应用Max+plusⅡ设计图如下：Array
图2.4 序列信号发生器设计图
2.5编译并仿真
设计完成后，经过编译，没有发现错误和警告。当设计文件被编译好,并在波形编辑器中将输入波形编辑完毕后,就可以进行行为仿真了,通过仿真可以检验设计的逻辑关系是否准确.图2.6即为该序列发生器的仿真图片截图。其中，t为输入时钟周期，y为输出信号。由图可知，第一个时钟周期上升沿所对应输出y为1，依次不难看出，输出的序列信号为：1010110111。由此可验证出仿真结果与实验要求一致，因此，可检验出设计的序列发生器是正确的。
图2.5 序列发生器仿真
第3章实验箱连接图
根据设计电路可连接至实验箱进行进一步验证，连接电路如图3.1，当灯亮时表示输出为“1”，灯灭时表示输出为“0”，经过验证，通过观察，得出输出结果为“1010110111”，且循环输出，因此，进一步验证出本次实验的正确性。
图3.1 实验箱电路图
第4章实验总结
4.1实验设计分析
实验起初，经过思考与研究，我决定利用D触发器来尝试设计电路，这个实验需要用到4个D触发器来进行，通过状态转换图和卡诺图得到状态转换方程，然后求出输出方程，再求出驱动方程，接着可用D触发器和门电路设计序列信号发生器，连线比较复杂，将电路设计完成连线后，依然存在一些错误，又经过仔细的检查与修改连线，终于将电路设计完成。设计完成后，我通过MAX+PLUSⅡ进行编译仿真，仿真出来的图像与实验要求的结果一致，然后我按照电路接到实验箱来进一步验证该电路是否正确。连线完成后，发现灯开始闪烁，但是当一个周期完成后灯并没有循环闪烁，而是停留在亮着的状态，即“1”的状态，通过仿真的结果观察，也发现了这一缺点，通过思考未能解决不循环问题，因此，我决定尝试一下其他的方法来设计电路。
又经过与同学的讨论和研究，我选择了使用JK触发器来做这个实验，这样的话，只需要74160和74HC151两个芯片即可完成，电路则相对简单，连线也不易出错。首先列出状态转换表，利用状态转换表可得出状态方程和输出方程，由输出方程进行连线，连线完成后，通过MAX+PLUSⅡ进行编译仿真，发现仿真图像循环，并且结果与实验要求结果一致，于是将电路连接到实验箱，进行进一步的验证。通过观察，发现灯闪烁且与序列发生器实验结果相同，并且可以循环闪烁。相比之下，利用JK触发器来做序列信号发生器连线比较简单，而且能周期性的输出信号，能够自启动，更符合本次课设的要求。
4.2总结
以上为本次课设设计序列发生器的内容，通过两次的设计过程，我发现电路的设计是多种多样的，只有经过反复的实验与分析，才能够找到最简单，最适合的电路。因此，为设计出高质量的电路，必须不断的分析研究，找出存在问题，努力进行改进，将电路不断的完善。
参考文献
[1] 顾斌.数字电路EDA 设计[M].西安：西安电子科技大学出版社，2004.
[2] 彭介华. 电子技术课程设计指导[M].北京：高等教育出版社，2004.
[3] 阎石. 数字电子技术基础[M].北京：高等教育出版社，2005.
[4] 王毓银.数字电路逻辑设计[M].北京:高等教育出版社，1999.
[5] 李建勋.数字电路与逻辑设计[M].北京:科学出版社, 1982.
[6] 江晓安. 数字电子技术[M].西安:西安电子科技大学出版社, 1999.
[7] 龚之春.脉冲与数字技术导论[M].北京:高等教育出版社, 1995.
[8] 李忠波.电子设计与仿真技术[M].北京:机械工业出版社，2004.
实验8-序列信号发生器
实验8-序列信号发生器
实验8 序列信号发生器 实验目的： 1.熟悉掌握EDA软件工具Multisim 的仿真测试应用。 2.熟悉序列信号发生器的工作原理。 3.学习序列信号发生器的设计方法。 实验仪器设备与主要器件： 实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。 4位十进制加法计数器74LS160;4位二进制加法计数器74LS161。 8选1数据选择器74LS251、74LS152、74LS151。 实验内容： 1.用计数器74LS160设计一个7位巴克码（0100111）的产生电路，画出电路时序图。用示波器观察电路输出的波形。 实验原理： ①先设计计数器。由于序列长度为7，所以选用74LS160设计一个八进制计数器。 QB?。 现采用置零法，有效状态为0000~0110,所以LOAD=QC ②然后设计组合输出电路。令计数器计数过程中每一状态的输出符合给定序列要求，用8选一数据选择器74LS251.实现逻辑函数，且数据选择器的数据输入端D0 D1 D2 D3 D4 D5 D6 D7 0 1 0 0 1 1 1 * 实验分析：如电路图所示，将计数器的输出QCQBQA作用于数据选择器的地址输入端，于是，每计一个数，数据选择器就输出一个预先置好的数据。当CP信号持续不断地加到计数器上，QCQBQA的状态（也即74LS251的地址输入代码）按0000~0110的顺序不断循环，对应的输出也不断地循环：0100111 实验结果与现象：
2.设计灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按表2—8—2 CP顺序红绿黄 0 0 0 0 1 1 0 0 2 0 1 0 3 0 0 1 4 1 1 1 5 0 0 1 6 0 1 0 7 1 0 0 8 0 0 0 实验原理： ①先设计计数器。从表2—8—2可以看出三个序列信号的序列长度为8，所以选用74LS160设计一个八进制计数器。现采用置零法，有效状态为0000~0111,所以LOAD=QC ?。 QA? QB ②然后设计组合输出电路。该电路需产生三个序列信号，所以需要三个数据选择器74LS251。令计数器计数过程中每一状态的输出符合给定序列要求，用8选一数据选择器74LS251.实现逻辑函数，且数据选择器的数据输入端所置数为： D0 D1 D2 D3 D4 D5 D6 D7 0 1 0 0 1 0 0 1 D0 D1 D2 D3 D4 D5 D6 D7 0 0 1 0 1 0 1 0
序列信号发生器分析
华南师范大学实验报告 学生姓名林竞浩李瑜贤学号20102804016 专业多媒体与网络技术年级、班级2010级4班 课程名称模拟电路与数字电路实验项目555定时器的应用 实验类型□验证□设计□综合实验时间2011年月日 实验指导老师实验评分 一、实验目的 1 学会构建序列发生器的基本方法 2掌握对序列信号发生器序列信号的测试分析方法。 二、实验仪器 安装有Multisim10软件的个人电脑 三、实验原理 序列信号器产生序列信号，有多种方法。本实验采用计数器和数据选择器构成发生。图一中四位二进制同步计数器74S163状态输出端QC,QB,QA输出的数据，送入8选1数据选择器74S151的地址输入端ABC，需要获取产生的序列信号接至数据选择器74S151数据输入端D0-D7，数据从Y或W端输出，实验电路原理图如下
四、实验步骤 1设定产生周期为00010111序列信号。 2打开电脑Multisim10操作平台，从TTL元件库中取出74S163，74S151，显示器件库中取下带译码器的数码管及探针等器件，以及逻辑分析仪，按实验电路图连接好。 3设定时钟信号发生器V1的频率为100HZ .调整好实验电路后，数码管有0-7计数显示，探针有闪动。 4双击打开逻辑分析仪工作界面，以备测试波形。调整逻辑分析仪时钟源为外同步。正常后，观察数码管，探针，逻辑分析仪波形的变化，把相关数据填入表1中 输入时钟脉冲计数器输出逻辑指示灯数码管显示 QC QB QA Y 0 0 0 0 N 0 1 0 0 1 N 1 2 0 1 0 N 2 3 0 1 1 Y 3 4 1 0 0 N 4 5 1 0 1 Y 5
DDS信号发生器 实验报告
H a r b i n I n s t i t u t e o f T e c h n o l o g y EDA技术高级应用 实验报告 姓名：禾小鬼 同组人： 学号：16S 班级：信息2班 指导教师：xxx 院系：电信学院
实验一函数信号发生器 一、实验内容 实验内容包括下面两个方面 1.熟悉quartus ii开发环境 第一次接触quartus ii开发环境，首先可以通过新建一个工程熟悉quartus ii的各种基本操作。需要学习的包括以下几个方面：选器件，采用原理图方法画一个电路图实现某种功能，并对这个功能进行行为仿真以验证功能上的正确性。 2.设计一个函数信号发生器 在开始之前，首先要明确设计目的，我们的想要用电路图方法实现设计一个“函数信号发生器”。然后，可以先根据自己的思路想好一个电路图的设计方案，再开始实验。 二实验结果 1.第一步：建立一个新的工程 新建工程的过程中，最重要的是设置器件，不同的器件的设计之间并不兼容。会有一个综合的信息框，注明了我所做的设置，看看没问题就可以了。然后新建一个原理图文件schematic，作为顶层文件，将顶层文件命名为DDS在上面进行画图。 2.第二步：画电路图 本次实验采用软件自带的器件库MegaWizard Plug-in Manager中的器件。自定义3个ROM，并将ROM表中存储事先准备好的三种波形的数据文件，波形数据文件由matlab产生，ROM中存储8bit-32words的数据，包括一个时钟输入，一个5位地址输入和一个7位输出；还需要一个5位计数器，用以输出读取ROM 的地址；一个时钟控制整个电路工作； 我画的电路图，如图1所示。其原理为：三个ROM表存储三种波形数据，整个电路通过时钟控制，时钟每翻转一次，计数器加一，产生一个地址，输入到
多种信号音及铃流信号发生器实验
信息科学与工程学院《程控交换原理》上机实验报告 专业班级电信姓名学号 实验时间 2010年 12月 2 日指导教师成绩
图4—1 本实验系统传送信号流程图 4、数字信号的产生 在数字程控交换机中直接进行交换的是PCM数字信息，在这样的情况下如何使用户家收到信号音（如拨号音、回铃音、忙音等）是一个重要的问题。因为模拟信号产生的信号音是不能通过PCM交换系统的，这就要求设计一个数字信号发生器，使之能与交换网络输出这样一些PCM信息，这些数字信息经过非线性译码后能成为一个我们所需的模拟信号音。 ）传统方式产生数字信号音 ）由图4—2可知，这是一种常见的PCM编码方式，400HZ—500HZ的正弦信号由硬（3）数字电路产生数字音信号
图4—3 450HZ正弦波信号一个周期取样示意图 我们对正弦信号再以每隔125us取样一次，并将取样所得的正弦信号幅度按照A规律十三 图4—4 数字信号产生电流原理图 5、拨号音及控制电路 主叫用户摘机，CPU检测到该用户有摘机状态后，立即向该用户发出声音信号，表示可以拨号，当CPU中央处理单元收到第一个拨号脉冲后，立即切断该声音信号，该声音信号就叫拨号音。拨号音由上述数字信号产生，一旦一有用户摘机，交换网路把数字信号音送给该用户，经过TP3067的译码，提供给用户450hz的正弦波。
图4—5断续电路原理图 7、忙音及控制电路 忙音表示被叫用户处于忙状态，此时用户应该挂机，等一会在从新呼叫 本试验箱大于采用0、35秒断，0、35秒继续的400hz—450hz的方波信号，图4是该电路的原理图。 图4—6忙音控制电路的原理图。
信号发生器设计---实验报告
信号发生器设计 一、设计任务 设计一信号发生器，能产生方波、三角波和正弦波并进行仿真。 二、设计要求 基本性能指标：(1)频率范围100Hz~1kHz；(2)输出电压：方波U p-p≤24V，三角波U =6V，正弦波U p-p>1V。 p-p 扩展性能指标：频率范围分段设置10Hz~100Hz, 100Hz~1kHz，1kHz~10kHz；波形特性方波t r<30u s（1kHz，最大输出时）用仪器测量上升时间，三角波r△<2%，正弦波r <5%。（计算参数） ～ 三、设计方案 信号发生器设计方案有多种，图1是先产生方波、三角波，再将三角波转换为正弦波的组成框图。 图1 信号发生器组成框图 主要原理是：由迟滞比较器和积分器构成方波——三角波产生电路，三角波在经过差分放大器变换为正弦波。方波——三角波产生基本电路和差分放大器电路分别如图2和图4所示。 图2所示，是由滞回比较器和积分器首尾相接形成的正反馈闭环系统，则比较器A1输出的方波经积分器A2积分可得到三角波，三角波又触发比较器自动翻转形成方波，这样即可构成三角波、方波发生器。其工作原理如图3所示。
图2 方波和三角波产生电路 图3 比较器传输特性和波形 利用差分放大器的特点和传输特性，可以将频率较低的三角波变换为正弦波。（差模传输特性）其基本工作原理如图5所示。为了使输出波形更接近正弦波，设计时需注 应接近晶体意：差分放大器的传输特性曲线越对称、线性区越窄越好；三角波的幅值V m 管的截止电压值。 图4 三角波→正弦波变换电路
图5 三角波→正弦波变换关系 在图4中，RP 1调节三角波的幅度，RP 2调整电路的对称性，并联电阻R E2用来减小差分放大器的线性区。C 1、C 2、C 3为隔直电容，C 4为滤波电容，以滤除谐波分量，改善输出波形。取Ic2上面的电流（看输出） 波形发生器的性能指标： ①输出波形种类：基本波形为正弦波、方波和三角波。 ②频率范围：输出信号的频率范围一般分为若干波段，根据需要，可设置n 个波段范围。(n>3) ③输出电压：一般指输出波形的峰-峰值U p-p 。 ④波形特性：表征正弦波和三角波特性的参数是非线性失真系数r ～和r △；表征方波特性的参数是上升时间t r 。 四、电路仿真与分析 实验仿真电路图如图
实验四序列发生器
南昌大学实验报告学生姓名：学号：专业班级：中兴101班 实验类型：□验证□综合■设计□创新实验日期：2012、11、16成绩： 实验四序列信号发生器与检测器设计 一、实验目的 1、学习VHDL文本输入法 2、学习有限状态机的设计 3、利用状态机实现串行序列的输出与序列的检测 4、继续学习优化设计 二．实验内容与要求 1. 设计序列发生器，完成序列为0111010011011010的序列生成器 2．用有限状态机设计序列检测器，实现串行序列11010的检测器 3. 若检测到符合要求的序列，则输出显示位为“1”，否则为“0” 4. 对检测到的次数计数 5.整个工程采用顶层文件+底层模块的原理图或文本的设计思路 三、实验仪器 PC机、Quartus II软件、EDA实验箱 四、实验思路 1.设计序列发生器 基本思想为一个信号CQ1计数，给另一个信号CO（代表序列的每一位）赋值的方法： 先设定端口CQ1用于产生序列时计数，因为序列共16位，因此端口CQ1为标准逻辑矢量，位宽为4，设另一个端口M代表序列的每一位，CQ1每计一个数，就给M赋一个值，这样产生一个16位的序列。由于端口不能参与相关运算，因此在结构体中我分别定义了信号CQ1(标准逻辑矢量，位宽4)，信号Q与相应的端口CQ1 CO对应，在进程中参与相应的运算，在程序的最后再用端口接收信号： CO<=Q; 在进程中我采用case –when 语句，如当CQ1为“0000”的时候，给另一信号Q赋‘0’，当CQ1为“0001” 2.序列检测器 序列检测器设计的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及序列，直到在连续的检测中收到的每一位码都与实验要求相同。在此，必须利用状态转移图。 电路需要分别不间断记忆：初始状态、1、11、110、1101、11010共六种状态，状态转移如图：
三位二进制加法计数器、序列信号发生器的设计、用集成芯片设计一个256进制加法计数器
目录 1课程设计的目的与作用 (1) 2设计任务 (1) 2.1同步计数器 (1) 2.2序列信号发生器 (1) 3设计原理 (1) 3.1同步计数器 (1) 3.1.1加法计数器 (2) 3.1.2减法计数器 (2) 3.1.3用集成芯片设计一个256进制的加法器 (2) 3.2序列信号发生器 (3) 4实验步骤 (3) 4.1同步计数器 (3) 4.1.1加法计数器 (4) 4.1.2减法计数器 (7) 4.1.3用集成芯片设计一个256进制的加法器 (10) 4.2序列信号发生器 (11) 5设计总结与体会 (14) 6参考文献 (15)
1课程设计的目的与作用 1.了解同步计数器及序列信号发生器工作原理； 2.掌握计数器电路的分析，设计方法及应用； 3.掌握序列信号发生器的分析，设计方法及应用； 2设计任务 2.1同步计数器 1.使用设计一个循环型3位2进制加法计数器，其中无效状态为（001，010），组合电路 选用与门和与非门等。 2.根据自己的设计接线。 3.检查无误后，测试其功能。 2.2序列信号发生器 1.使用设计一个能循环产生给定序列的序列信号发生器，其中发生序列（1000001），组 合电路选用与门和与非门等。 根据自己的设计接线。 2.检查无误后，测试其功能。 3设计原理 3.1同步计数器 （1）计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。计数器按长度可分为：二进制，十进制和任意进制计数器。计数器不仅有加法计数器，也有减法计数器。如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。在同步计数器中，个触发器共用同一个时钟信号。 （2）时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，
信号发生器实验报告(波形发生器实验报告)
信号发生器 一、实验目的 1、掌握集成运算放大器的使用方法，加深对集成运算放大器工作原理的理解。 2、掌握用运算放大器构成波形发生器的设计方法。 3、掌握波形发生器电路调试和制作方法 。 二、设计任务 设计并制作一个波形发生电路，可以同时输出正弦、方波、三角波三路波形信号。 三、具体要求 （1）可以同时输出正弦、方波、三角波三路波形信号，波形人眼观察无失真。 （2）利用一个按钮，可以切换输出波形信号。。 （3）频率为1－2KHz 连续可调，波形幅度不作要求。 （4）可以自行设计并采用除集成运放外的其他设计方案 （5）正弦波发生器要求频率连续可调，方波输出要有限幅环节，积分电路要保证电路不出现积分饱和失真。 四、设计思路 基本功能：首先采用RC 桥式正弦波振荡器产生正弦波，然后通过整形电路(比较器)将正弦波变换成方波，通过幅值控制和功率放大电路后由积分电路将方波变成三角波,最后通过切换开关可以同时输出三种信号。 五、具体电路设计方案 Ⅰ、RC 桥式正弦波振荡器 图1 图2 电路的振荡频率为：RC f π21 0= 将电阻12k ，62k 及电容100n ，22n ，4.4n 分别代入得频率调节范围为：24.7Hz~127.6Hz ，116.7Hz~603.2Hz ，583.7Hz~3015Hz 。因为低档的最高频率高于高档的最低频率，所以符合实验中频率连续可调的要求。 如左图1所示，正弦波振荡器采用RC 桥式振荡器产生频率可调的正弦信号。J 1a 、J 1b 、J 2a 、J 2b 为频率粗调，通过J 1 J 2 切换三组电容，改变频率倍率。R P1采用双联线性电位器50k ，便于频率细调，可获得所需要的输出频率。R P2 采用200k 的电位器，调整R P2可改变电路A f 大小，使得电路满足自激振荡条件，另外也可改变正弦波失真度，同时使正弦波趋于稳定。下图2为起振波形。
EDA实验报告--序列信号发生器
南昌大学实验报告 学生姓名：林聪学号：5801209051 专业班级：中兴091班 实验类型：□验证□综合□设计□创新实验日期：2011/10/19实验成绩： 实验三序列信号发生和检测器 一、实验目的 1、进一步熟悉EDA实验装置和QuartusⅡ软件的使用方法； 2、学习有限状态机法进行数字系统设计； 二、设计要求 完成设计、仿真、调试、下载、硬件测试等环节，在EDA实验装置上实现一个串行序列信号发生器和一个序列信号检测器的功能，具体要求如下： 1、先设计0111 0100 1101 1010序列信号发生器，其最后8BIT数据用LED显示出来； 2、再设计一个序列信号检测器，检测上述序列信号，若检测到串行序列“11010”则输出为“1”， 否则输出为“0”； 三、主要仪器设备 1、微机1台 2、QuartusII集成开发软件1套 3、EDA实验装置1套 四、实验步骤 1、分析实验，由于实验需要产生具备序列发生器和序列检测器的功能，根据分模块处理的 思想，可以把实验分为两个模块，通过顶层元件建立输入输出的连接。 2、建立模块使用VHDL编程，首先，建立序列发生器的模块，名为xlfsq，VHDL代码如下： libraryieee; use ieee.std_logic_1164.all; useieee.std_logic_unsigned.all; entityxlfsq is port(clk,rst:instd_logic; cout,e1,e2,e3,e4,e5,e6,e7,e8:out std_logic); endxlfsq; architecture one of xlfsq is signalcq:std_logic; signal f1,f2,f3,f4,f5,f6,f7:std_logic; begin P1:process(clk,rst) variablecount:std_logic_vector(3 downto 0); begin if(rst='0')then count:="0000"; elsif(clk'event and clk='1')then count:=count+1; end if;
序列信号发生器和序列信号检测器
南昌大学实验报告 学生姓名：学号：专业班级： 实验类型：□验证□综合□设计□创新实验日期：实验成绩： 实验三序列信号检测器设计 （一）实验目的 1.进一步熟悉PH-1V型实验装置和QuartusⅡ软件的使用方法； 2.学习有限状态机法进行数字系统设计； 3.学习使用原理图输入法进行设计。 （二）设计要求 完成设计、仿真、调试、下载、硬件测试等环节，在PH-1V型EDA实验装置上实现一个串行序列信号发生器和一个序列信号检测器的功能，具体要求如下： 1.先用原理图输入法设计0111010011011010序列信号发生器; 2.其最后8BIT数据用LED显示出来； 3.再设计一个序列信号检测器，检测上述序列信号，若检测到串行序列 “11010”则输出为“1”，否则输出为“0”； （三）主要仪器设备 1.微机 1台 2.QuartusII集成开发软件1套 3.PH-1V型EDA实验装置1套 （四）实验总体设计 本实验要求先设计一个信号发生器，采用原理图设计方法，要求产生 0111010011011010序列，16位，便可采用74161计数器和74151选择器，161计数输出QD,QC,QB,QA从0000计至1111，然后将161计数输出低三位QC,QB,QA分别接到151的C，B，A端，高位QD用来控制151两片的片选，即两片151分别实现序列的高八位和低八位的输出。最后将二片151的输出相或便可得到最后要产生的序列。 序列检测器即为一个状态机，首先画出状态转移图，根据状态转移图设计 出序列检测器，当检测到预置的序列，则RESULT输出1，否则输出0 （五）实验重难点设计 1. 用原理输入法设计序列信号发生器 (1)打开Quartus II软件，进入编辑环境。 (2)创建新的原理图BDF文件，命名为FASHENGQI，根据其总体设计思路设计 出如下原理图：
信号发生器实验报告(终)
南昌大学实验报告 学生姓名：王晟尧学号：6102215054专业班级：通信152班 实验类型：□验证□综合□设计□创新实验日期：实验成绩： 信号发生器设计 一、设计任务 设计一信号发生器，能产生方波、三角波和正弦波并进行仿真。 二、设计要求 基本性能指标：(1)频率范围100Hz~1kHz；(2)输出电压：方波U p-p≤24V，三角波U p-p=6V，正弦波U p-p>1V。 扩展性能指标：频率范围分段设置10Hz~100Hz, 100Hz~1kHz，1kHz~10kHz；波形特性方波t r<30u s（1kHz，最大输出时），三角波r△<2%，正弦波r～<5%。三、设计方案 信号发生器设计方案有多种，图1是先产生方波、三角波，再将三角波转换为正弦波的组成框图。 图1 信号发生器组成框图 主要原理是：由迟滞比较器和积分器构成方波——三角波产生电路，三角波在经过差分放大器变换为正弦波。方波——三角波产生基本电路和差分放大器电路分别如图2和图4所示。 图2所示，是由滞回比较器和积分器首尾相接形成的正反馈闭环系统，则比较器A1输出的方波经积分器A2积分可得到三角波，三角波又触发比较器自动翻转形成方波，这样即可构成三角波、方波发生器。其工作原理如图3所示。
图2 方波和三角波产生电路 图3 比较器传输特性和波形 利用差分放大器的特点和传输特性，可以将频率较低的三角波变换为正弦波。其基本工作原理如图5所示。为了使输出波形更接近正弦波，设计时需注意：差分放大器的传输特性曲线越对称、线性区越窄越好；三角波的幅值V 应接近晶 m 体管的截止电压值。 图4 三角波→正弦波变换电路
(Proteus数电仿真)序列信号发生器电路设计
实验8 序列信号发生器电路设计 一、实验目的： 1．熟悉序列信号发生器的工作原理。 2．学会序列信号发生器的设计方法。 3．熟悉掌握ＥＤＡ软件工具Proteus 的设计仿真测试应用。 二、实验仪器设备： 仿真计算机及软件Proteus 。 74LS161、74LS194、74LS151 三、实验原理： 1、反馈移位型序列信号发生器 反馈移位型序列信号发生器的结构框图如右图 所示，它由移位寄存器和组合反馈网络组成， 从寄存器的某一输出端可以得到周期性的序列 码。设计按一下步骤进行： （1）确定位移寄存器位数n ，并确定移位 寄存器的M 个独立状态。 CP 将给定的序列码按照移位规律每 n 位一组，划分为M 个状态。 若M 个状态中出现重复现象，则应增加移位寄存器的位数。用n+1位再重复上述过程，直到划分为M 个独立状态为止。 （2）根据M 各不同状态列出寄存器的态序表和反馈函数表，求出反馈函数F 的表达式。 （3）检查自启动性能。 （4）画逻辑图。 2、计数型序列信号发生器 计数型序列信号发生器和组合的结构框图 如图 所示。它由计数器和组合输出网络两部分 组成，序列码从组合输出网络输出。设计 过程分为以下两步： （1）根据序列码的长度M 设计模M （2）按计数器的状态转移关系和序列码的要求组合输出网络。由于计数器的状态设置和输出序列没有直接关系，因此这种结构对于输出序列的更改比较方便，而且还能产生多组序列码。 四、计算机仿真实验内容及步骤、结果： 1、设计一个产生100111序列的反馈移位型序列信号发生器。 1、根据电路图在protuse 中搭建电路图
实验九 m序列产生及其特性实验
实验九 m 序列产生及其特性实验 一、实验目的 通过本实验掌握m 序列的特性、产生方法及应用。 二、实验内容 1、观察m 序列，识别其特征。 2、观察m 序列的自相关特性。 三、基本原理 m 序列是有n 级线性移位寄存器产生的周期为21n -的码序列，是最长线性移位寄存器序列的简称。码分多址系统主要采用两种长度的m 序列：一种是周期为1521-的m 序列，又称短PN 序列；另一种是周期为4221-的m 序列，又称为长PN 码序列。m 序列主要有两个功能：①扩展调制信号的带宽到更大的传输带宽，即所谓的扩展频谱；②区分通过多址接入方式使用同一传输频带的不同用户的信号。 1、产生原理 图9-1示出的是由n 级移位寄存器构成的码序列发生器。寄存器的状态决定于时钟控制下输入的信息（“0”或“1”），例如第I 级移位寄存器状态决定于前一时钟脉冲后的第i －1级移位寄存器的状态。 图中C 0，C 1，…，C n 均为反馈线，其中C 0＝C n ＝1，表示反馈连接。因为m 序列是由循环序列发生器产生的，因此C 0和C n 肯定为1，即参与反馈。而反馈系数C 1，C 2，…，C n －1 若为1，参与反馈；若为0，则表示断开反馈线，即开路，无反馈连线。 D 1 输出 C 0=1 C 1 C 2 C n-1 C n =1 D 2 D 3 D n 图9-1 n 级循环序列发生器的模型 一个线性反馈移动寄存器能否产生m 序列，决定于它的反馈系数(0,1,2,,)i c i n = ，下表中列出了部分m 序列的反馈系数i c ，按照下表中的系数来构造移位寄存器，就能产生相应的m 序列。 表9-1 部分m 序列的反馈系数表 级数n 周期P 反馈系数i C （采用八进制） 3 7 13 4 1 5 23 5 31 45，67，75 6 63 103，147，155 7 127 203，211，217，235，277，313，325，345，367 8 255 435，453，537，543，545，551，703，747
实验1 示波器函数信号发生器的原理及使用(实验报告之实验数据表)
实验1 示波器、函数信号发生器的原理及使用 【实验目的】 1. 了解示波器、函数信号发生器的工作原理。 2. 学习调节函数信号发生器产生波形及正确设置参数的方法。 3. 学习用示波器观察测量信号波形的电压参数和时间参数。 4. 通过李萨如图形学习用示波器观察两个信号之间的关系。 【实验仪器】 1. 示波器DS5042型，1台。 2. 函数信号发生器DG1022型，1台。 3. 电缆线（BNC 型插头），2条。 【实验内容与步骤】 1. 利用示波器观测信号的电压和频率 （1）参照“实验1 示波器函数信号发生器的原理及使用（实验指导书）”相关内容，产生如图1-1所示的正余弦波形，显示在示波屏上。 图1-1 函数信号发生器生成的正、余弦信号的波形 学生姓名/学号 指导教师 上课时间 第 周 节
（2）用示波器对图1-1中所示的正余弦波形进行测量并填写下表 表1-1 正余弦信号的电压和时间参数的测量 电压参数（V）时间参数 峰峰值最大值最小值频率（Hz）周期（ms）正弦信号 3sin(200πt) 余弦信号 3cos(200πt) 2. 用示波器观测函数信号发生器产生的正余弦信号的李萨如图形 （1）参照“实验1 示波器函数信号发生器的原理及使用（实验指导书）”相关内容，产生如图1-2所示的正余弦波形的李萨如图形，调节并正确显示在示波屏上。 图1-2 正弦信号3sin(200πt)和余弦信号3cos(200πt)的李萨如图形 3. 观测相同幅值、相同频率、不同相位差条件下的两正弦信号的李萨如图形 （1）在函数信号发生器CH1通道产生的正弦信号3sin(200πt)保持不变的情况下，调节函数信号发生器CH2通道产生正弦信号3sin(200πt+45o)，观测并记录两正弦信号的李萨如图形于图1-3中。 （2）在函数信号发生器CH1通道产生的正弦信号3sin(200πt)保持不变的情况下，调节函数信号发生器CH2通道产生正弦信号3sin(200πt+135o)，观测并记录两正弦信号的李萨如图形于图1-3中。
m序列发生器设计实现
河南师范大学设计性实验报告 学期：2014-2015学年第 1 学期 m序列发生器设计实现_实验 实验小组成员： 班级：2013级网络工程班 学院：计算机与信息工程学院 填表日期： 2014年 11月 29 日
实验项目简介： 1 问题描述 通常产生伪随机序列的数字电路为一反馈移位寄存器。根据其构成结构，它又分为线性反馈移位寄存器和非线性反馈移位寄存器两类，由线性反馈移位寄存器产生的周期最长的二进制数字序列称为最大长度线性反馈移位寄存器序列，简称m序列。 2.实验原理： 此实验是用4位移位寄存器实现可控乘/除法2到8步长为2n电路通过分析不难看出本次实验的乘除法运算中一个只出现三个数字2、4、8写成二进制为0010、0100、1000可以发现每一次乘法都只是将1向左移一个位每一次除法则是向右移一位，那么就可以使用74194双向移位寄存器。首先要了解4位移位寄存器。工作原理：74194是一个4位双向移位寄存器。它具有左移、右移、并行输入数据、保持以及清除等五种功能： 当~R=1MA MB=00 MA MB=01 MA MB=10 MA MB=11 3．一个完整的系统应具有以下功能： 1）控制信号的移动方向，通过改变S1S0的编码状态，使移位器左移、右移、保持等。 2）可以得到m序列的周期,通过观察示波器中CLK与Sl或者Sr的波形，可以得出m序列的周期。 4.实验目的： 1、掌握M序列信号产生的基本方法 2、利用EWB产生M序列信号，设计电路做成M序列信号发 5.实验条件：学院提供公共机房，1台/学生微型计算机。
实验总结： 1.在实验的过程中，小组成员积极准备。通过实验加深了对74194芯片性能的 了解，提高了各个成员的动手能力。 2.但是由于知识掌握不够全面准确的原因，实验过程中多次出现问题，小组成 员积极思考，最终解决了问题。 3.在观察m序列周期的过程中，出现了周期同预期不符合的情况，最终发现 是输入脉冲时出现了问题。
数电实验报告 序列信号发生器
实验报告 实验八序列信号发生器 2.8.1实验目的 （1）熟悉掌握EDA软件工具Multisim的仿真测试应用。 （2）熟悉序列信号发生器的工作原理。 （3）学习序列信号发生器的设计方法。 2.8.2实验仪器设备与主要器件 实验箱一个；双踪示波器一台；稳压电源一台。 4位十进制加法计数器74LS160;4位二进制加法计数器74LS161。 8选1数据选择器74LS251、74LS152和74LS151。 2.8.3实验原理 序列信号是按照一定规则排列的周期性串行二进制码。 1.计数型序列信号发生器 设计过程分为如下两步： ①根据数列码的长度p设计模p计数器，状态可以任意。 ②按计数器的状态转换关系和序列码的要求设计组合输出电路。由于计数器的状态设置和输出序列没有直接关系，因此这种结构对输出序列的更改比较方便，而且还能够同时产生多组序列码。 2.2.移位型序列信号发生器 移位型数字信号发生器是由移位寄存器和组合反馈电路组成的。组合电路的输出，作为移位寄存器的串行输入。由n位寄存器构成的序列信号发生器所产生的序列信号的最大长度为P=2n。 设Q3Q2Q1Q0的初始状态为1110，在CP作用下，Q3的输出为...110011110011...。在这种序列信号的每个循环周期内，代码1和0是按一定规律排列的。在每个循环周期内，包含代码的个数称为循环长度，也称序列长度，用字母P表示。因前面的序列信号110011是一个信号周期，则P=6。如果有Q2输出序列为111001，Q1输出序列为111100，Q0输出序列则为011110。显然这四个序列0和1的排列相同，初始相位不同而已。 2.8.4实验内容 （1）用计数器74LS160设计一个7位巴克码（010011）的产生电路，画出电路时序图。用示波器观察电路输出波形。 设计思路：输出序列信号与计数器的对映关系式： Y’= 0——1——0——0——1——1——1
信号发生器实验报告
Chongqing Electric Power College 信 号 发 生 器 实 验 报 告
一、 产品分析及市场调查 信号发生器广泛应用于电子工程、通信工程、自动控制、遥测控制、测量仪器、仪表和计算机等技术领域。采用集成运放和分立元件相结合的方式，利用迟滞比较器电路产生方波信号，以及充分利用差分电路进行电路转换，从而设计出一个能变换出三角波、正弦波、方波的简易信号发生器。通过对电路分析，确定了元器件的参数，并利用protuse 软件仿真电路的理想输出结果，克服了设计低频信号发生器电路方面存在的技术难题，使得设计的低频信号发生器结构简单，实现方便。该设计可产生低于10 Hz 的各波形输出，并已应用于实验操作。 信号发生器一般指能自动产生正弦波、方波、三角波电压波形的电路或者仪器。电路形式可以采用由运放及分离元件构成；也可以采用单片集成函数发生器。这里，采用分立元件设计出能够产生3种常用实验波形的信号发生器，并确定了各元件的参数，通过调整和模拟输出，该电路可产生频率低于10 Hz 的3种信号输出，具有原理简单、结构清晰、费用低廉的优点。该电路已经用于实际电路的实验操作。 原理框架图： 二、电源硬件电路图的设计 （1）单片机的选择 根据初步设计方案的分析，设计这样的一个简单的应用系统，可以选择带有EPROM 的单片机，应用程序直接存贮在片内，不用在外部扩展程序存储器，电路可以简化。ATMEL 公司生产的AT89C 系列单片机，AT89C 系列与C51系列的单片机相比有两大优势：第一，片内程序存储器采用闪存存储器，使程序的写入更加方便；第 “+”“-”键 单片机控制部分 DAC 输出
设计序列信号发生器
数码电子学实验 设计序列信号发生器 报告人：XXX 一．具体要求 要求用D触发器和门电路设计一个产生1101001序列（序列左边先输出）的序列发生器。
二．实验目的 1.熟悉原理图输出法； 2.了解可编程器件的实际应用。 三．实验准备 1.详解D 触发器 ①电路组成 为了避免同步RS 触发器同时出现R 和S 都为1的情况，可在R 和S 之间接入非门G1，如图1所示，这种单输入的触发器称为D 触发器。图2为其逻辑符号。D 为信号输入端。 图1：D 触发器逻辑图 图2：D 触发器逻辑符号 ②逻辑功能 在CP=0时，G2，G3被封锁，都输出1，触发器保持原状态不变，不受D 端输入信号的控制。 在CP=1时，G2，G3解除封锁，可接收D 端输入的信号。如1=D 时，0=D ，触发器翻到1状态，即Q n+1=1,如0=D 时，1=D ，触发器翻到0状态，即Q n+1=0，由此可列出表1所示同步D 触发器的特性表。 表1：同步D 触发器特性表 D Q n Q n+1 说明 0 0 0 输出状态和D 相同 0 1 0 输出状态和D 相同 1 0 1 输出状态和D 相同 1 1 1 输出状态和D 相同 由上述分析可知，同步D 触发器的逻辑功能如下： 当CP 由0变为1后，触发器的状态翻到和D 的状态相同； 当CP 由1变为0后，触发器保持原状态不变。 ③D 触发器的名词来源 D 触发器不会发生RS 触发器不确定的情形（S=1,R=1），也不会发生JK 触发器的追跑情况（J=1,K=1),那么为什么成为D 触发器呢？因为输出Q 等于输入D ，但是要经过一个CLOCK
函数信号发生器实验报告
函数发生器设计（1） 一、设计任务和指标要求 1、可调频率范围为10Hz~100Hz 。 2、可输出三角波、方波、正弦波。 3、三角波、方波、正弦波信号输出的峰-峰值0~5V 可调。 4、三角波、方波、正弦波信号输出的直流电平-3V~3V 可调。 5、输出阻抗约600Ω。 二、电路构成及元件参数的选择 1、振荡器 由于指标要求的振荡频率不高，对波形非线性无特殊要求。采用图1所示的电路。同时产生三角波和方波。 图1 振荡电路 根据输出口的信号幅度要求，可得最大的信号幅度输出为： V M =5/2+3=5.5V 采用对称双电源工作（±V CC ），电源电压选择为： V CC ≥V M +2V=7.5V 取V CC =9V 选取3.3V 的稳压二极管，工作电流取5mA ，则： V Z =V DZ +V D =3.3+0.7=4V 为方波输出的峰值电压。 OM Z CC Z 3Z Z V -V V -1.5V-V 9-1.5-4 R ==700ΩI I 5≈=（）
取680Ω。 取8.2K Ω。 R 1=R 2/3=8.2/1.5=5.47（K Ω） 取5.1K Ω。 三角波输出的电压峰值为： V OSM =V Z R 1/R 2=4×5.1/8.2=2.489（V ） R 4=R 1∥R 2=3.14 K Ω 取3K Ω。 Z Z V 4 RW=8K 0.1~0.2I 0.15 ==Ω?（） （） 取10K Ω。 R 6=RW/9=10/9=1.11（K Ω） 取1K Ω。 积分时间常数： 取C=0.1uF ，则： R5=4.019/0.1=40.19K Ω 取39K Ω。 取R 7=R 5= 39K Ω。 转换速率 Z 1max OSM max 24V R f 44 5.1100 SR 4V f =0.995mS R 8.2 ???≥= =（V/） 一般的集成运算放大电路都能满足要求。兼顾波形转换电路集成电路的使用。集成电路 选用四运放LM324。LM324内含四个相同的运算放大器，其中两个用于振荡器，两个用于波形变换。 三、振荡电路工作原理 利用集成运算放大电路也可实现产生方波和三角波的信号发生器，电路主要由比较器和积分器构成。电路中，有源积分器由运算放大器2A 及其外围电路积分电容C 和电阻R 5、R 7组成。有源积分器的输出通过R 1接至比较器1A 的正输入端，积分器的输入电压由电位器分压取出，设R W 与R 6形成的分压系数为a w ，则积分器的输入电压为V i =±a w Vz 。分压系数a w 为： Z 2Z V 4R 8K 0.1I 0.15≥==Ω?（） 251MAX R 8.2 R C= 4.019mS 4R f 4 5.1100 ==??（）
M序列发生器
M 序列发生器 M 序列（即De Bruijn 序列）又叫做伪随机序列、伪噪声(PN)码或伪随机码。可以预先确定并且可以重复实现的序列称为确定序列；既不能预先确定又不能重复实现的序列称随机序列；不能预先确定但可以重复产生的序列称伪随机序列。 m 序列发生器是一种反馈移位型结构的电路，它由n 级移位寄存器加异或反馈网络组成，其生成序列长度p ＝2n －1，且只有1 个冗余状态即全0 状态，所以称为最长线性反馈移位寄存器序列。由于带有反馈，因此在移位脉冲作用下，移位寄存器各级的状态将不断变化，通常移位寄存器的最后一级做输出，输出序列为[a k ]＝a 0a 1…a n －1…。其组成框图如图3.1所示。 输出序列是一个周期序列，其特性由移位寄存器的级数、初始状态、反馈逻辑以及时钟速率(决定着输出码元的宽度)所决定。当移位寄存器的级数与时钟确定时，输出序列就由移位寄存器的初始状态和反馈逻辑所完全确定。当初始状态为全零状态时，移位寄存器输出全0 序列。为了避免这种情况，需设置全0 排除电路。 数字基带信号V 1的本原多项式为84321)(x x x x x f ++++=，作为8级m 序列其最长时间周期为28-1=255，即第2，3，4，8级参与反馈经异或后送入第1 级。所设计的8级m 序列如图3.3所示。 图3.1 m 序列组成框图 a n-11a n-22a 1n-1a 0n C 1C 2C n-1C n =1C 0=1 输出｛a k ｝
依据上图原理，设计了一种通过手动置数产生M 序列的电路，其电路设计如图3.4所示，该图由Protel SE99绘制，再根据该图搭建硬件电路，图中的单刀开关可以用拨码开关代替。 电路分析：全0状态时，采用此方法设计的m 序列发生器不具有自启动特性。为了使电路启动，可以断开开关S 1，将74LS194 的工作方式控制端S 1置高电平，这时S 1和S 0均为高电平，即S 1S 0＝11，74LS194 处于置数状态，把输入端的初始状态10000000 置到输出端。然后再闭合开关S 1，使74LS194 的工作方式控制端S 1处于低电平状态。这时工作方式控制端S 1与S 0分别为低电平和高电平，即S 1S 0＝01，74LS194 处于右移状态，在时钟作用下通过不断移位产生m 序列，由后级芯片的Q D 即12引脚输出。 图3.3 8级m 序列发生器原理框图 a 71a 6 2a 53a 44a 35a 26a 17a 08输出a{k}图3.4 数字基带信号发生器电路
函数信号发生器实验报告
青海师范大学 课程设计报告课程设计名称：函数信号发生器 专业班级：电子信息工程 学生姓名：李玉斌 学号：20131711306 同组人员：郭延森安福成涂秋雨 指导教师：易晓斌 课程设计时间：2015年12月
目录 1 设计任务、要求以及文献综述 2 原理综述和设计方案 2.1 系统设计思路 2.2设计方案及可行性 2.3 系统功能块的划分 2.4 总体工作过程 3 单元电路设计 3.1 安装前的准备工作 3.2 万用表的安装过程 4 结束语 1设计任务、要求 在现代电子学的各个领域，常常需要高精度且频率可方便调节的信号发生器。能够产生多种波形，如三角波、锯齿波、矩形波（含方波）、正弦波的电路称为函数信号发生器，又名信号源或振荡器。函数信号发生器与正弦波信号发生器相比具有体积小、功耗少、价格低等优点, 最主要的是函数信号发生器的输出波形较为灵活, 有三种波形（方波、三角波和正弦波）可供选择，在生产实践，电路实验，设备检测和科技领域中有着广泛的应用。 该函数信号发生器可产生三种波形，方波，三角波，正弦波，具有数字显示输出信号频率和电压幅值功能，其产生频率信号范围1HZ～100kHZ，输出信号幅值范围0～10V，信号产生电路由比较器，积分器，差动放大器构成，频率计部分由时基电路、计数显示电路等构成。幅值输出部分由峰值检测电路和芯片7107等构成。 技术要求： 1. 信号频率范围 1Hz～100kHz； 2. 输出波形应有：方波、三角波、正弦波； 3. 输出信号幅值范围0～10V； 4. 具有数字显示输出信号频率和电压幅值功能。
2原理叙述和设计方案 2.1 系统设计思路 函数信号发生器根据用途不同，有产生三种或多种波形的函数发生器，其电路中使用的器件可以是分离器件（如低频信号函数发生器S101全部采用晶体管），也可以是集成器件（如单片集成电路函数信号发生器ICL8038）。产生方波、正弦波、三角波的方案也有多种，如先产生方波，再根据积分器转换为三角波，最后通过差分放大电路转换为正弦波。频率计部分由时基电路、计数显示电路等构成，整形好的三角波或正弦波脉冲输入该电路，与时基电路产生的闸门信号对比送入计数器，最后由数码管可显示被测脉冲的频率。产生的3种波经过一个可调幅电路，由于波形不断变化，不能直接测出其幅值，得通过峰值检测电路测出峰值（稳定的信号幅值保持不变），然后经过数字电压表（由AD转换芯片CC7107和数码管等组成），可以数字显示幅值。 2.2设计方案及可行性 方案一：采用传统的直接频率合成器。首先产生方波—三角波，再将三角波变成正弦波。 方案二：采用单片机编程的方法来实现（如89C51单片机和D/A转换器，再滤波放大），通过编程的方法控制波形的频率和幅度，而且在硬件电路不变的情况下，通过改变程序来实现频率变换。 方案三：是利用ICL8038芯片构成8038集成函数发生器，其振荡频率可通过外加直流电压进行调节。 经小组讨论，方案一比较需要的元件较多，方案二超出学习范围，方案三中的芯片仿真软件中不存在，而且内部结构复杂，不容易构造，综合评定，最后选择方案一。 2.3系统功能块的划分 该系统应主要包括直流稳压电源，信号产生电路，频率显示电路和电压幅值显示电路四大部分。 直流稳压电源将220V工频交流电转换成稳压输出的直流电压，信号产生电路产生的信号，经过适当的整形，作为频率显示电路的输入，从而达到了数字显示频率的要求；产生的信号经过幅频显示部分（峰值检测电路和数模转换），便