版图设计讲稿
G
G1
S1
S
MOS晶体管
• MOS晶体管的串联和并联
* 串联和并联的物理实现
P2 P1
P1 P2
N1 N2 N2 N1
P1和P2并联，N1和N2串联
连线
• 连线
* 电路由元件和元件间的连线构成 * 理想的连线在实现连接功能的同时，不带来
额外的寄生效应 * 在版图设计中，可用来做连线的层有：
金属，扩散区，多晶硅
– 隔离
– 串联和并联
• 连线
• 集成电阻
• 集成电容
• 寄生二极管和三级管
CMOS集成电路中元件
• MOS晶体管 • 连线
– 连线寄生模型
– 寄生影响
• 集成电阻
• 集成电容
• 寄生二极管和三级管
CMOS集成电路中元件
• MOS晶体管 • 连线 • 集成电阻
– – – – 多晶硅电阻 阱电阻 MOS电阻 导线电阻
最小宽度(um)
底板电容(aF/um*um) 0 110
0.35
30 80
0.45
15 50
0.50
9.0 40
0.60
7.0 30
连线
• 复杂互连线的寄生电容
金属3
金属2 金属1
D1 I1 B1 M1 D I D2 I2 B2 M2 G D B Meff S
G1
G2
S1
S
S2
MOS晶体管
• MOS晶体管的串联和并联
* 串联: 晶体管的S端和另外一个晶体管的D端相连. 晶体管的串联和电阻的串联规律相同, 等效 D D2 I 电阻增大, 电流不变: I=I1=I2.
D G2 D1 S2 I1 B1 M1 B2 M2 I2 B Meff S
连线
• 连线寄生模型
* 串联寄生电阻 * 并联寄生电容 R R C R C R C R C R C R C R C R C R C
简单的长导线寄生模型
连线
• 串联寄生电阻典型值
* 金属(铝, 铜)——0.05Ω/□ * 多晶硅———10～15 Ω/□ * 扩散区（N＋）——20～30 Ω/□
连线
– 衬底PNP BJT – PSD/NWELL Diode – NSD/P-epi Diode
MOS晶体管
• MOS晶体管 – 最基本的有源元件 – 在CMOS工艺中，有PMOS和NMOS两 种 – 可用作跨导元件，开关，有源电阻， MOS电容
MOS晶体管
• NMOS晶体管的 版图和结构
D B
D G W
VT VT 0
2
F
VBS 2 F
MOS晶体管
• MOS晶体管的隔离
Vdd out Gnd
在集成电路中, 两个无关的晶 体管都是用场 氧隔离的
in B S G D
N＋ P＋ P＋ 剖 N-阱 MOS1 N面 图 P-substrate FOX
D G S
N＋ N N ＋
B
P＋
MOS2
将MOS1和MOS2隔离开
MOS晶体管
• MOS晶体管的串联和并联
• 并联: 晶体管的D端相连, S端相连. 如果两个晶体管中有一个晶体管导通,从D到S就有 电流流过, 若两个晶体管都导通,则 I=I1+I2. 每只晶体管相当于一个电阻,它的并联和电阻并联 的规律一样, 等效电阻减小, 电流增大.
版图设计
• CMOS集成电路中的元件 • 版图设计规则(Topological Design Rule) • 版图设计准则(‘Rule’ for performance)
• 版图电路分析（以COMPASS自带的
1.2um CMOS标准单元库为例）
第一课
CMOS集成电路中的元件
• MOS晶体管
– 版图和结构 – 电特性
PMOS晶体管剖面图
MOS晶体管
– 在物理版图中, 只要一条多晶硅跨过一个有 源区就形成了一个MOS晶体管, 将其S, G, D, B四端用连线引出即可与电路中其它元件连 接.
• MOS晶体管的电特性
– MOS晶体管是用栅电压控制源漏电流的器件, 重要的公式是萨方程(I-V方程):
IDS=k′•W/L•[(VG-VT-VS)2-(VG-VT-VD)2]
h
t
w
单位长度电容的经验公式：
0.25 0.5 w w t C 0.77 1.06 1.06 h h h
substrate
4-metal 0.25um technology
Ploy Metal1 Metal2 Metal3 Metal4
MOS晶体管
• MOS晶体管的电特性
1. 晶体管的三种工作状态 截止区： IDS=0 条件： VG VT VS 0 饱和区： IDS=k′•W/L•[(VG-VT-VS)2-(VG-VT-VD)2] 条件： VG VT VS 0,VG VT VD 0 线性区： IDS= k′•W/L•[(VG-VT-VS)2-(VG-VT-VD)2] 条件：VG VT VS 0,VG VT VD 0 2. 晶体管的开启电压公式
S
B
G
L
NMOS晶体管版图
S NMOS晶体管符号
FOX
D G S
N＋ N＋
B
P＋
N管 源漏区
NMOS晶体管剖面图
MOS晶体管
• PMOS晶体管的 版图和结构
D B PMOS晶体管版图 S PMOS晶体管符号
B
S G D
W L
G
B
N＋
S G D
P＋ P＋
FOX
N阱 N阱
P-substrate P管 源漏区
• 集成电容 • 寄生二极管和三级管
CMOS集成电路中元件
• • • • MOS晶体管 连线 集成电阻 集成电容
– – – – 多晶硅-扩散区电容 双层多晶硅电容 MOS电容 多层“夹心”电容
• 寄生二极管和三级管
CMOS集成电路中的元件
• • • • • MOS晶体管 连线 集成电阻 集成电容 寄生二极管和三级管
MOS晶体管
• MOS晶体管的电特性
– VG, VS, VD分别是栅, 源, 漏端的电压, VT是开启电压. – k′是本征导电因子, k′=µ•Cox/2, µ是表面迁移率, 属于硅 材料参数, Cox是单位面积栅电容,属于工艺参数 – W, L分别是MOSFET的沟道宽度和长度,属于物理参数 – 管子的最小沟道长度Lmin标志着工艺的水平——特征 尺寸, 如0.35um, 0.18um. W表示管子的大小, W越大则 管子越大,导电能力越强, 等效电阻越小.
合集下载
《集成电路版图LAYOUT设计与Cadence》讲义
LSW (Layer Selection Window)
Set drawing layer Set layer visible Set layer selectable Set valid layer Set layer purpose pair
i. Set drawing layer
工艺信息
基本概念
5、符号，截面图，版图（top view) 对应关系
Inverter
input
VDD
PMOS s
g
b
d
NMOS d
g
b
output
s
GND
Stick-diagram
INPUT
GND
VDD
OUTPUT
Legend of each layer
N-well P-diffusion N-diffusion Polysilicon
mask
芯片代工
Wafer(die)
（Foundry）
封装 （packet）
基本概念
3、Layout design 对于整个IC design 的重要意义：
对Hale Waihona Puke 数字电路设计流程来说：Layout engineer 主要是为设计者提供经过验 证的单元版图库 (library)，一般来说这样 的工作主要是由一些 Foundry 和 Service 公司来完成，对于 Fabless 来说，主要是 应用已有的库和IP Core来作布局布线，以 及验证等一些工作；
1、版图设计的重要性
▪前端设计同最终芯片产品之间的一 个重要接口； ▪芯片的品质不仅依靠前端设计的优 劣，在某些情况下，同版图设计的 联系更紧密，尤其在 analog/mixsignal/RF circuit design中。
Set drawing layer Set layer visible Set layer selectable Set valid layer Set layer purpose pair
i. Set drawing layer
工艺信息
基本概念
5、符号，截面图，版图（top view) 对应关系
Inverter
input
VDD
PMOS s
g
b
d
NMOS d
g
b
output
s
GND
Stick-diagram
INPUT
GND
VDD
OUTPUT
Legend of each layer
N-well P-diffusion N-diffusion Polysilicon
mask
芯片代工
Wafer(die)
（Foundry）
封装 （packet）
基本概念
3、Layout design 对于整个IC design 的重要意义：
对Hale Waihona Puke 数字电路设计流程来说：Layout engineer 主要是为设计者提供经过验 证的单元版图库 (library)，一般来说这样 的工作主要是由一些 Foundry 和 Service 公司来完成，对于 Fabless 来说，主要是 应用已有的库和IP Core来作布局布线，以 及验证等一些工作；
1、版图设计的重要性
▪前端设计同最终芯片产品之间的一 个重要接口； ▪芯片的品质不仅依靠前端设计的优 劣，在某些情况下，同版图设计的 联系更紧密，尤其在 analog/mixsignal/RF circuit design中。
版图课程设计
版图课程设计一、教学目标本课程的教学目标是使学生掌握地理版图的基本知识，能够识别和理解中国地图的主要特点和构成要素，了解中国各省级行政单位的地理位置和分布特点，培养学生对地理学科的兴趣和热爱，提高学生的地理素养。
具体来说，知识目标包括：掌握中国地图的基本方向、比例尺、图例和注记等基本要素；了解中国各省级行政单位的地理位置、边界、面积、人口等基本概况；理解中国地理环境的多样性以及地理差异性。
技能目标包括：能够使用地图和地理信息系统工具进行地理信息的查询和分析；能够绘制简单的地图和图表，展示地理信息；能够运用地理知识解决实际问题。
情感态度价值观目标包括：培养学生对地理学科的兴趣和热爱，提高学生对自然环境和社会环境的认识和尊重；培养学生合作学习、主动探究的学习态度，培养学生的创新思维和实践能力。
二、教学内容根据教学目标，本课程的教学内容主要包括：中国地图的基本知识、中国各省级行政单位的地理位置和分布特点、中国地理环境的特点和差异性。
具体来说，教学大纲安排如下：第一章：中国地图的基本知识1.1 中国地图的方向1.2 中国地图的比例尺1.3 中国地图的图例和注记第二章：中国各省级行政单位的地理位置和分布特点2.1 北京市2.2 上海市2.3 广东省2.4 四川省2.5 新疆维吾尔自治区第三章：中国地理环境的特点和差异性3.1 地形地貌3.2 气候特征3.3 自然资源3.4 人口和城市分布三、教学方法为了实现教学目标，本课程将采用多种教学方法，如讲授法、讨论法、案例分析法、实验法等。
讲授法用于向学生传授中国地图的基本知识和各省级行政单位的地理位置和分布特点；讨论法用于让学生探讨中国地理环境的特点和差异性；案例分析法用于分析实际问题，培养学生运用地理知识解决问题的能力；实验法用于让学生亲自动手绘制地图和图表，提高学生的实践能力。
四、教学资源为了支持教学内容和教学方法的实施，丰富学生的学习体验，我们将选择和准备以下教学资源：教材、参考书、多媒体资料、实验设备等。
版图设计课件 PPT
一、双极集成电路工艺的基本流程
实现选择性掺杂的三道基本工序
(3)掺杂：在半导体基片的一定区域掺入一定浓度的杂质 元素，形成不同类型的半导体层，来制作各种器件。掺 杂工艺主要有两种：扩散和离子注入。
扩散：在热运动的作用下，物质的微粒都有一种从高浓 度的地方向低浓度的地方运动的趋势。在IC生产中，扩 散的同时进行氧化。
结论：对采用PN结隔离的双极IC基本工艺，与制作NPN 晶体管的基本工艺相比，只需增加外延工艺，当然工艺步 骤要增加不少。
一、双极集成电路工艺的基本流程
PN结隔离双极IC工艺基本流程
衬底材料(P型硅)－ 埋层氧化－埋层光刻 －埋层掺杂(Sb)外延 (N型硅)隔离氧化－隔离光刻 －隔离掺杂(B)－ 基区氧化－基区光刻 －基区掺杂(B)和发射区氧化－
一、双极集成电路工艺的基本流程
工艺类型简介
按照制造器件的结构不同可以分为： 双极型：由电子和空穴这两种极性的载流子作为在有源
区中运载电流的工具。 MOS型：PMOS工艺、NMOS工艺、CMOS工艺 BiCMOS集成电路：双极与MOS混合集成电路
按照MOS的栅电极的不同可以分为： 铝栅工艺、硅栅工艺（CMOS制造中的主流工艺）
(2) 光刻2：场氧光刻，又称为有源区光刻。将以后作为有源区区域的 氧(3化) 氧层化和氮层化生硅长层。保在留没，有其氮余化区硅域层的保氧护化的层区和氮化硅全部去除。 域（即场区）生长一层较厚的氧化层。图中 表面没有氧化层的区域即为有源区。
三、CMOS集成电路工艺流程
3. 生长栅氧化层和生成多晶硅栅电极 确定了有源区以后，就可以制作MOS晶体管。首先按下述步骤生长栅 氧化层和制作栅电极。 (1) 生长栅氧化层。去除掉有源区上的氮化硅层及薄氧化层以后，生长 一层作为栅氧化层的高质量薄氧化层。 (2) 在栅氧化层上再淀积一层作为栅电极材料的多晶硅。 (3) 光刻3：光刻多晶硅，只保留作栅电极以及起互连作用的多晶硅。 光刻后的剖面图如图所示。
MENTOR软件讲稿
MENTOR软件讲稿Dxdesiger-Expedition Flow 版图设计1.准备⼯作1.1⼏个概念：1.1.1中⼼库、本地库：中⼼库（Central Library）即电路设计中常⽤到的所有器件库，为了让不同设计者、同⼀设计者的不同设计电路的设计规范统⼀，⼤家采⽤相同的中⼼库。
中⼼库包含相关联的器件、符号、封装、焊盘（焊盘堆叠）、焊盘（图形）、孔。
中⼼库可以有多个，但每个PCB设计只能与⼀个中⼼库关联。
本地库（Local Library）即每个设计专⽤的元器件库，每个原理图和PCB版图设计均有对应本地库。
PCB版图本地库仅包含设计中⽤到的器件、封装、焊盘、孔等。
本地库可以从其他库包含中⼼库中导⼊需要的器件、封装、焊盘等。
1.1.2器件、符号、封装、焊盘（焊盘堆叠）、焊盘（图形）、孔：器件Part：是器件数据库（Part Database）中联结原理图符号和封装单元的逻辑结构。
符号Symbol：具有某种功能的电⼦元件在原理图中的图⽰。
封装cell：组成物理元件的焊盘⼏何形状与分布。
封装由引出端焊盘、引出端号、元件外框、器件标识号及其他辅助信息（如丝印、装配框、特殊装配信息）。
焊盘（焊盘堆叠padstack）：物理意义上的焊盘（未被绿油覆盖，覆有焊锡，可能有孔的铜布线区），由多个pad（可能含hole）叠加在⼀起构成。
焊盘（pad）：可构成引出端焊盘、安装孔、过孔等的图形。
孔hole：钻头在板材上形成的机械孔或模具在板材上冲压出的机械孔，包含⾦属化和⾮⾦属化孔两种。
上述⼏个概念关系图⽰如下：1.1.3 PDB（Part Datadase）：器件数据库，原理图设计中放置器件（device）将调⽤该数据库。
1.1.4 CDB（Common Datadase）：共⽤数据库，最开始由原理图创建，记录该原理图中的连接、标号、元件号等信息，还可能包含各种组件属性和⽹络属性。
CDB作为原理图设计⼯具Dxdesigner和版图设计⼯具Expedition PCB之间的数据通信桥梁。
IC版图设计1PPT课件
含义 N阱层 N+或P+有源区层 多晶硅层 接触孔层 金属层 焊盘钝化层
标示图
第10页/共78页
➢ NWELL层相关的设计规则
编号
描述
尺寸(um)
目的与作用
1.1
N阱最小宽度
10.0
保证光刻精度和器件尺寸
1.2
N阱最小间距
10.0
防止不同电位阱间干扰
1.3
N阱内N阱覆盖P+ 2.0
保证N阱四周的场注N区环的 尺寸
4.1 版图概述
➢ 版图定义
版图(Layout)是集成电路设计者将设计并模拟、优化后 的电路转化成的一系列几何图形，它包含了集成电路尺寸 大小、各层拓扑定义等器件相关的物理信息。
➢ 版图的作用
集成电路制造厂家根据 版 图 提 供 的 信 息 来 制 造 掩 膜 (Mask)。所以，版图是从设计走向制造的桥梁。
5.2 金属间距 2.0
目的与作用 保证铝线的良好
电导
防止铝条联条
➢ Metal设计规则示意图
第18页/共78页
➢ Pad相关的设计规则列表
编号
描述
尺寸
目的与作用
6.1
最小焊盘大小
90
封装、邦定需要
6.2
最小焊盘边间距
80
防止信号之间串绕
6.3
最小金属覆盖焊盘
6.0
6.4
焊盘外到有源区最 小距离
25.0
➢ 布线规则 1. 电源线和地线应尽可能地避免用扩散区和多晶硅走线，特别是通过较大电
流的那部分电源线和地线。 多采用梳状走线，避免交叉；或者用多层金属工艺，提高设计布线的灵活 性。
第34页/共78页
IC版图设计 入门培训材料
进行DRC（设计规则检查）之后，就在完成的版 图上进行电路参数提取来决定实际的晶体管尺寸， 更重要的是确定每个节点的寄生电容。提取步骤 完成后，提取工具会自动生成一个详细的SPICE 输入文件。
现在就可以使用提取的网表通过SPICE仿真确定 电路的实际性能。
2. 设计规则
如果仿真出的电路性能（如瞬态响应时间 或功耗）与期望值不相符，就必须对版图 进行修改并重复上面的过程。版图修改主 要是对晶体管尺寸中的宽长比进行修改。 这是因为管子的宽长比决定器件的跨导和 寄生源极和漏极电容。
应用Leff、Weff、 Weff/ Leff 不要用L、W、W/L
3. 基本工艺层版图
有源区接触
有源区接触（Active Contact）:硅与互连金属的接触
3. 基本工艺层版图 金属层：与有源区接触
信号互连线 金属层1（Metal1） 电源线、地线
Metal1至有源区 接触的最小间距
Metal1线的 最小宽度
宽度指封闭几何图形的内边之间的距离
最小宽度 最大宽度
2. 设计规则 间距规则（Separation rule）（1）
间距指各几何图形外边界之间的距离
同一工艺层的间距 (spacing)
不同工艺层的间距 (separation)
2. 设计规则 交叠规则（Overlap rule）（1）
交叠有两种形式：
为了减小寄生效应，设计者也必须考虑对 电路结构进行局部甚至全部的修改。
掩膜版图设计流程
2. 设计规则
CMOS反相器版图设计
通过对CMOS反相器掩膜版图的设计来逐步讲解版图设 计规则的应用。
首先，我们要根据设计规则生成每个晶体管。
假设我们要设计一个具有最小晶体管尺寸的反相器。
现在就可以使用提取的网表通过SPICE仿真确定 电路的实际性能。
2. 设计规则
如果仿真出的电路性能（如瞬态响应时间 或功耗）与期望值不相符，就必须对版图 进行修改并重复上面的过程。版图修改主 要是对晶体管尺寸中的宽长比进行修改。 这是因为管子的宽长比决定器件的跨导和 寄生源极和漏极电容。
应用Leff、Weff、 Weff/ Leff 不要用L、W、W/L
3. 基本工艺层版图
有源区接触
有源区接触（Active Contact）:硅与互连金属的接触
3. 基本工艺层版图 金属层：与有源区接触
信号互连线 金属层1（Metal1） 电源线、地线
Metal1至有源区 接触的最小间距
Metal1线的 最小宽度
宽度指封闭几何图形的内边之间的距离
最小宽度 最大宽度
2. 设计规则 间距规则（Separation rule）（1）
间距指各几何图形外边界之间的距离
同一工艺层的间距 (spacing)
不同工艺层的间距 (separation)
2. 设计规则 交叠规则（Overlap rule）（1）
交叠有两种形式：
为了减小寄生效应，设计者也必须考虑对 电路结构进行局部甚至全部的修改。
掩膜版图设计流程
2. 设计规则
CMOS反相器版图设计
通过对CMOS反相器掩膜版图的设计来逐步讲解版图设 计规则的应用。
首先，我们要根据设计规则生成每个晶体管。
假设我们要设计一个具有最小晶体管尺寸的反相器。
gaibande 版图设计讲稿 河北科技大学 安胜彪
CMOS放大器的版图
特殊尺寸器件的版图设计
特殊尺寸器件是指： ① 大尺寸——MOS管宽长比（W/L）很大； ② 小尺寸——W/L＜1（倒比管）。
大尺寸器件
1. CMOS电路的缓冲输出 缓冲输出是指在内部电路输出端串联二级反相器，改善输出驱动能力。各级器件 尺寸（W/L）： I0为小尺寸，I1为中等尺寸，I2为大尺寸。I2的尺寸根据输出电流的 大小和输出波形参数的要求进行设计。
(a)金属导线跨过两个扩散区
(b)场反型形成场区寄生MOS管
寄生MOS管示意图
2)场开启电压 影响场开启电压的因素： ① 场氧化层厚度——场氧化层越厚，场开启电压就越高。 ② 衬底掺杂浓度——衬底浓度越高，场开启电压也越高。 要求场开启电压足够高，至少应大于电路的电源电压，使每个MOS管之间具有 良好的隔离特性 版图设计中增加沟道隔离环提高场开启电压。
5) P阱硅栅CMOS反相器输出级与压焊块(PAD)的连接 特点:① P管和N管都由多管并联而成。 ② P管和N管放在两个隔离环内。 ③ 考虑到电子迁移率比空穴约大2.5倍，所以P管的尺寸比N管大，使反相器 的输出波形对称。
(a) 无铝层的版图
(b) 完整的版图
4. CMOS放大器
电路图 五个器件的布局
图8.2 由注入倾斜造成栅阴影区
考虑栅阴影后,图(a)的结构更好一些。
栅阴影效应 (a)两个MOS管的栅在同一直线上; (b)两个栅相互平行
3) 增加虚拟器件提高对称性
注意器件周围保持相同的环境。
(a)M2管旁边的的金属线引起不对称;(b)在M1管相对称位置安排同样一条线来消除不对称性
4) 共中心(四方交叉)
(a)合并前
(b)合并后
(c) Vdd和Vss采用叉指结构
《集成电路版图设计》课件
元器件工作原理
了解各种元器件的工作原理是进行版图设计的基础，如晶 体管的工作原理涉及到载流子的运动和电荷的积累等。
元器件版图设计规则
在进行元器件版图设计时，需要遵循一定的设计规则，如 电阻的阻值计算、电容的容量计算等，以确保设计的准确 性和可靠性。
集成电路工艺
01 02
集成电路工艺流程
集成电路的制造需要经过多个工艺步骤，包括薄膜制备、光刻、刻蚀、 掺杂等，这些工艺步骤的参数和条件对集成电路的性能和可靠性有着重 要影响。
学生需要按照指导要求，完成集成电路版图设计实践任务，并
提交实践报告。
集成电路版图设计实践图设计
案例四
某混合信号集成电 路版图设计
案例一
某数字集成电路版 图设计
案例三
某射频集成电路版 图设计
案例五
某可编程逻辑集成 电路版图设计
集成电路版图设计实践经验总结
实践经验总结的重要性
特点
集成电路版图设计具有高精度、 高复杂度、高一致性的特点，需 要综合考虑电路功能、性能、可 靠性以及制造工艺等多个方面。
集成电路版图设计的重要性
01
02
03
实现电路功能
集成电路版图设计是将电 路设计转化为实际产品的 关键环节，是实现电路功 能的重要保障。
提高性能和可靠性
合理的版图设计可以提高 集成电路的性能和可靠性 ，确保产品在长期使用中 保持稳定。
DRC/LVS检查
进行设计规则检查和版图验证 ，确保版图设计的正确性和可 制造性。
布图输出
将版图数据输出到制造环节， 进行硅片的制作。
02
集成电路版图设计基础知识
半导体材料
半导体材料分类
半导体材料分为元素半导体和化合物半导体两大类，元素半导体包括硅和锗，化合物半导 体包括三五族化合物（如砷化镓、磷化镓等）和二六族化合物（如硫化镉、硒化镉等）。
了解各种元器件的工作原理是进行版图设计的基础，如晶 体管的工作原理涉及到载流子的运动和电荷的积累等。
元器件版图设计规则
在进行元器件版图设计时，需要遵循一定的设计规则，如 电阻的阻值计算、电容的容量计算等，以确保设计的准确 性和可靠性。
集成电路工艺
01 02
集成电路工艺流程
集成电路的制造需要经过多个工艺步骤，包括薄膜制备、光刻、刻蚀、 掺杂等，这些工艺步骤的参数和条件对集成电路的性能和可靠性有着重 要影响。
学生需要按照指导要求，完成集成电路版图设计实践任务，并
提交实践报告。
集成电路版图设计实践图设计
案例四
某混合信号集成电 路版图设计
案例一
某数字集成电路版 图设计
案例三
某射频集成电路版 图设计
案例五
某可编程逻辑集成 电路版图设计
集成电路版图设计实践经验总结
实践经验总结的重要性
特点
集成电路版图设计具有高精度、 高复杂度、高一致性的特点，需 要综合考虑电路功能、性能、可 靠性以及制造工艺等多个方面。
集成电路版图设计的重要性
01
02
03
实现电路功能
集成电路版图设计是将电 路设计转化为实际产品的 关键环节，是实现电路功 能的重要保障。
提高性能和可靠性
合理的版图设计可以提高 集成电路的性能和可靠性 ，确保产品在长期使用中 保持稳定。
DRC/LVS检查
进行设计规则检查和版图验证 ，确保版图设计的正确性和可 制造性。
布图输出
将版图数据输出到制造环节， 进行硅片的制作。
02
集成电路版图设计基础知识
半导体材料
半导体材料分类
半导体材料分为元素半导体和化合物半导体两大类，元素半导体包括硅和锗，化合物半导 体包括三五族化合物（如砷化镓、磷化镓等）和二六族化合物（如硫化镉、硒化镉等）。
版图设计培训资料
3. 版图编辑器
5) virtuoso编辑器 --版图层次显示（LSW）
技术中心内部资料
26
第二部分：版图设计基础
3. 版图编辑器
6) virtuoso编辑器 --版图编辑菜单
技术中心内部资料
27
第二部分：版图设计基础
3. 版图编辑器
7) virtuoso编辑器 --显示窗口
技术中心内部资料
28
7) virtuoso编辑器--CDL输出
技术中心内部资料
37
第二部分：版图设计基础
5. 了解工艺厂商
GLOBALFOUNDRIES
HHG —华虹宏力
--中芯国际 CSMC – 华润上华 FMIC—深圳方正 TSMC -- 台积电 UMC -- 台联电 Winbond -- 华邦 先锋 比亚迪 新进 厦门集顺 无锡和舰
3. 版图编础
3. 版图编辑器
cell
3) virtuoso编辑器-- 建立
CIW窗口
技术中心内部资料
24
第二部分：版图设计基础
3. 版图编辑器
4) virtuoso编辑器--工作区和层次显示器
LSW
技术中心内部资料
工作区域
25
第二部分：版图设计基础
2.2互连
1) 典型工艺
CMOS N阱 1P4M工艺剖面图
连线与孔之间的连接
技术中心内部资料 21
第二部分：版图设计基础
3. 版图编辑器
建立LIBRARY
1) virtuoso编辑器
CIW窗口
技术中心内部资料
22
第二部分：版图设计基础
2) virtuoso编辑器--Library manager
5) virtuoso编辑器 --版图层次显示（LSW）
技术中心内部资料
26
第二部分：版图设计基础
3. 版图编辑器
6) virtuoso编辑器 --版图编辑菜单
技术中心内部资料
27
第二部分：版图设计基础
3. 版图编辑器
7) virtuoso编辑器 --显示窗口
技术中心内部资料
28
7) virtuoso编辑器--CDL输出
技术中心内部资料
37
第二部分：版图设计基础
5. 了解工艺厂商
GLOBALFOUNDRIES
HHG —华虹宏力
--中芯国际 CSMC – 华润上华 FMIC—深圳方正 TSMC -- 台积电 UMC -- 台联电 Winbond -- 华邦 先锋 比亚迪 新进 厦门集顺 无锡和舰
3. 版图编础
3. 版图编辑器
cell
3) virtuoso编辑器-- 建立
CIW窗口
技术中心内部资料
24
第二部分：版图设计基础
3. 版图编辑器
4) virtuoso编辑器--工作区和层次显示器
LSW
技术中心内部资料
工作区域
25
第二部分：版图设计基础
2.2互连
1) 典型工艺
CMOS N阱 1P4M工艺剖面图
连线与孔之间的连接
技术中心内部资料 21
第二部分：版图设计基础
3. 版图编辑器
建立LIBRARY
1) virtuoso编辑器
CIW窗口
技术中心内部资料
22
第二部分：版图设计基础
2) virtuoso编辑器--Library manager
《集成电路版图设计》课件
布局原则
在布局时，应遵循一些基本原则，如模块化、层次化、信号流向清晰等，以提高 布局的可读性和可维护性。
优化方法
可以采用一些优化方法来提高布局的效率和可读性，如使用自动布局算法、手动 调整布局、考虑布线约束等。
布线优化
布线原则
在布线时，应遵循一些基本原则，如 避免交叉、减少绕线、保持线宽一致 等，以提高布线的可靠性和效率。
04
集成电路版图设计技巧与优化
布图策略与技巧
布图策略
根据电路功能和性能要求，选择合适的布图策略，如层次化、模块化、对称性 等，以提高布图的效率和可维护性。
技巧
在布图过程中，可以采用一些技巧来提高布图的效率和可读性，如使用标准单 元、宏单元等模块化设计，以及合理利用布局空间、避免布线拥堵等。
布局优化
用于实现电路中的电阻功能，调节电流和电 压。
电感器
用于实现电路中的电感功能，用于产生磁场 和感应电流。
版图设计规则
几何规则
规定了各种几何元素的使用方法和尺寸 ，以确保版图的准确性和一致性。
器件规则
规定了各种器件的尺寸、形状和排列 方式，以确保器件的性能和可靠性。
连线规则
规定了各种连线元素的宽度、间距和 连接方式，以确保电路的可靠性和稳 定性。
直线
用于连接集成电路中的不同部 分，实现电路的导通。
弧线
用于表示不同层之间的过渡， 以平滑电路。
折线
用于表示复杂电路中的分支或 连接点。
点
用于表示电路中的节点或连接 点。
ቤተ መጻሕፍቲ ባይዱ 器件元素
晶体管
用于实现电路中的逻辑功能，是集成电路中 的基本元件。
电容器
用于实现电路中的电容功能，用于存储电荷 和过滤信号。