第3章 集成电路制造工艺
集成电路制造技术 第三章 扩散

3.3.1 恒定表面源扩散
x
N ( x ,t ) N s ( 1
2
2
)
Dt
exp( 2 )d
0
简化,N s [ 1 erf ( 2
Dt )] N serfc( 2
) Dt
―余误差分布
Dt―扩散长度;Ns= NSi(杂质在Si中的固溶度) erf(x)—误差函数(error function);
N t
dx
J2
J1
ΔJ
ΔJ dx
dx
D
2N 2x
dx
故
N t
2N D 2x
--扩散方程
3.3 扩散杂质的浓度分布
3.3.1 恒定表面源(浓度)扩散
(constant-surface-concentration) 定义: 扩散过程中,Si片表面杂质浓度始终不变
(等于杂质在Si中的溶解度)。 例如:预淀积工艺,箱法扩散工艺 初始条件:t=0,N(x,0)=0; 边界条件: N(0,t)=Ns , N(∞,t)=0; 解扩散方程,
D—扩散系数(cm2/s),
N (x,t) x
—浓度梯度
“-”从高浓度向低浓度扩散
J—扩散流密度:单位时间内通过单位面积的杂质数。
3.2 扩散系数与扩散方程
3.2.2 扩散系数
D=D0 exp(-ΔE/kT)
D0—表观扩散系数,既1/kT→ 0时的扩散系数
ΔE—激活能;间隙扩散:ΔE = Wi, 替位扩散:ΔE = Ws+ Wv
3.1.1 间隙式扩散
①定义—重金属杂质Ni,Fe,Cu,Ag,Au在晶格间的间隙 中运动(扩散)
②势垒—间隙位置的势能相对极小,相邻两间隙之间 是势能极大位置,必须越过一个势垒Wi。 ∵ f(Wi)∝exp(-Wi/kT) —玻尔兹曼统计分布
集成电路制造工艺PPT课件

40
净化厂房
精选
41
芯片制造净化区域走廊
精选
42
投 影 式 光 刻 机
Here in the Fab Two Photolithography area we see one of
our 200mm 0.35 micron I-Line Steppers. this stepper can
image and align both 6 & 8精i选nch wafers.
精选
最快速度:2.4GHz
24
集成电路的分类
–器件结构类型 –集成度 –电路的功能 –应用领域
精选
25
按器件结构类型分类
• 双极集成电路:主要由双极型晶体管构成
–NPN型双极集成电路
–PNP型双极集成电路
• 金属-氧化物-半导体(MOS)集成电路:主要由 MOS晶体管(单极型晶体管)构成
–NMOS
and SemiTool in 1995. Again these are the world's first 300mm wet
process cassettes (that can be spin rin精s选e dried).
44
12 英 寸 氧 化 扩 散 炉
As we look in this window we see the World's First true 300mm production
精选
18
❖ 集成电路单片集成度和最小特征尺寸的发展曲线
精选
19
精选
20
发展 阶段
主要特征 元件数/芯片
特征线宽(um)
栅氧化层厚度 (nm)
第3章集成电路制造工艺

2019/11/25
6
集成电路设计原理
引言
6. 代工工艺
代工(Foundry)厂家很多,如:
无锡上华(0.6/0.5 mCOS和4 mBiCMOS 工艺)
上海先进半导体公司(1 mCOS工艺) 首钢NEC(1.2/0.18 mCOS工艺) 上海华虹NEC(0.35 mCOS工艺) 上海中芯国际(8英寸晶圆0.25/0.18 mCOS
P N+ N- P+
P-Sub
2019/11/25
21
集成电路设计原理
1.1.1 工艺流程(续4) 光刻引线孔 清洁表面
P P+ N+ N- P+
P N+ N- P+
P-Sub
2019/11/25
22
集成电路设计原理
1.1.1 工艺流程(续5) 蒸镀金属 反刻金属
P P+ N+ N- P+
集成电路设计原理
第一章 集成电路制造工艺
集成电路(Integrated Circuit) 制造工艺是集成电路实现的手段, 也是集成电路设计的基础。
2019/11/25
1
集成电路设计原理
引言
1.无生产线集成电路设计技术
随着集成电路发展的过程,其发展的总趋 势是革新工艺、提高集成度和速度。
设计工作由有生产线集成电路设计到无生 产线集成电路设计的发展过程。
38
集成电路设计原理
1.2.1 主要工艺流程 8. N+ active注入(Nplus —Pplus反版) ( 硅栅自对准)
P-Sub
2019/11/25
39
集成电路设计原理
集成电路制造工艺

集成电路制造工艺集成电路制造工艺是一项高度复杂和精细的技术过程,它涉及到多个步骤和环节。
下面将介绍一般的集成电路制造工艺流程。
首先是晶圆制备。
晶圆是集成电路的基础材料,通常由硅材料制成。
制备晶圆需要精确的工艺和设备,包括材料分析、芯片设计、晶圆选择和切割等步骤。
在制备过程中,要保证晶圆的纯度和质量,确保芯片的正常运行。
接下来是晶圆上的图案制作。
这一步主要是通过光刻技术将芯片设计上的图案转移到晶圆上。
光刻是一种利用紫外线照射光刻胶,然后通过化学处理来形成芯片图案的技术。
在这一步中,制造工程师需要控制光刻机的参数和条件,以确保图案的精确度和清晰度。
接着是雕刻。
雕刻是将光刻后形成的图案转移到晶圆上的过程。
这里使用的是化学气相沉积或离子束雕刻等技术。
制造工程师需要精确控制雕刻机的参数,使得雕刻过程能够准确地复制芯片设计上的图案。
接下来是金属沉积。
这一步是为芯片的导线和电极等部分进行金属沉积,以连接芯片上的不同元件。
金属沉积通常使用物理气相沉积或化学气相沉积技术。
制造工程师需要控制沉积的厚度和均匀性,以确保导线和电极的电性能和连接质量。
然后是化学机械抛光。
抛光是为了平整化晶圆表面,以便进行下一步的工艺步骤。
抛光是利用机械研磨和化学反应溶解的技术,在控制条件下去除晶圆表面的不平坦部分。
最后是芯片封装和测试。
在封装过程中,芯片被放置在封装材料中,并进行焊接和封装工艺。
然后芯片需要经过严格的测试,以确保其功能和品质。
测试包括功能测试、可靠性测试和环境适应性测试等。
总的来说,集成电路制造工艺是一个复杂而精细的过程,需要多个步骤和环节的精确控制。
通过不断的技术创新和工艺改进,集成电路制造工艺不断提高,为我们提供了更加先进和高效的电子产品。
集成电路制造工艺是现代电子工业的重要基础,它的高度复杂和精细使得集成电路成为了现代科技的核心。
随着科技的飞速发展,集成电路的制造工艺也在不断地进步和创新。
本文将具体介绍集成电路制造工艺的一些关键步骤和技术。
集成电路基本工艺

第3章IC 制造工艺⏹IC 制造工艺十分复杂,简单地说,就是在衬底材料上,运用各种方法形成不同的“层”,并在选定的区域掺入杂质,以改变半导体导电性能,形成半导体器件的过程。
⏹这个过程需要许多步骤才能完成,从晶圆片到集成电路成品大约需要经过数百道工序。
关心每一步工艺对器件性能的影响,读懂PDK ,挖掘工艺潜力。
1⏹IC 制造工艺是由多种单项工艺组合而成的,主要的单项工艺通常包括三类:薄膜制备工艺、图形转移工艺、掺杂工艺。
⏹薄膜制备工艺:包括氧化工艺和薄膜淀积工艺。
通过生长或淀积的方法,生成IC 制造过程中所需的各种材料的薄膜,如金属层、绝缘层。
⏹图形转移工艺:包括光刻、刻蚀工艺。
IC 是由许多半导体元器件组合而成的,对应在晶圆上就是半导体、导体及各种不同层上的隔离材料的集合。
IC 制造工艺首先将这些结构以图形的形式制作在光刻掩膜版上,然后通过图形转换工艺最终转移到晶圆上。
⏹掺杂工艺:包括扩散和离子注入工艺,通过这些工艺将各种杂质按照设计要求掺杂到晶圆片的特定位置上,形成晶体管的源漏端及欧姆接触等。
3.1 外延生长3.2掩模版的制作3.3光刻原理与流程3.4 氧化3.5 淀积与刻蚀3.6 掺杂原理与工艺/AMuseum/ic/index_04_03_03.html3.1 外延生长(Epitaxy)⏹尽管有些器件和IC可以直接做在未外延的基片上,但是未外延过的基片性能常常不具备制作器件和电路所需的性能,不能满足要求。
大多数器件和IC都做在经过外延生长的衬底上。
⏹外延的目的是用同质材料形成具有不同的掺杂种类及浓度,因而具有不同性能的晶体层。
⏹在单晶衬底(基片)上生长一层有一定要求的、与衬底晶向相同的单晶层,犹如原来的晶体向外延伸了一段,故称外延生长。
⏹外延生长技术发展于50年代末60年代初。
当时,为了制造高频大功率器件,需要减小集电极串联电阻,又要求材料能耐高压和大电流,因此需要在低阻值衬底上生长一层薄的高阻外延层。
第3章CMOS集成电路工艺与版图

英特尔65纳米双核处理器的扫描电镜(SEM)截面图
常用图层 版图图层名称 Nwell Active Pselect Nselect Poly cc Metal1 Metal2 Via 含义 N阱 有源扩散区 P型注入掩膜 N型注入掩膜 多晶硅 引线孔 第一层金属 第二层金属 通孔
注意:
不同软件对图层名称定义不同; 严格区分图层作用。
“混合棒状图”法:
矩形代表有源区(宽度不限); 实线代表金属; 虚线代表多晶硅;
“×”代表引线孔。其它层次不画,
通常靠近电源vdd的是P管,靠近地线gnd 的是N管。
反相器棒状图
电路图-棒状图-版图
a
b
练习
三输入与非门、或非门棒状图
8、MOS管阵列的版图实现
(1) MOS管的串联。 N1的源、漏区为X和Y,N0的源、漏区为Y和Z。 利用源漏共用,得到两个MOS管串联连接的版图。 电路图
N1和N0串联版图
N1、 N0版图
任意个MOS管串联。 例如3个MOS管串联的版图。
电路图
版图
(2)MOS管并联(并联是指它们的源和源连 接,漏和漏连接,各自的栅还是独立的。) 栅极水平放置
对管
缓冲器中的一级反相器
运放对管
大尺寸器件存在的问题: 寄生电容; 栅极串联电阻
大面积的栅极与衬底之间有氧化 层隔绝,形成平板电容
栅电压降低
细长的栅极存在串联电阻,导 致栅极两端电压不同
MOS管寄生电容值
C W L C0
MOS管栅极串联电阻值
R W / L R
S G
衬底材料导电性较差,为了保证接触的效 果,需要在接触区域制作一个同有源区类 似的掺杂区域降低接触电阻,形成接触区。 衬底半导体材料要与电极接触,同样需要 引线孔(CC);
第三章IC制造工艺

晶圆退火工艺流程
Process Flow of Annealed Wafer
晶体生长
Crystal Gafering
Slicing 切片
高温退火
退火后的晶圆
High Temp.
Annealing
Annealed Wafer
(Surface Improvement)
在需要的位置上,形成晶体管、接触等
• 制膜:制作各种材料的薄膜
多晶硅放入坩埚内加热到 1440℃熔化。为了防止硅在高温下被氧化,坩埚内 被抽成真空并注入惰性气体氩气。之后用纯度 99.7% 的钨丝悬挂“硅籽晶”探 入熔融硅中,以 2~20转/分钟的转速及 3~10毫米/分钟的速率从熔液中将单晶 硅棒缓慢拉出。这样就会得到一根纯度极高的单硅晶棒,理论上最大直径可 达45厘米,最大长度为3米。
蒸 发 原 理 图
金属有机物化学气相沉积(MOCVD: MetalOrganic Chemical Vapor Deposition)
• III-V材料的MOCVD中,所需要生长的III,V族元素的源 材料以气体混和物的形式进入反应炉中已加热的生长 区里,在那里进行热分解与沉淀反应。
• MOCVD与其它CVD不同之处在于它是一种冷壁工艺,只 要将衬底控制到一定温度就行了。
• 可分为同质外延和异质外延。 • 不同的外延工艺可制出不同的材料系统。
化学汽相淀积(CVD)
• 化学汽相淀积(Chemical Vapor Deposition):通过气态 物质的化学反应在衬底上淀积一层薄膜材料的过程
• CVD技术特点: – 具有淀积温度低、薄膜成分和厚度易于控制、均 匀性和重复性好、台阶覆盖优良、适用范围广、 设备简单等一系列优点 – CVD方法几乎可以淀积集成电路工艺中所需要的 各种薄膜,例如掺杂或不掺杂的SiO2、多晶硅、 非晶硅、氮化硅、金属(钨、钼)等
《集成电路制造工艺与工程应用》第三章第四节热载流子注入效应与LDD工艺技术

《集成电路制造工艺与工程应用》第三章第四节热载流子注入效应与LDD工艺技术内容简述:为了不断提高器件的性能和单位面积器件的密度,器件的尺寸不断按比例缩小。
但是这种按比例缩小并不是理想的,不是所有的参数都是等比例缩小的,例如器件的工作电压不是等比例缩小的,器件的沟道横向电场强度会随着器件尺寸的不断缩小而增加,特别是漏端附近的电场最强,当器件的特征尺寸缩小到亚微米和深亚微米,漏端附近会出现热载流子效应(Hot carrier Inject --HCI)。
因为热载流子注入效应会导致几个严重的问题,最终使器件和芯片失效。
为了改善热载流子注入效应,半导体研发人员提出利用降低漏端与衬底pn结附近的峰值电场强度的LDD工艺技术来改善热载流子注入效应。
3.4 热载流子注入效应与轻掺杂漏(LDD)工艺技术--------------------------------------3.4.1 热载流子注入效应简介-----------------------------------------------------------3.4.2 双扩散漏(DDD)和轻掺杂漏(LDD)工艺技术--------------------------3.4.3 隔离侧墙(Spacer Sidewall)工艺技术--------------------------------------3.4.4 轻掺杂漏离子注入和隔离侧墙工艺技术的工程应用-----------------------3.4热载流子注入效应与轻掺杂漏(LDD)工艺技术3.4.1热载流子注入效应简介为了不断提高器件的性能和单位面积器件的密度,器件的尺寸不断按比例缩小,但是这种按比例缩小并不是理想的,不是所有的参数都是按比例缩小的,例如器件的工作电压不是等比例缩小的,器件的沟道横向电场强度会随着器件尺寸的不断缩小而增加,特别是漏端附近的电场最强。
当器件的特征尺寸缩小到亚微米和深亚微米,漏端附近会出现热载流子效应(Hot Carrier Inject - HCI)。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
5 有源区衬底氧化
6 NMOS管场注入光刻 管场注入光刻
7场区氧化,栅氧化,沟道掺 场区氧化,栅氧化, 场区氧化 阈值电压调节注入) 杂(阈值电压调节注入)
8多晶硅淀积、掺杂、光刻和 多晶硅淀积、掺杂、 多晶硅淀积 腐蚀, 腐蚀,形成栅区的多晶硅版
9 P阱中的 阱中的NMOS管光刻和注 阱中的 管光刻和注 入硼并扩散,形成N+版 入硼并扩散,形成 版
掩膜制造
掩膜版可分成: 掩膜版可分成:整版及单片版 整版是指晶圆上所有的集成电路芯片的版图都是有该掩膜一次 整版是指晶圆上所有的集成电路芯片的版图都是有该掩膜一次 投影制作出来的。各个单元的集成电路可以不同。 投影制作出来的。各个单元的集成电路可以不同。 是指版图只对应晶圆上的一个单元。 单片版 是指版图只对应晶圆上的一个单元。其他单元是该单 元的重复投影。晶圆上各个芯片是相同的。 元的重复投影。晶圆上各个芯片是相同的。 早期掩膜制造是通过画图照相微缩形成的。 早期掩膜制造是通过画图照相微缩形成的。 光学掩膜版是用石英玻璃做成的均匀平坦的薄片, 光学掩膜版是用石英玻璃做成的均匀平坦的薄片,表面上涂一 厚的铬, 层60~80nm厚的铬,使其表面光洁度更高,这称之为铬版 厚的铬 使其表面光洁度更高,这称之为铬版 ),通常也称为光学 (Cr mask),通常也称为光学(掩膜)版。 ),通常也称为光学(掩膜) 新的光刻技术的掩膜版与光刻技术有关。 新的光刻技术的掩膜版与光刻技术有关。
1衬底准备:衬底氧化后,在 衬底准备:衬底氧化后, 衬底准备 二氧化硅上生长氮化硅
2光刻 阱,形成阱版,在P阱 光刻P阱 形成阱版, 光刻 阱 区腐蚀氮化硅, 阱注入 区腐蚀氮化硅,P阱注入
3去光刻胶,P阱扩散并生长二 去光刻胶, 阱扩散并生长二 去光刻胶 氧化硅
4腐蚀氮化硅,N阱注入并扩散 腐蚀氮化硅, 阱注入并扩散 腐蚀氮化硅
两种常见的隔离手段
局部氧化隔离法隔离( 局部氧化隔离法隔离(LOCOS) ) 浅沟槽隔离( 浅沟槽隔离(STI) )
浅沟道隔离示意图
氧化隔离示意图
3.2.6 金属层形成
集成电路工艺中的金属层有三个主要功能
1)形成器件本身的接触线; )形成器件本身的接触线; 2)形成器件间的互连线; )形成器件间的互连线; 3)形成焊盘。 )形成焊盘。
3.2.2 掩膜的制版工艺
在集成电路开始制造之前,需要预先设定好每个工艺的制造过程 在集成电路开始制造之前,需要预先设定好每个工艺的制造过程 和先后顺序。 和先后顺序。 每个工艺中都需要掩膜来覆盖暂时不需要加工的位置, 每个工艺中都需要掩膜来覆盖暂时不需要加工的位置,需要加工 的位置则需要按照一定的图形来加工。 的位置则需要按照一定的图形来加工。 版图设计就是将集成电路的布局按照集成电路工艺过程分为多层 版图设计就是将集成电路的布局按照集成电路工艺过程分为多层 掩膜版的过程。 掩膜版的过程。 将这些过程制作成掩膜版的过程就是制版。 将这些过程制作成掩膜版的过程就是制版。 制版 制版就是要产生一套分层的版图掩膜, 制版就是要产生一套分层的版图掩膜,为将来将设计的版图转移 到晶圆上做准备,掩膜版主要用在光刻工艺过程中。 到晶圆上做准备,掩膜版主要用在光刻工艺过程中。
一种热扩散法掺杂的系统示意图
离子注入法掺杂
离子注入掺杂也分为两个步骤:离子注入和退火再分布。 离子注入掺杂也分为两个步骤:离子注入和退火再分布。
中等电流离子注入系统示意图
3.2.5 绝缘层形成
在集成电路工艺中, 在集成电路工艺中,导体和绝缘体是互补而又相对 的。 绝缘层的作用
电隔离 防止湿气侵扰、 防止湿气侵扰、化学玷污和机械划伤的保护作用 制作如MOS晶体管等器件 晶体管等器件 制作如
3.4.2 N阱CMOS工艺 阱 工艺
N阱CMOS工艺正好与 阱CMOS工艺相反,它是在 型 阱 工艺正好与P阱 工艺相反, 工艺正好与 工艺相反 它是在P型 衬底上形成N阱。因为N沟道器件是在 型衬底上制成的, 衬底上形成 阱 因为 沟道器件是在P型衬底上制成的, 沟道器件是在 型衬底上制成的 这种方法与标准的N沟道 沟道MOS晶体管的工艺是兼容的。 晶体管的工艺是兼容的。 这种方法与标准的 沟道 晶体管的工艺是兼容的 在这种情况下, 阱中和了 型衬底, 阱中的 阱中和了P型衬底 阱中的P沟道 在这种情况下,N阱中和了 型衬底,N阱中的 沟道 MOS晶体管会受到过渡掺杂的影响。 晶体管会受到过渡掺杂的影响。 晶体管会受到过渡掺杂的影响
3.4.3 双阱 双阱CMOS工艺 工艺
双阱CMOS工艺采用的原始材料是在 或P+衬底上外 工艺采用的原始材料是在N+或 衬底上外 双阱 工艺采用的原始材料是在 延一层轻掺杂的外延层,然后用离子注入的方法同时制 延一层轻掺杂的外延层, 作N阱和 阱。使用双阱工艺不但可以提高器件密度, 阱和P阱 使用双阱工艺不但可以提高器件密度 不但可以提高器件密度, 阱和 还可以有效的控制寄生晶体管的影响,抑制闩锁现象。 还可以有效的控制寄生晶体管的影响,抑制闩锁现象。
脱水、增黏、涂胶、软烘
显影、坚膜、固胶等
刻蚀过程
3.2.4 掺杂
热扩散法掺杂
利用原子在高温下的扩散运动, 利用原子在高温下的扩散运动,使杂质原子从浓度很高 的杂质源向硅中扩散并形成一定的分布。 的杂质源向硅中扩散并形成一定的分布。 热扩散通常分两个步骤进行: 热扩散通常分两个步骤进行:
预淀积( 预淀积(predeposition,也称预扩散) ,也称预扩散) 推进( 推进(drive in,也称主扩散)。 ,也称主扩散)。
10 PMOS管光刻和注入版
11硅片表面沉积二氧化硅薄膜 硅片表面沉积二氧化硅薄膜
12 接触孔光刻,接触孔腐蚀 接触孔光刻,
13 淀积铝,反刻铝,形成铝连线 淀积铝,反刻铝,
最后做栅极金属引线后得到双阱CMOS工艺的 工艺的CMOS晶体管 最后做栅极金属引线后得到双阱 工艺的 晶体管
3.2.1 外延生长
“外延”是指在单晶硅衬底上生长一层新单晶的技术。同质外延 外延”是指在单晶硅衬底上生长一层新单晶的技术。 外延 vs. 异质外延 外延层具有很多优良性能。 外延层具有很多优良性能。 不同的外延工艺可制备不同的材料系统。目前常见的外延技术为 不同的外延工艺可制备不同的材料系统。 )、金属有 化学汽相沉积 (CVD:Chemical Vapor Deposition)、金属有 : )、 机物汽相沉积( 机物汽相沉积(MOCVD:Metal Organic CVD)和分子束外延 : ) 生长( 生长(MBE:Molecular Beam Epitaxy)。 : )。
CMOS工艺技术是当代 工艺技术是当代VLSI工艺的主流工艺技术,该 工艺的主流工艺技术, 工艺技术是当代 工艺的主流工艺技术 工艺是在PMOS与NMOS工艺基础上发展起来的,特点 与 工艺基础上发展起来的, 工艺是在 工艺基础上发展起来的 是将NMOS器件和 器件和PMOS器件同时制作在同一衬底上。 器件同时制作在同一衬底上。 是将 器件和 器件同时制作在同一衬底上 COMOS工艺一般可分为三类:P阱CMOS工艺、N阱 工艺一般可分为三类: 阱 工艺、 阱 工艺一般可分为三类 工艺 CMOS工艺和双阱 工艺和双阱CMOS工艺。 工艺。 工艺和双阱 工艺
曝光是在光刻胶上形成预定图案。 曝光是在光刻胶上形成预定图案。有光学光刻 和 是在光刻胶上形成预定图案 非光学光刻 刻蚀是将图形转移到晶圆上 有湿法刻蚀、 是将图形转移到晶圆上。 刻蚀是将图形转移到晶圆上。有湿法刻蚀、等离子 体刻蚀、 体刻蚀、反应离子刻蚀等
光刻基本步骤: 光刻基本步骤:
涂光刻胶 曝光 显影与后烘 刻蚀 去除光刻胶
集成电路设计技术与工具
第三章 集成电路制造工艺
本章基本要求: 本章基本要求:
了解集成电路基本加工工艺 了解CMOS工艺流程的主要步骤 工艺流程的主要步骤 了解 掌握MOS工艺的自对准原理 工艺的自对准原理 掌握 了解器件模拟及工艺模拟的意义及原理
内容提要
3.1 引言 3.2 集成电路基本加工工艺 3.3 CMOS集成电路的基本制造工艺 CMOS集成电路的基本制造工艺 3.4 集成电路工艺及器件 集成电路工艺及器件CAD 3.5 本章小结
3.2 集成电路基本加工工艺
制造一个集成电路需要经过几十甚至几百道工艺过程。 制造一个集成电路需要经过几十甚至几百道工艺过程。这样复杂 的工艺过程其实是由数种基本的集成电路加工工艺组成的。 的工艺过程其实是由数种基本的集成电路加工工艺组成的。集成 电路的基本加工工艺包括外延生长、掩膜制版、光刻、掺杂、金 电路的基本加工工艺包括外延生长、掩膜制版、光刻、掺杂、 外延生长 属层的形成、绝缘层的形成等 属层的形成、绝缘层的形成等。任何复杂的集成电路制造都可以 分解为这些基本加工工艺。 分解为这些基本加工工艺。下面分别介绍几种主要的集成电路基 本加工工艺。 本加工工艺。
金属层的形成主要采用
物理汽相沉积( 物理汽相沉积(PVD:Pysical Vapor Deposition)技术。 : )技术。 PVD技术有蒸镀和溅镀两种。 技术有蒸镀和溅镀两种。 技术有蒸镀和溅镀两种 金属CVD技术,正在逐渐发展过程中 技术, 金属 技术
3.4 CMOS集成电路的基本制造工艺 集成电路的基本制造工艺
3.1 引言
集成电路基本加工工艺包括衬底外延生长、掩膜制版、光刻、掺杂、 集成电路基本加工工艺包括衬底外延生长、掩膜制版、光刻、掺杂、绝 衬底外延生长 缘层和金属层形成等 而集成电路的特定工艺包括硅基的双极型工艺、 缘层和金属层形成等。而集成电路的特定工艺包括硅基的双极型工艺、 CMOS、BiCMOS,锗硅 、 工艺和BiCMOS工艺,SOI材料的 工艺, 材料的CMOS ,锗硅HBT工艺和 工艺和 工艺 材料的 工艺, 基的MESFET工艺、HEMT工艺和 工艺、 工艺和HBT工艺等。 工艺等。 工艺,GaAs基/InP基的 基 基的 工艺 工艺和 工艺等 尽管特定工艺种类繁多,若以晶体管类型来区分, 尽管特定工艺种类繁多,若以晶体管类型来区分,目前常用的大体上可 分为双极型 四大类型。 分为双极型/HBT、MESFET/HEMT、CMOS、BiCMOS四大类型。 双极型 、 、 、 四大类型 目前应用最广泛的特定工艺是CMOS工艺。 工艺。 目前应用最广泛的特定工艺是 工艺 工艺中, 工艺、 在CMOS工艺中,又可细分为 工艺中 又可细分为DRAM工艺、逻辑工艺、模拟数字混合集 工艺 逻辑工艺、 成工艺, 工艺等。 成工艺,RFIC工艺等。 工艺等 本章将介绍主流的CMOS工艺的基本加工过程。 工艺的基本加工过程。 本章将介绍主流的 工艺的基本加工过程