锁相环与频率合成器实验
fo
fr
PD
LF
VCO
÷N
组合 VCOa
图 2 锁相频率合成器与一般锁相环电路的关系
我们可以看到：利用 PLL 实现的频率合成器，其信号的输出量是直接从 VCO 获得的，幅度和频谱纯净度很高，尤其是带通滤波器电路插到反馈支路中， PLL 锁定后，滤波器的带宽的大小对输出信号的影响几乎没有，这样对滤 波器的要求就不高了，最终获得的信号中的寄生频率也就没有了。
接分频器（固定或者可编程分频）实现对参考频率 fr 的倍频。环路锁定后， fr = f0 / N ，即有 f0 = Nfr 。
10
fr
PD
LF
VCO fo
÷N
图 1 简单锁相频率合成器
改变 N 的数值就可以实现对参考频率的可变频率。在实现除法运算的时候， 通常不在环路的反馈支路上设置倍频器，而采用前置分频法对参考频率实 行固定或者程序分频。锁相频率合成器的分析与一般的锁相环电路的分析 方法是完全相同的，我们只需要把 VCO 与分频器看成一个整体，组合一 个 VCOa，这时相当于 VCOa 的压控灵敏度 K0 是原来 VCO 的 1/N，随着 N 取不同的数值，压控灵敏度产生 K0 产生很大的变化，分析 PLL 状态的时 候，需要对应 K0 最大、最小值进行分析。
图 11 压控振荡器控制电压/ 输出频率（Uc－ωO）特性曲线
3
2、锁相环的工作原理 锁相环的开环的等效模型可用下图表示：
图 12 锁相环的开环的等效模型 锁相环的开环模型可以看成相差信息θe 到电信号的变换，最后实现电信号 到（频率）相位信息的反变换。 锁相环的闭环模型可以看成把 f0 变成了受输出状态控制的信号（f0 直接用 fout 取代），锁相环成为一个引入了大环路负反馈的自动控制系统，闭环模型如下图：
下面是一个自然谐振频率ωn＝2πrad/s （fn＝1Hz）的二阶环，实测其输入 输出波形可得：
4
输入波形，频率变化率为（1 次/ 秒）
输出波形，频率变化率为（1 次/秒）
输入波形的频率变化曲线
输出波形的频率变化曲线
输入波形的相位变化曲线
输出波形的相位变化曲线
图 14 输入相位（频率）变化率为 1Hz 的信号时的输出情况
图 21 乘法鉴相锁相环 （2）数字鉴相 PLL 部分（锁相环二）
图 22 数字鉴相锁相环 五、 实验步骤 1、正弦波 PLL 部分（锁相环一） （1）观察差拍波：观察 PLL 从失锁到将要锁定的瞬间波形，并记录； （2）观察同步带和捕捉带：△ωp＝f2－f1（捕），△ωh＝f2－f1（同）； （3）改变“滤波电容调节”开关的位置；改变“鉴相增益调节”开关的位置，观
9
实验二 频率合成器实验
一、实验目的： 1、掌握锁相频率合成器的工作原理和主要技术指标； 2、学会测量频率合成器的性能指标； 3、了解 PLL 频率合成器的电路构成和应用。
二、实验内容 1、观察 PLL 频率合成器的电路构成； 2、察基准频率、其波形以及基准频率和 PD 的参考频率的关系； 3、PLL 频率合成器主要技术指标的测量； 4、观察 PD、LF、VCO 等关键点波形，并加以分析。
图 2（b） 异或门鉴相曲线
图 2（c）数字比相器的鉴频鉴相曲线
如图 2 的数字比相器，其特性可以理解为： ① 对于相位跳变信号，如 f1 输入已调 2PSK 信号，f2 输入载波信号，则鉴相器
的输入输出信号为：
图 3 f1 ：PSK 信号 图 4 f0： 载波信号 图 5 f1 与 f0 的相差θe
锁相环路实质是一个负反馈的相位差自动调节系统。 1、 锁相环路的构成
图 1 锁相环基本框图 （1） 鉴相器
鉴相器是相位差转换成电压的变换器（θe / V 变换器、相差/电压变换器）， 它把两个信号 U2（t）和 U1（t）的相位进行比较，产主对应于两个信号相位差 θe 的误差电 Ud（t）。
1
图 2(a) 鉴相器模型输出波形的频率变曲线输入波形的相位变化曲线
输出波形的相位变化曲线
图 16 输入相位（频率）变化率为 10Hz 的信号时的输出情况
5
（a）输入、输出信号的频率变化曲线对比
（b）输入、输出信号的相位变化曲线对比
图 17 频率、相位变化率不同的输入信号， 其输出信号的频率相位曲线对比
从模型分析与输入输出信号对比可以看出： ① 当输入信号的相位变化率≤ωn 时，输出信号的频率、相位曲线的变化幅度程
8
置“闭环”，调节参考频率的大小，直到环路锁定（将示波器的探头接到 P301 检测环路的锁定情况，到示波器显示的频率等于数码管显示的频率，并且示 波器显示的波形最纯净的时候，环路即为锁定）。测试各关键点的波形：P305， P307，P308，P310，P311，P312。 （2）观察 PD 的两个输入信号的相移大小：示波器的两个探头分别接 P311 和 P312， 缓慢调节“相移调节”的电位器 VR301，用示波器直流档监测 P307 和 P308， 观察当相移改变的时候，环路是如何跟踪相移的变化并锁定的。作出相移角 θ和观测到的直流电压 U 的关系曲线。 （3）改变 S305、S304 的位置，观察环路的变化。（选做） 六、 实验报告要求 1、正确画出要求的各种波形和表格； 2、用坐标纸作出 VCO 的 U－f 曲线； 3、分析同步带和捕捉带的大小并且说明理由。 七、预习要求 1、认真预习锁相环的基本概念和各部分的原理，以及本实验的相关内容； 2、认真预习本指导书的全部内容； 3、认真复习教材上各种环路滤波器的电路图和幅频特性曲线以及相关内容。
输入波形，频率变化率为（2 次 /秒） 输入波形的频率变化曲线
输出波形，频率变化率为（2 次 /秒） 输出波形的频率变化曲线
输入波形的相位变化曲线
输出波形的相位变化曲线
图 15 输入相位（频率）变化率为 2Hz 的信号时的输出情况
输入波形，频率变化率为（10 次 /秒）
输出波形，频率不再变化
输入波形的频率变化曲线
三、 实验仪器与设备 1、双路稳压电源 一台 2、双踪示波器 一台 3、信号源 一台 4、小平口螺丝刀 一把 5、锁相环与频率合成器实验模块 一块
四、 实验原理
1、PLL 频率合成器是在 PLL 的基础上进行的，关于 PLL 的工作原理，不在重述， 只需要介绍一下频率合成器的知识。 （1）直接频率合成：将一个或者多个高精度和高稳定度的频率源，利用混频器、
倍频器、分频器和滤波器实现对频率的四则运算，产生大量的离散频率信号。 直接频率合成方法突出的优点是频率转换时间短、并能产生小数值的频率增 量；缺点是：大量的成本增高、输出的谐波噪声以及寄生频率的干扰很难抑 制掉，造成了输出信号的频谱不纯。这种频率合成器主要用在对于转换时间 要求很高的快速通信中。 （2）间接频率合成：有一个高稳定度、高精度的标准频率源，利用 PLL 内部实现 的，其闭环控制特性就显现出来。下图所示的 PLL 中，通过在反馈支路上串
图 18 锁相环的闭环频率响应曲线
6
对于 1 型二阶环系统，锁相环的－3dB 带宽可由下式求得：
对于 2 型二阶环系统，锁相环的－3dB 带宽可由下式求得：
4、环路同步过程和捕捉过程 （1）所谓同步过程，就是当不稳定因素的影响，使输入信号频率产生缓慢漂移时， 环路内所发生的使输出频率继续地锁定在输入频率上的过程。简言之，同步过程 即“环路已锁定，固有频差缓慢增大，输出信号续锁定在输入信号叫上的过程”。 跟踪范围取决干环路所能提供的最大控制频差，即在控制电压范围下，VCO 的频 率能否所以达到输入信号的频率。
图 19 同步带测量方框图 同步带的测量可以用图 20 的测量方法：环路锁定之后，缓慢提高信号源的输 入频率，直到输入输出频率不相等，测出ΔωH；用同样方法测量ΔωL，环路锁 定之后，降低信号源的输入频率，直到输入输出频率不相等，测出ΔωL。
图 20 PLL 同步带范围 （2） 捕捉过程：环路由失锁进入锁定的过程。
度大小与输入基本相同； ② 当输入信号的相位变化率＞ωn 时，输出信号的频率、相位还有变化，但是变
化幅度已经被衰减； ③ 当输入信号的相位变化率＞＞ωn 时，输出信号的频率、相位的变化幅度已经
被衰减到趋于 0，输出信号的频率相位可以看成恒定值，等于输入信号的中心 频率；
下图是二阶锁相环的闭环频率响应曲线表明，二阶锁相环实际是一个低通滤 波器。图 18 横坐标表示的是输入信号相位的频谱，而非输入信号电压的频率。
察对环路带宽的影响； （4）测量 VCO 特性：“环路姿态”开关置“开环”，示波器探头接在 P406。从
P407 输入可调的直流电压，分别测量输入直流电压 U 为 1、2、3、4、5、6、 7、8V 时对应的频率（用示波器测量），并作出 U－F 关系的表格和曲线。 2、数字鉴相 PLL 部分（锁相环二） （1）锁相环二所需的参考频率是从“频率合成器”部分提取的。将 S301、S302
完整的捕捉过程，实际上可分为两段，一段称为“快捕”过程，另一段称为 “慢捕”过程，“慢捕”也称“频率牵引”。捕捉过程，就是由环路初始频差较大， 到鉴相、滤波产生的交流电压对 VCO 实施频率扫描，自动调整 VCO 与输入频率
7
相等，即由失锁进入锁定。 5、实验原理框图 （1）正弦波乘法鉴相 PLL 部分（锁相环一）
图 6 鉴相器的输出电压 Ud
2
② 对于频率跳变信号，如 f1 输入已调 2FSK 信号，由高低频率 fH、fL 组成，f2 输入 fL 信号，则鉴相器的输入输出信号为：
图 7 f1 ：FSK 信号
图 8 f0： FSK 的 fL 信号
图 9 f1 与 f0 的相差θe
图 10 鉴相器的输出电压 Ud （2）环路滤波器
频率合成器的输出噪声主要由寄生干扰和相位噪声组成。集中反映在输 出信号的频谱纯度上。
噪声小表现在中心频率 f0 稳定，相位噪声谱宽度窄小，寄生干扰幅度
锁相环的频率合成器课程设计
锁相环的频率合成器院系：信息工程学院班级：09通三姓名：谭长明学号：2009550824指导老师：蒋近摘要：二十一实际，随着社会科技的发展与进步，具有高稳定性和准确度的频率源已经成为通信、雷达、仪器仪表、高速计算机及导航系统的主要组成部分。
高性能的频率源可通过频率合成技术获得。
随着大规模集成电路的发展，锁相式频率合成技术占有越来越重要的地位。
由一个或几个高稳定度、高准确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
关键字：分频锁相环晶振计数器鉴相器一．设计要求1.1 根据设计框图设计出具体的实现电路1.2 频率稳定度至少达到10-5/月的稳定度；1.3 输出频率从1KHz-999KHz预置可调；1.4 焊接系统电路并调试二．设计原理2.1 锁相环原理锁相环(PLL)是构成频率合成器的核心部件。
主要由相位比较器(PD)、压控振荡器(VCO)、环路滤波器(LP)和参考频率源组成。
锁相环是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制电路。
他的被控制量是相位，被控对象是压控振荡器。
如图1所示，如果锁相环路中压控振荡器的输出信号频率发生变化，则输入到相位比较器的信号相位θv(t)和θR(t)必然会不同，使相位比较器输出一个与相位误差成比例的误差电压Vd(t)，经环路滤波器输出一个缓慢变化的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。
此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。
2.2 锁相环频率合成器原理如图2所示，锁相环频率合成器是由参考频率源、参考分频器、相位比较器、环路滤波器、压控振荡器、可变分频器构成。
参考分频器对参考频率源进行分频，输出信号作为相位比较器参考信号。
可变分频器对压控振荡器的输出信号进行分频，分频之后返回到相位比较器输入端与参考信号进行比较。
当环路处于锁定时有f1=f2，因为f1=fr/M ，f2=fo/N ，所以有fo=Nfr/M 。
频率综合技术实验报告
4
3．参考测量分析
图 1-4 VCO 频率特性参数
（1）VCO 的压控灵敏度 K0 与线性度 。 前已指出，VCO 的压控灵敏度是单位电压控制下，VCO 输出角频率的变化量，
记作 K0 rad / s v ，定义为： K0 max min UCmax UCmin 。
数字锁相环 CD4046 由两个鉴相器、一个压控振荡器、一个源极跟随器和一 个齐纳二极管组成。鉴相器有两个共用输入端 PCAIN 和 PCBIN ，输入端 PCAIN 既
2
可以与大信号直接匹配，又可直接与小信号相接。自偏置电路可在放大器的线性 区调整小信号电压增益。鉴相器Ⅰ为异或门，鉴相器Ⅱ为四组边沿触发器。由于 CD4046 的两个鉴相器输入信号均为数字信号，所以称 CD4046 位数字锁相环。压 控振荡器的输出除受输入电压的控制外，还受禁止端 INH 的控制。当禁止端 INH 为高电平时，禁止 VCO 和源极跟随器工作；当禁止端 INH 为低电平时，允许 VCO 和源极跟随器输出。齐纳二极管用来辅助电源电压的调整。CD4046 的功能框图 和管脚排列如图 1-2 所示。
实验十一 锁相频率合成器新
频率合成器实验十一锁相一、实验目的1．了解接收机一本振及发射机振荡源——锁相频率合成器原理。
2．了解锁相调频原理。
3．了解锁相频率合成器性能指标。
二、实验内容1．测量发射机锁相频率合成器输出频率与计算值比较，熟悉锁相频率合成原理及输出频率及频道间隔的计算。
2．测量发射机锁相频率合成作为锁相调频器的调制频率特性，熟悉锁相调频原理。
3．观察锁相频合频道切换捕捉过程，了解环路捕捉过程机理。
三、基本原理1．锁相频率合成器原理及电路移动通信系统必须配置多个无线频道，允许多个用户同时通话，这样系统才能容纳大量用户。
因而移动通信系统中的收发信机工作频率（对应于接收机一本振及发射机的主振频率）必须能在系统配置的多个频率间切换。
这些众多频率点的产生通常用频率合成技术来实现。
当前应用最广的是锁相频率合成器（简称锁相频合或PLL频合），常用的单环锁相频合方框图见图11.1。
图11.1 常用的单环锁相频率合成器方框图图中，PD为鉴相器；LF为环路滤波器；VCO为压控振荡器，其振荡频率fv受控制电压u c的控制而改变，一般有f V=f0+K0·u c(11-1) 式中，f0为VCO的固有振荡频率，K0为压控灵敏度(单位Hz/V或rad／S·V)；÷N为程序分频器，其分频比由CPU程序设置可变；÷R为参考分频器，将稳定的晶体振荡器频率f R分频得到环路的参考频率f r（一般为5KHz、6.25KHz、12.5KHz或25KHz等）。
环路锁定时，PD的两个输入信号相差为0或固定值，则频差为0，即f r=f f=f v/N故f v=N·f r(11-2) 由式(11-2)可见，由CPU程序改变N的取值就改变了环路的输出频率，且所有频率都与晶振频率具有相同的准确度与稳定度。
由式(11-2)还可见，频道间隔△f最小可以等于f r，其实际值由系统要求决定。
一般模拟调频通信系统频道间隔△f =25KHz，若锁相频合的f r=5KHz，则N变化步长△N=5。
数字锁相频率合成器实验报告教材
课程设计实验报告课程名称： _____ 电子系统设计学 号: 学生姓名: 指导教师:2014 年05月31日一、 课程任务1、 根据锁相环原理，确定电路形式，画出电路图；题目名称: 学生学院: 专业班级:数字锁相频率合成器信息工程学院2、计算电路元件参数，正确选取元器件，利用Proteus软件进行仿真；3、画出原理图、PCB图；4、制作电路板，组装、焊接电路；5、调试、测试电路功能，撰写课程设计报告。
二、课程目的1、能够在设计中综合运用所学知识解决实际问题。
3、初步掌握工程设计的一般方法，具备一定的工程设计能力。
4 •培养独立思考和独立解决问题的能力，培养科学精神和严谨的工作作风。
三、实验原理频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
用锁相环迫使压控振荡器（VCO）的频率锁定在高稳定的参考频率上，从而获得多个稳定频率，故又称锁相式频率合成。
数字锁相式频率合成器的基本形式是由压控振荡器、鉴相器、可变分频器和环路滤波器组成。
压控振荡器的输出信号经可变分频器分频后在鉴相器内与参考信号比相。
当压控振荡器发生频率漂移时，鉴相器输出的控制电压也随之变化，从而使压控振荡器频率始终锁定在N倍的参考频率上，改变可变分频器的分频比，便可改变频率合成器的输出频率。
四、设计指标1利用锁相环设计的频率合成器：2要求：输入频率fi=100 Hz ；3 输出频率fO=100Hz 〜99.9 KHz ；4倍频系数:N=1〜999五、实验测试要求1•测VCO曲线，即压控振荡器曲线；2 .测VCO中心频率fO ；3.求VCO 增益：K= △ f/ △ V ；4 .测锁相环锁定范围：fL〜fH ；5 •求频率合成器的阶数。
六、Protues仿真g.nDigits 6 云ll°>capcR MAMI “<F MFUHLI七、模块电路图 (1) CD4046锁相环模块U1 GN UClRlR 2I'GMiGSr iFL E0-百位十世个位7石5T2T - .T -],ICka 皿O.OiuF(3) 555波形发生模块DIODED2(2)分频器模块QI 1—LuFi- =-_U4孔：丄1 ：2x汀8耳RLE Ld414^.卡口］：吕冠乞召套工 ”肛，Z 丁社总三云 ? MRAINPCP £K rci VONKH PQGND CACB TOUTKlvc c JU5FZEN-□宙工 吕QTHR >TRIGa氏 CX r ott(4)电源及电路保护模块八、设计过程(1 )系统框架*(一)系统框图锁相环集战电路锁相环频率合战器的电賠框图(2)振荡源设计555定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳 态触发器及施密特触发器等脉冲产生与变换电路。
锁相频率合成器组装及调试
锁相频率合成器组装及调试一、实验目的1、 理解高频模拟锁相环路法本振频率合成的原理。
2、 掌握锁相环频率合成的方法。
二、实验内容1、 测量频率合成器输出频率与分频比的关系。
2、 调测频率合成器的输出波形。
三、实验仪器1、 5号板 1块2、 10号板 1块3、 6号模块 1块4、 双踪示波器 1台四、实验原理晶体振荡器能产生稳定度很高的固定频率。
若要改变频率则需要更换晶体。
LC 振荡器改换频率虽很方便，但频率稳定度又很低。
用锁相环实现的频率合成器，既有频率稳定度高又有改换频率方便的优点。
频率合成的一般含义是：将给定的某一基准频率（用频率稳定而且准确的振荡器所产生的频率），通过一系列的频率算术运算，在一定频率范围内，获得频率间隔一定，稳定度和基准频率相同，数值上与输入频率成有理数比的大量新频率的一种技术。
锁相环的原理在模拟锁相环中已经详细讲述，这里讲述锁相频率合成的方法。
在实验箱中将1MHz 参考信号i f 进行M 分频从P3输出，将VCO 输出信号o f 从P1输入，然后进行N 分频，从P2输出。
根据锁相环的知识可知i f /M=o f /N 即推出o f =i f MN，适当选择M 、N 的分频比，可以得到不同的频率。
锁相频率合成系统框图如图18-1所示（主时基为1MHz ）参考分频器（1－1/99)鉴相器VCO环路滤波器时基分频器（1－1/999)图18-1 锁相频率合成器五、实验步骤1、连线框图如下：源端口目的端口连线说明10号板：P3 5号板：P7 参考分频信号送入鉴相器10号板：P2 5号板：P8 分频器输出连至鉴相器射频输入10号板：P1 5号板：P5 VCO输出连至分频器输入5号板：P4 频率计：P3 合成频率输出2、将10号板“参考分频器”拨码开关置于“1000 0000”（即M为十进制80）。
5号板锁相环中心频率开关S2置于“0001”，将分频器拨码开关拨为“0000 0011 0010（即N为十进制32）”（此时VCO的中心频率为400KHz），并将电源开关打开。
锁相环实验报告
锁相环实验报告锁相环实验报告引言：锁相环（Phase-Locked Loop，简称PLL）是一种常见的电子系统控制技术，广泛应用于通信、测量、信号处理等领域。
本实验旨在通过设计和搭建一个基本的锁相环电路，深入理解锁相环的原理和应用。
一、实验目的本实验的主要目的是通过搭建锁相环电路，实现对输入信号的频率、相位的跟踪和稳定。
具体目标包括：1. 理解锁相环的基本原理和工作方式；2. 学会设计和搭建基本的锁相环电路；3. 通过实验验证锁相环的频率和相位跟踪性能。
二、实验原理1. 锁相环的基本原理锁相环是一种反馈控制系统，由相位比较器、低通滤波器、电压控制振荡器（Voltage Controlled Oscillator，简称VCO）和分频器组成。
其基本原理如下：（1）相位比较器：将输入信号和VCO输出信号进行相位比较，输出相位误差信号；（2）低通滤波器：对相位误差信号进行滤波，得到控制量；（3）VCO：根据控制量调整输出频率，使其与输入信号保持相位同步；（4）分频器：将VCO输出信号分频后反馈给相位比较器，形成闭环控制。
2. 锁相环的应用锁相环广泛应用于频率合成、时钟恢复、频率/相位调制解调等领域。
例如，在通信系统中，锁相环常用于时钟恢复电路，保证数据传输的稳定性和可靠性。
三、实验内容与步骤1. 实验器材与元件准备（1）信号发生器：产生待测频率的正弦信号；（2）锁相环芯片：如CD4046、PLL565等；（3）电阻、电容等元件：用于搭建锁相环电路；（4）示波器：用于观测和分析实验结果。
2. 搭建锁相环电路根据锁相环的基本原理和实验要求，设计和搭建一个简单的锁相环电路。
电路中包括相位比较器、低通滤波器、VCO和分频器等模块，并连接好电源和地线。
3. 实验操作步骤（1）将信号发生器的输出信号接入锁相环电路的输入端；（2）调节信号发生器的频率，观察锁相环的跟踪效果；（3）通过示波器观察锁相环输出信号的频率和相位稳定性。
锁相环与频率合成器实验讲义
锁相与频率合成技术实验讲义桂林电子科技大学通信实验中心实验一锁相环实验一、实验原理锁相环路实质是一个负反馈的相位差自动调节系统。
1、锁相环路的构成图1 锁相环基本框图1（1）鉴相器鉴相器是相位差转换成电压的变换器（θe / V变换器、相差/电压变换器），它把两个信号U2（t）和U1（t）的相位进行比较，产主对应于两个信号相位差θe的误差电Ud（t）。
图2(a) 鉴相器模型23图2（b ）异或门鉴相曲线 图2（c ）数字比相器的鉴频鉴相曲线4如图2（c ）的数字比相器，其特性可以理解为：① 对于相位跳变信号，如f1输入已调2PSK 信号，f2输入载波信号，则鉴相器的输入输出信号为：图3 f 1 ：PSK 信号图4 f 0： 载波信号图5 f 1 与f 0 的相差θe图6 鉴相器的输出电压Ud②对于频率跳变信号，如f1输入已调2FSK信号，由高低频率f H、f L组成，f2输入f L信号，则鉴相器的输入输出信号为：图7 f1：FSK信号图8 f0：FSK的f L信号图9 f1与f0 的相差θe5（2）环路滤波器环路滤波器的作用是滤除误差电压Ud（t）中的进行积分，以保证环路所要求的性能，增加系统的稳定性。
环路滤波器常用的类型有RC积分滤波器，无源比例积分滤波器，有源比例积分滤波器。
（3）压控振荡器VCO的技术指标：中心频率、频率变化范围、频率稳定度、相位噪声、压控线性度、压控灵敏度。
图11 压控振荡器控制电压/ 输出频率（Uc－ωO）特性曲线6同步带与捕获带同步带的测量方法：环路锁定之后，缓慢提高信号源的输入频率，直到输入输出频率不相等，测出Δωh H ；用同样方法测量Δωh L ，环路锁定之后，降低信号源的输入频率，直到输入输出频率不相等，测出ΔωL 。
图20 PLL同步带范围78同步带的测量方法：由于频率太低引起环路失锁之后，缓慢提高信号源的输入频率，直到输入输出频率不相等，测出Δωp H ；用同样方法测量Δωp L 。
锁相式数字频率合成器实验报告.
*******************实践教学*******************兰州理工大学计算机与通信学院2012年春季学期《通信系统基础实验》设计项目实验报告设计题目：锁相式数字频率合成器实验报告专业班级：设计小组名单：指导教师：陈昊目录一、设计实验目的 (3)二、频率合成基本原理 (4)2.1频率合成的概念 (4)2.2频率合成器的主要技术指标 (4)2.3锁相频率合成器 (5)三、锁相环技术 (6)3.1 锁相环工作原理 (6)3.2 锁相环CD4046芯片介绍 (6)四、基于锁相环技术的倍频器 (10)4.1 HS191芯片介绍 (10)4.2 基于锁相环技术的倍频器的设计 (12)4.2.1 工作原理 (12)3.2.2 Proteus软件仿真 (13)4.2.3 硬件实现 (14)4.2.4 锁相环参数设计 (15)五、总结与心得 (17)六、参考文献 (18)七、元器件清单 (19)一、设计实验目的1. 掌握VCO压控振荡器的基本工作原理。
2. 加深对基本锁相环工作原理的理解。
3. 熟悉锁相式数字频率合成器的电路组成与工作原理.。
二、频率合成基本原理2.1频率合成的概念频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
实现频率合成的电路叫频率合成器，频率合成器是现代电子系统的重要组成部分。
在通信、雷达和导航等设备中，频率合成器既是发射机频率的激励信号源，又是接收机的本地振荡器；在电子对抗设备中，它可以作为干扰信号放生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。
早期的频率合成是用多晶体直接合成，以后发展成用一个高稳定参考源来合成多个频率。
20世纪50年代出现了间接频率合成技术。
但在使用频段上，直到50年代中期仍局限于短波范围。
60年代中期，带有可变分频的数字锁相式频率合成器问世。
锁相环调频和解调实验频率合成器实验
实验11 锁相调频与鉴频实验一、实验目的1.掌握锁相环的基本概念。
2.了解集成电路CD4046的内部结构和工作原理。
3.掌握由集成锁相环电路组成的频率调制电路/解调电路的工作原理。
二、预习要求1.复习反馈控制电路的相关知识。
2.锁相环路的工作原理。
三、实验仪器1.高频信号发生器2.频率计3.双踪示波器4.万用表5.实验板GPMK8四、锁相环的构成和基本原理（1）锁相环的基本组成图11-1是锁相环的基本组成方框图，它主要由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）组成。
图11-1 锁相环的基本组成① 压控振荡器（VCO ）VCO 是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO 上的电压。
所谓压控振荡器就是振荡频率受输入电压控制的振荡器。
② 鉴相器（PD ）PD 是一个相位比较器，用来检测输出信号0V （t ）与输入信号i V （t ）之间的相位差θ (t)，并把θ(t)转化为电压)(t V d 输出，)(t V d 称为误差电压，通常)(t V d 作为一直流分量或一低频交流量。
③ 环路滤波器（LF ）LF 作为一低通滤波电路，其作用是滤除因PD 的非线性而在)(t V d 中产生的无用组合频率分量及干扰，产生一个只反映θ(t)大小的控制信号)(t V C 。
4046锁相环芯片包含鉴相器（相位比较器）和压控振荡器两部分，而环路滤波器由外接阻容元件构成。
（2）锁相环锁相原理锁相环是一种以消除频率误差为目的反馈控制电路，它的基本原理是利用相位误差电压去消除频率误差。
按照反馈控制原理，如果由于某种原因使VCO 的频率发生变化使得与输入频率不相等，这必将使)(t V O 与)(t V i 的相位差θ(t)发生变化，该相位差经过PD 转换成误差电压)(t V d 。
此误差电压经过LF 滤波后得到)(t V c ，由)(t V c 去改变VCO 的振荡频率，使其趋近于输入信号的频率，最后达到相等。
基于CD4046锁相环的频率合成器设计
三、确定电路组成方案
原理框图（图1）如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f2，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：
图2 1——999分频器
五、锁相环参数设计
本设计中，M固定，N可变。基准频率f2定为100Hz，改变N值，使N=7001~7999，则可产生f2=700.1KHz—799.9KHz的频率范围。锁相环锁存范围：
fmax=800.00KHz
fmin=700.00KHz
则fmax/fmin=1.1
使用相位比较器PC2
（三）、N分频的设计
根据本次课程设计的要求，需设计一个N=7000-7999的分频计。通过方案的比较采用四块CD4522构成。CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下：
PE（3）=1时，D1—D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1 Cr(10)=1时，计数器清零。
3、拨动拨码盘，测输出频率
拨码盘
输出频率f（Hz）
输出波形
7000
700.00K
方波
7001
700.10K
方波
7051
705.10K
方波
7551
755.10K