第三章 数字电路(2)
数字电路知识点汇总(精华版)[2]
![数字电路知识点汇总(精华版)[2]](https://img.taocdn.com/s3/m/cdc71ee2de80d4d8d05a4f72.png)
(直打版)数字电路知识点汇总(精华版)(word版可编辑修改)编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（(直打版)数字电路知识点汇总(精华版)(word版可编辑修改)）的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。
本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为(直打版)数字电路知识点汇总(精华版)(word版可编辑修改)的全部内容。
数字电路知识点汇总(东南大学)第1章数字逻辑概论一、进位计数制1。
十进制与二进制数的转换2.二进制数与十进制数的转换3。
二进制数与16进制数的转换二、基本逻辑门电路第2章逻辑代数表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图,逻辑图及波形图等几种。
一、逻辑代数的基本公式和常用公式1）常量与变量的关系Ａ+0＝Ａ与Ａ=⋅1ＡＡ+1＝1与0⋅A0=A⋅＝0AA+＝1与A2）与普通代数相运算规律a.交换律：Ａ+Ｂ＝Ｂ+ＡA⋅⋅=ABBb。
结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ)A⋅BC⋅⋅=⋅)A()B(Cc。
分配律：)⋅＝+A⋅(CBA⋅A C⋅BA+++）B⋅=A)())(CABC3)逻辑函数的特殊规律a。
同一律:Ａ+Ａ+Ａb.摩根定律：BA+B⋅A=ABA⋅=+，Bb。
关于否定的性质Ａ＝A二、逻辑函数的基本规则代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则例如：C⋅⊕⋅A⊕+ACBB可令Ｌ＝CB⊕则上式变成L⋅＝C+AA⋅L=⊕⊕A⊕BAL三、逻辑函数的:——公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与-或表达式1）合并项法:利用Ａ+1=⋅=A=⋅，将二项合并为一项，合并时可消去一个变BA或ABA+A量例如：Ｌ＝B A+BA=(C+)=ACABCCB2）吸收法利用公式A⋅+，消去多余的积项，根据代入规则BA⋅可以是任何一A=BA个复杂的逻辑式例如化简函数Ｌ＝E B+AB+DA解：先用摩根定理展开:AB＝BA+再用吸收法Ｌ＝E BDAB++A＝E B+A++BDA＝)A+A+D+(E()BB＝)AA+++DB1(B)1(E＝BA+3）消去法利用BA++消去多余的因子=ABA例如，化简函数Ｌ＝ABCBA++A+BEAB解：Ｌ＝ABCA+++ABEABB＝)BAA++B+)((ABCBAE＝)BBA+++AE)((BCB＝)BCBA++B+++A)(()((C)BBB=)BA++C+A()(CB=ACA++B+ABCA=C+A+BBA4）配项法利用公式C⋅+=++⋅⋅将某一项乘以（AA⋅BAABCACBA+），即乘以1，然后将其折成几项，再与其它项合并。
数字电路讲义 第三章
是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
CMOS Complementary Metal-Oxide-Semiconductor TTL 即即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
E
B UBE(sat) iB ≥ IB(sat) E C
三极管 截止状态 等效电路
UCE(sat)
三极管 饱和状态 等效电路
EXIT
逻辑门电路
开关工作的条件
截止条件 uBE ＜ Uth 可靠截止条件为 uBE ≤ 0
VCC U CE(sat) RC VCC RC
饱和条件
iB ＞ IB(Sat)
逻辑门电路
[例] 下图中，已知 ROFF 800 ，RON 3 k，试对应 输入波形定性画出TTL与非门的输出波形。
A 3.6 V 0.3 V
逻辑0 (a)
逻辑1
O Ya t
(b)
解：图(a)中，RI = 300 < ROFF 800 相应输入端相当于输入低电平， O 也即相当于输入逻辑 0 。 Yb 不同因此 TTLY 系列， R R 不同。 ON、 OFF UOH 。 a 输出恒为高电平 图(b)中，RI = 5.1 k > RON 3 k 相应输入端相当于输入高电平， O 也即相当于输入逻辑 1 。 Yb A 1 A 因此，可画出波形如图所示。
0. 3 O
t
EXIT
逻辑门电路
二、三极管的动态开关特性
数字电路第三章习题答案
数字电路第三章习题答案
3-10
F S 1 A S 0 B A S 0 B A B S 0 A B S 1 S 0 A B F F S 1 A S 0 B A S 0 B A B S 0 A B S 1 S 0 A B
数字电路第三章习题答案
3-11
试用六个与非门设计一个水箱控制电路。图为水箱示意图。A、B、C是三个电极。 当 电极被水浸没时，会有信号输出。水面在A，B间为正常状态，点亮绿灯G；水面在B、 C间或在A以上为异常状态，点亮黄灯Y；水面在C以下为危险状态．点亮红灯R。
3531736半加器的设计1半加器真值表2输出函数3逻辑图输入输出被加数a加数b4逻辑符号31837ab改为用与非门实现函数表达式变换形式
3-1 分析图示电路，分别写出M=1,M=0时的逻辑函数表达式
即M＝1时，对输入取反，M＝0时不取反。
数字电路第三章习题答案
3-2 分析图示补码电路，要求写出逻辑函数表达式，列出真值表。
3-10 试用与非门设计一个逻辑选择电路。
S1、S0为选择端，A、B为数据输入端。 选择电路的功能见下表。选择电路可 以有反变量输入。
数字电路第三章习题答案
3-10
F S 1 A S 0 B A S 0 B A B S 0 A B S 1 S 0 A B F F S 1 A S 0 B A S 0 B A B S 0 A B S 1 S 0 A B FS 1 S 0A B S 1 S 0(A B )S 1 S 0(A BA)B
数字电路第三章习题答案
3-5
Ai 0 0 0 0 1 1 1 1
Si Ai BiCi Ai BiCi Ai BiCi Ai BiCi
北京航空航天大学：数字电子技术基础 教学课件第三章 组合数字电路
X2=–0.1011011
[X1]反=0.1001010 [X2]反=1.0100100
X3=–1101001 [X3]反=10010110
小数反码定义为 [X]反=
【例如】
X
2–2–n+X
当0≤X<1
当–1 < X≤0
n—二进制小 数数值的位数
[X]反=2–2–6+(–0.101101)
②二进制、 八进制、十六进制转换成十进制 二进制、八进制或十六进制转换成等值的十进 制数时，可按权相加的方法进行。 【例如】 (1011.01)2=1×23十0×22十1×21十1×20十0×2-1十1×2-2 =8+0+2+1+0+0.25=(11.25)10 (167)8=1×82十6×81+7×80=64+48+7=(119)10
2.二进制
在 二进制数中，每一位仅有0、1两个数码。计数规 律：逢二进一。任意一个二进制数可以表示为 (S)2=kn-12n-1+kn-22n-2+...+k020+k-12-1+k-22-2+...+k-m2-m = Ki 2 i
i=n–1 –m
其中，ki：只能取0或1 m、n：正整数，n为整数位数，m为小数位数 2：二进制的基数 2i: 称为第i位的权 【例如】 (101.101)2=1×22十0×21十1×20十1×2-1十0×2-2十1×2-3
一、数制
1.十进制 在 十进制数中，每一位有0—9十个数码。计数规 律：逢十进一。 任意一个十进制数(S)10可以表示为
(S)10=kn-110n-1+kn-210n-2+...+k0100+k-110-1+...+k-m10-m
数字电子技术基础(第4版)课后习题答案详解
(b)当v i＝0V时， vB为负值 ∴ T截止 vo＝5V
当
v
i＝5V时，
I
＝
B
5－0.7 54。7
−
8.7 18
=
0.42 mA
I BS
≈
5 50 × 2
= 0.05mA <
IB
∴ T饱和
vo ≈ 0.2V (0 ~ 0.3V都行）
悬空时，
I
＝
B
5－0.7 4.7
−
8.7 18
=
0.08 mA
I BS
(5)Y =1
2
Y = ABC + ABC + ABC
(2)Y = CD + ACD (4)Y = BC + B D
(2)Y = B + AD + AC (4)Y = A + B D (6)Y = CD + B D + AC
数字电路 习题答案 （第二章）
第二章
2.1 解:
2
数字电路 习题答案 （第二章）
2.10 (1) vi2 = 1.4V (2) vi2 = 0.2V (3) vi2 = 1.4V (4) vi2 = 0.2V (5) vi2 = 1.4V
2.11 各种情况均为 1.4V 2.12 解：
输出为高电平时：Vo = Vcc − (0.2 × 2 − iL )RL = 4.6 + iL RL
114化简下列逻辑函数bdce120将下列函数化为最简与或式wwwplczonecom数字电路习题答案第二章第二章213010截止负值悬空时都行饱和悬空时都行饱和截止为负值200200ililil1010ihccihccih2002ohol系数输出为高电平时扇出系数输出为低电平时扇出所以n2025为输入端的个数分母中的系数输出为高电平时扇出系数输出为低电平时扇出2imaxohol所以n5wwwplczonecom数字电路习题答案第二章26解
数字电路教案-阎石-第三章-逻辑门电路
第3章逻辑门电路3.1 概述逻辑门电路:用以实现基本和常用逻辑运算的电子电路。
简称门电路.用逻辑1和0 分别来表示电子电路中的高、低电平的逻辑赋值方式，称为正逻辑,目前在数字技术中，大都采用正逻辑工作；若用低、高电平来表示，则称为负逻辑。
本课程采用正逻辑。
获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态.在数字集成电路的发展过程中，同时存在着两种类型器件的发展。
一种是由三极管组成的双极型集成电路,例如晶体管-晶体管逻辑电路（简称TTL电路）及射极耦合逻辑电路（简称ECL电路）.另一种是由MOS管组成的单极型集成电路，例如N-MOS逻辑电路和互补MOS(简称COMS）逻辑电路。
3。
2 分立元件门电路3。
3.1二极管的开关特性3.2.2三极管的开关特性NPN型三极管截止、放大、饱和3种工作状态的特点工作状态截止放大饱和条件i B＝0 0＜i B＜I BS i B＞I BS工作特点偏置情况发射结反偏集电结反偏u BE〈0，u BC〈0发射结正偏集电结反偏u BE>0，u BC〈0发射结正偏集电结正偏u BE〉0，u BC〉集电极电流i C＝0 i C＝βi B i C＝I CSce间电压u CE＝V CC u CE＝V CC－i C R cu CE＝U CES＝0.3Vce间等效电阻很大，相当开关断开可变很小，相当开关闭合3.2。
3二极管门电路1、二极管与门2、二极管或门u A u B u Y D1D20V 0V 0V 5V 5V 0V 5V 5V0V4。
3V4。
3V4.3V截止截止截止导通导通截止导通导通3。
2.4三极管非门3。
2。
5组合逻辑门电路1、与非门电路2、或非门电路3.3 集成逻辑门电路一、TTL与非门1、电路结构(1）抗饱和三极管作用：使三极管工作在浅饱和状态。
因为三极管饱和越深，其工作速度越慢，为了提高工作速度，需要采用抗饱和三极管。
构成:在普通三极管的基极B和集电极C之间并接了一个肖特基二极管(简称SBD）。
数字电子技术 (2)
杂质硅的原子图象和能带图 a) N型半导体 b) P型半导体
半导体 N型 P型
所掺杂质 施主杂质 受主杂质
多数载流子 （多子） 电子 空穴
少数载流子 （少子） 空穴 电子
特性
电子浓度nn≥空 穴浓度pn
电子浓度np≤空 穴浓度pp
PN结
1. PN结的形成
—— 空穴
—— 电子 —— 受主离子 —— 施主离子
Vbe
Vbc
截止 反偏 反偏， ib＝ic ＝0，开关断开。 放大 正偏 反偏， ic ＝ βib， 线性放大。 饱和 正偏 正偏， ib >Ibs ， 开关闭合。
Vcc Vces ib I bs RC
,
Vces 0.7V
双极型三极管开关等效电路（理想情况下）
开关 闭合
当VI为高电平VIH时， T饱和
v1 VEE v B v1 R1 R1 R2
总结： 1. V1=V1L=0V 时 ，Vbe= -2V， 此时加在b-e结上的是反向电压，T可靠截止； ic=0, Vo= Vcc =VoH=5V
2. V1=V1H=5V 时 , Vbe=1.8V>VON , T导通，
是否深度饱和？ V VON ib cc 0.44 mA RB
(2) 关闭时间toff 三极管从饱和到截止所需的时间。 toff = ts +tf ts ：存储时间（几个参数中最长的；饱和越深越长） tf ：下降时间
toff > ton 。 开关时间一般在纳秒数量级。高频应用时需考虑。 四. MOS管的开关特性(调到3.5节前讲)
§3—3 最简单的与、或、非门电路
0V 5V
D2 D 1
+VCC （+5V） R 3kΩ
数字电子技术教案
数字电子技术教案第一章：数字电路基础1.1 数字电路概述了解数字电路的定义、特点和应用领域掌握数字电路的基本组成和基本原理1.2 数字逻辑基础学习逻辑代数的基本运算和规则熟悉逻辑函数的表示方法及其相互转换1.3 数字电路的表示方法掌握逻辑函数的图形表示方法（逻辑图、真值表）学习逻辑函数的代数化简方法第二章：数字电路的基本单元2.1 逻辑门电路了解常见的逻辑门电路（与门、或门、非门、异或门等）掌握逻辑门电路的电压传输特性2.2 逻辑函数及其简化学习逻辑函数的代数化简方法（卡诺图、最小项、最大项）熟悉逻辑函数的简化原则和步骤2.3 逻辑门电路的设计与实现学习逻辑门电路的设计方法掌握逻辑门电路的实际制作和调试技巧第三章：组合逻辑电路3.1 组合逻辑电路的基本概念了解组合逻辑电路的定义和特点掌握组合逻辑电路的分析和设计方法3.2 常见的组合逻辑电路学习编码器、译码器、多路选择器、算术逻辑单元等常见组合逻辑电路的原理和应用3.3 组合逻辑电路的设计与实现学习组合逻辑电路的设计方法掌握组合逻辑电路的实际制作和调试技巧第四章：时序逻辑电路4.1 时序逻辑电路的基本概念了解时序逻辑电路的定义、特点和应用领域掌握时序逻辑电路的分析和设计方法4.2 常见的时序逻辑电路学习触发器、计数器、寄存器等常见时序逻辑电路的原理和应用4.3 时序逻辑电路的设计与实现学习时序逻辑电路的设计方法掌握时序逻辑电路的实际制作和调试技巧第五章：数字电路的应用5.1 数字电路在计算机中的应用了解计算机的基本组成和工作原理学习微处理器、存储器、输入输出接口等计算机关键部件的设计和应用5.2 数字电路在通信系统中的应用了解通信系统的基本原理和数字调制技术学习数字通信系统中数字电路的设计和应用5.3 数字电路在其他领域中的应用了解数字电路在数字信号处理、嵌入式系统、工业控制等领域中的应用学习数字电路在不同领域中的设计和应用案例第六章：数字电路仿真与实验6.1 数字电路仿真基础学习数字电路仿真原理和工具熟悉使用仿真软件进行数字电路设计和验证的方法6.2 组合逻辑电路仿真与实验利用仿真软件对组合逻辑电路进行设计和验证分析仿真结果，优化电路性能6.3 时序逻辑电路仿真与实验利用仿真软件对时序逻辑电路进行设计和验证分析仿真结果，优化电路性能第七章：数字电路设计与验证7.1 数字电路设计流程熟悉数字电路设计的基本流程和方法掌握需求分析、模块设计、仿真验证和硬件实现等环节7.2 组合逻辑电路设计实例学习组合逻辑电路设计实例，如编码器、译码器等掌握设计方法和技术要求7.3 时序逻辑电路设计实例学习时序逻辑电路设计实例，如触发器、计数器等掌握设计方法和技术要求第八章：数字电路测试与维护8.1 数字电路测试方法学习数字电路测试的基本方法和策略掌握功能测试、结构测试和边界测试等技术8.2 数字电路调试与优化了解调试过程和方法，提高电路性能学习电路优化技巧，降低功耗和成本8.3 数字电路故障诊断与修复学习故障诊断原理和方法，如逻辑分析仪、示波器等工具的使用掌握故障分析和修复技巧，提高电路可靠性第九章：数字集成电路9.1 数字集成电路概述了解数字集成电路的分类、特点和应用领域掌握数字集成电路的基本结构和原理9.2 常见数字集成电路学习门阵列、触发器、寄存器等常见数字集成电路的原理和应用9.3 数字集成电路的设计与实现学习数字集成电路的设计方法掌握数字集成电路的实际制作和调试技巧第十章：数字电路技术的发展趋势10.1 数字电路技术的创新应用了解数字电路技术在、物联网、生物医疗等领域的创新应用学习数字电路技术在这些领域的发展前景和挑战10.2 新型数字电路技术学习新型数字电路技术，如量子计算、碳纳米管电路等掌握这些技术的原理和优势，了解其发展趋势和应用前景10.3 数字电路技术的未来发展了解数字电路技术在未来的发展趋势和挑战学习如何适应和推动数字电路技术的发展，为人类社会作出贡献重点和难点解析重点环节1：逻辑函数的表示方法及其相互转换补充和说明：逻辑函数的表示方法是理解数字电路的基础，包括逻辑图、真值表及其代数表达式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4、不用的TTL管脚 最好不悬空
3.12
1、计算直流噪声容限
74HCT
CMOS/TTL接口
74LS
VOHmin 3.84 VIHmin 2.0 不正常状态 VILmax 0.8 VOLmax 0.33 74HCT驱动74LS
• 高态: 3.84 – 2.0 = 1.84V • 低态: 0.8 –0.33 = 0.47V
IOH = – 400 A
IOL = 8 mA IIH = 20 A
IIL = – 1 A
IIL = – 0.4 mA
表3-6，3-7，3-11 74HCT驱动74LS 低态扇出：
I OH 4mA 高态扇出： 200 I IH 20A
I OL 4mA 10 高态剩余驱动能力： I IL 0.4mA 总扇出 4mA (20 10) A 3.8mA
VOLmax
Байду номын сангаас
输出为低态时的最大输出电压
T1
T2 T1驱动T2，T1是输出，T2是输入
直流噪声容限（DC
noise
margin）
多大的噪声会使最坏输出电压被破坏得不可识别 高态：最坏的输出电压是：VOHmin 最坏的输入电压：VIHmin 高态时的噪声容限：VOHmin-VIHmin 低态：最坏的输出电压是:V0Lmax 最坏的输入电压:VILmax 低态时的噪声容限：VILmax-V0Lmax
晶体管导通， A、B之间低 阻抗连接
双向器件
传播延迟非常短
施密特触发器输入
施密特反相器
VOUT 5.0 VT- VT+
逻辑符号： 采用内部反馈，边沿更陡 输 入 门限 电压
VT+
VT-
2.1 2.9
5.0
VIN
电压传输特性
滞后：两个门限电压之差
施密特触发器的应用
波形变换
施密特触发器的应用
TTL
FAM系列
H高速 S肖特基
CMOS
FAM系列
L低功耗（LS）
A高级（AS、ALS）
HC、HCT 高速
VHC、VHCT
F快速
FCT、FCT-T
对称输出驱动
3.10
1、TTL逻辑电平
典型的5V电源电压
TTL逻辑
逻辑1（高态）
未定义 逻辑0（低态）
0.8V 0.0V 5.0V 2.0V
2、直流噪声容限
VCC 高态
VOHmin=2.7V VIHmin=2.0V VILmax=0.8V
未定义 低态
VOLmax=0.5V
0
3、扇出
高态时的扇出一般不等于低态的扇出
总扇出：min(高态的扇出，低态的扇出） 高态扇出：|驱动器件提供的电流| |被驱动器件需要的电流| 低态扇出：|驱动器件吸收的电流| |被驱动器件提供的电流|
VIHmin 2.0 不正常状态 VILmax VOLmax 0.8 0.5
74LS驱动74HCT • 高态: 2.7 – 2.0 = 0.7V • 低态: 0.8 –0.5 = 0.3V
VOHmin 2.7
2、计算扇出
CMOS: 74HCT TTL: 74LS
IOH = – 4 mA
IOL = 4 mA IIH = 1 A
带电阻性负载的电路特性
VCC = + 5.0V
RThev VThev VOUT =低 RThev VThev
VCC = + 5.0V
VOUT = 高
+
+
CMOS输出高态时，向负载提供电流 CMOS输出低态时，从负载吸收电流 负载导致输出特性变坏
保证CMOS器件提供或者吸收电流不超过正常范围，规定： IOLmax:最大低态输出电流 IOHmax:最大高态输出电流
逻辑电平规格
VCC 高态 VIHmin 不正常状态 VILmax 0 低态
VOHmin：VCC-0.1V VIHmin ： 0.7VCC
VOHmin
输出为高态时的最小输出电压
能被识别为高态的最小输入电压
VILmax ：0.3VCC
VOLmax ：地+0.1V
能被识别为低态的最大输入电压
VDD = +5.0V
动态功耗的来源：
两个管子瞬间同时导通 产生的功耗 PT
Tp
VIN
VOUT CL
Tn
对负载电容充、放电所 产生的功耗 PL
3.7
传输门
EN_L A EN
其他CMOS输入输出结构
当EN = 0，EN_L = 1，
晶体管截止，
A、B断开 当EN = 1，EN_L = 0，
B
7、CMOS与或非门
A B
VDD = +5.0V
Z=（A· B+C· D）′
Z C D
VDD = +5.0V
Z=（A· B+C· D）′
A B
T2
T4
T1,T3相与， T7，T5相与。 这两组NMOS管是相或关系
T6
T8 Z T3 T1
C D
T7 T5
3.4
CMOS电路的电气特性
物理上的
而不是逻辑上的
例：假如某个系列的CMOS器件的逻辑电平规格如图所示， 问直流噪声容限是多少？
CMOS
高态： VOHmin-VIHmin =3.84-2.0=1.84 低态：VILmax-V0Lmax =0.8-0.33=0.47
VOHmin 3.84 VIHmin 2.0 不正常状态 VILmax 0.8 VOLmax 0.33
CMOS传输门 施密特触发输入结构 三态输出结构
作业： 第三版 3.5，3.14，3.56(a),3.57(a) 第四版 3.5，3.16，3.56(a),3.57(a)
逻辑电压电平
直流噪声容限
扇入 扇出 速度 功耗
噪声
静电放电 漏极开路输出、三态输出
3.5
VDD = +5.0V
CMOS稳态电气特性
VOUT 5.0
逻辑电平和噪声容限
Tp
VOUT
VIN Tn 1.5 3.5 5.0 VIN
反相器的典型电压传输特性
电压传输特性曲线会随电压、温度等条件变化，不能 准确描述稳态特性
功耗
静态功耗（static power dissipation）
动态功耗（dynamic power dissipation）
转换时间
上升时间tr
下降时间tf
高态 低态
tr tr
tf tf
传播延迟
输入信号变化到输出信号变化所需要的时间
VIN VOUT
t pHL
t pLH
功率损耗
分为：静态功耗、动态功耗
CMOS: 74HCT IOH = – 4 mA IOL = 4 mA IIH = 1 A IIL = – 1 A
TTL: 74LS IOH = – 400 A IOL = 8 mA IIH = 20 A IIL = – 0.4 mA
思考：74LS(TTL)驱动74HCT(CMOS)的情况？ 为什么说用TTL驱动TTL兼容的CMOS 输入端几乎不用考虑直流扇出的限制？
------P73 表3-4 电流方向的规定：流入器件为正，流出器件为负
扇入（fan－in）
门电路所具有的输入端的数目
导通电阻的可加性限制了CMOS门的扇入数
可用较少输入门级联得到较多的输入
扇出（fan-out）
能驱动的负载个数 高态时的扇出一般不等于低态的扇出 总扇出：min(高态的扇出，低态的扇出）
脉冲整形
施密特触发器的应用
脉冲鉴幅
三态输出
当EN=0时， C=1, Tp截止 B=1, D=0, Tn截止 高阻态（悬空态） A 当EN=1时， C=A’ , B=0 , D=A’
D B
VCC C
EN
Tp OUT Tn
由A控制输出为
逻辑0 或 逻辑1
EN A
逻辑符号 OUT
3.8逻辑系列
器件标号 74 FAM nn 54
不用的CMOS输入端
不能悬空
例：要完成反相器的功能，但目前只有一个与非门 （或非门），如何实现。 与非门的处理：X=X·X,X=X·1, 或非门的处理：X=X+X, X=X+0
3.6
考虑两个方面：
速度
CMOS动态电气特性
转换时间（transition time） 传播延迟（propagation delay）
第3章 小结
正逻辑表示和负逻辑表示
三种基本逻辑运算：与、或、非
逻辑表达式、真值表、逻辑符号
MOS晶体管的工作方式 逻辑系列：CMOS系列和TTL系列 CMOS反相器的构成及工作状态分析
逻辑电压电平
和 噪声容限
带电阻负载的电路特性、扇出 不用的CMOS输入端 速度、功耗