集成电路制造工艺与原理期末答卷
深圳大学期末考试特殊考试方式电子科学与技术学院
微电子科学与工程专业
集成电路工艺原理
期末成绩考核报告
姓名：
学号：
深圳大学考试答题纸
(以论文、报告等形式考核专用)
二○一五～二○一六学年度第一学期
课程编号1600730001 课程名称集成电路工艺原理主讲教师杨靖评分
学号姓名专业年级
本报告（作业）必须是完全独立完成，没有抄袭或节选选本课程其他同学的作业，如果确认是抄袭（抄袭和被抄袭）都要承担最终成绩为F的结果。完成时间：2016，1，8，17:00之前
请详细解答以下每道问题！（回答时请每道题之间留有空隙、题之间清晰分开、每题标明题号；字迹工整、最好打印；图可以手画，但是，必须用规、具，线条清晰规范；坚决杜绝！卷面脏、乱、草）
?1) 举例回答集成电路主要集成了哪些器件?【5分】?2) 最少给出两个集成电路选用硅半导体的理由。【5分】?3) 在清洗过程中用到的进入冲洗池的纯净水的电阻(率)在出水口处为多大时说明硅片已经被洗净? 【5分】?4) 常见的半导体的沾污有哪些种类?【5分】?5) 说明正光刻胶和负光刻胶在曝光过程中的变化和区别。【5分】?6) 为什么要进行曝光前和曝光后烘焙、怎样提高光刻分辨率?【10分】?7) 请详细回答，硅片在大气中会自然氧化，从洗净工艺的角度，这属于一种沾污，采用什么工艺即可洗净这种沾污而又不损坏硅?【10分】?8) 在刻蚀工艺中，由于电极附近鞘层领域的存在，电极附近只有正电荷存在，请用泊松方程解释，在一个周期内电极附近的电场方向总是指向电极。【10分】?9) 在电极形成工艺中,用到金属Ti,请详尽说明金属Ti的特性,以及金属Ti在集成电路电极结构中的作用! 【15分】?10) 以CMOS的nMOS形成工艺为例来说明，在离子注入工艺中用了多道该工艺步骤，这些步骤有什么目的或起到什么作用。【15分】?11) 等离子体是现代集成电路工艺中不可或缺的加工手段和材料，根据你的理解和掌握，请就等离子体在集成电路工艺中有哪些应用进行详细的阐述。【15分】
1) 举例回答集成电路主要集成了哪些器件? 【5分】
答：
集成电路主要集成了晶体管、二极管、电阻和电容。
2) 最少给出两个集成电路选用硅半导体的理由。【5分】
答：
（1）硅存量丰富，是地球上第二丰富的元素，占到地壳成分的25%，经合理加工，能够提纯到半导体制造所需的足够高的纯度而消耗更低的成本。
（2）硅熔点高，可以承受更加高温的工艺，相当于放宽了工艺要求。
（3）硅表面会自然生成氧化硅，它是一种高质量、稳定的电绝缘材料，而且能充当优质的化学阻挡层以保护硅不受外部玷污。生长稳定的薄层氧化硅材料的能力是制造高性能金属 - 氧化物半导体（MOS）器件的根本。
3) 在清洗过程中用到的进入冲洗池的纯净水的电阻(率)在出水口处为多大时说明硅片已经被洗净? 【5分】
答：
在清洗过程中纯净水的电阻率为18MΩ时说明硅片已经被洗净。
4) 常见的半导体的沾污有哪些种类?【5分】
答：：
（1）颗粒
（2）金属杂质
（3）有机物沾污
（4）自然氧化层
（5）静电释放
5) 说明正光刻胶和负光刻胶在曝光过程中的变化和区别。【5分】
答：
正光刻胶：曝光区域变得更易溶解，一种正相掩膜版图形出现在光刻胶上。在曝光过程中正性光刻胶分解，曝光区域易在显影液中被洗去。
负光刻胶：曝光区域交联硬化，这使曝光的光刻胶难溶于显影液溶剂中，光刻胶没有在显影液中除去。一种负相的掩模图形形成在光刻胶上。
区别：负光刻胶在硅片上形成的图形与掩膜板上的图形相反，正光刻胶在硅片上形成的图形与掩膜板上的图形相同。
6) 为什么要进行曝光前和曝光后烘焙、怎样提高光刻分辨率? 【10分】
答：
进行曝光前烘焙能解决（1）光刻胶薄膜发黏并易受颗粒沾污的问题，解决（2）光刻胶薄膜来自于旋转涂胶的内在应力而导致的粘附性的问题，还能（3）区分曝光和未曝光的光刻胶的溶解差异，最后还有一点就是能够（4）防止光刻胶散发的气体沾污光学系统的透镜。
进行曝光后的烘焙是为了促进关键光刻胶的化学反应，对CA DUV光刻胶进行后烘是必须的。对于基于DNQ化学成分的常规Ⅰ线胶，进行后烘的目的是提高光刻胶的粘附性并减少驻波。
提高光刻分辨率的方法：增大成像系统数值孔径(NA) ，缩短曝光波长(λ)以及，降低光学系统工艺因子k的参数。
7) 请详细回答，硅片在大气中会自然氧化，从洗净工艺的角度，这属于一种沾污，采用什么工艺即可洗净这种沾污而又不损坏硅?【10分】
答：
硅片在大气中自然氧化而生成的沾污叫自然氧化层，自然氧化层需要通过使用含HF酸的混合液的清洗步骤去除。许多清洗方法都是在最后一步时把硅片表面暴露于氢氟酸（HF），以去除硅片表面的自然氧化层。硅片表面无自然氧化层，是生长高纯外延薄膜和MOS电路栅极超薄氧化物（50埃或更薄）的关键。HF浸泡之后，硅片表面完全被
氢原子终止，在空气中具有很高的稳定性，避免了再氧化。氢原子终止的硅表面保持着与体硅晶体相同的状态。此外，干洗等离子体技术也作为工艺设备中的集成预处理步骤去处自然氧化层。
8) 在刻蚀工艺中，由于电极附近鞘层领域的存在，电极附近只有正电荷存在，请用泊松方程解释，在一个周期内电极附近的电场方向总是指向电极。【10分】
答：
由图（a）的A区域可知，A区域内电子跟正电荷都在增加，但单子的增长速度更快，所以对外显负电，所以ρv<0，由式子①②可得电场E<0
由图（a）的B区域可知，B内电子跟正电荷数量相同，对外不显电，即ρv=0，式子①②可得E=0
由图（a）的C区域可知，C内电子跟正电荷都在减少，但电子减得快，所以对外显正电，
9) 在电极形成工艺中,用到金属Ti,请详尽说明金属Ti的特性,以及金属Ti在集成电路电极结构中的作用! 【15分】
答：
钛的特性：
纯钛是银白色的金属，在金属分类中被划归为稀有轻金属。钛在元素周期表中属ⅣB族元素，原子序数为22，原子量为47.9，原子半径为0.145nm。钛的熔点为1660±10℃，其有两种同素异构体，相变点为890~ 920℃，在转变温度以下为密排六方的α-Ti，在转变温度以上直到熔点之间为体心立方的β-Ti。钛在化学、物理和机械性能方面有其自己的特点。与其他金属相比，钛的密度小、比强度高，弹性模量低（常温时为103.4GPa）, 屈强比高，导热系数小（为0.1507J），热膨胀系数低，无磁性、无毒，耐高、低温，耐腐蚀、与氧的亲和力极强。
金属钛在电路电极结构中的作用：
钛金属在CMOS制作过程的接触形成工艺中可以使硅和随后淀积的导电材料更加紧密地结合起来。钛的电阻很低，同时能够与硅发生充分反应。当温度大于700C时，钛跟硅发生反应生成钛的硅化物。钛和二氧化硅不发生反应，因此这两种物质不会发生化学的键合或者物理聚合。因此钛能够轻易的从二氧化硅表面除去，而不需要额外掩膜。钛的硅化物在所有有源硅的表面保留了下来。
（1）金属钛淀积：一薄阻挡层金属钛衬垫于局部互连沟道的底部和侧壁上。这一层钛充当了钨与二氧化硅间的粘合剂。
（2）氮化钛淀积：氮化钛立即淀积于钛金属层的表面充当金属钨的扩散阻挡层。
（3）金属淀积钛阻挡层：在薄膜区利用物理气相淀积设备在整个硅片表面淀积一薄层钛。钛衬垫于通孔的底部及侧壁上。钛充当了将钨限制在通孔中的粘合剂。
（4）溶性阳极和不溶性阳极：可溶性阳极在电解过程中起补充金属离子和导电的作用，不溶阳极只起导电作用。最早的不溶性阳极是石墨和铅系阳极上世纪70年代钛阳极作为新技术开始应用在电解和电镀行业。目前不溶性阳极可分为两大类：析氯阳极和析氧阳极。析氯阳极主要用于氯化物电解液体系，电镀过程中阳极有氯气释放出来，因此称为析氯阳极;析氧阳极主要用于硫酸盐、硝酸盐、氢氰酸盐等电解液体系，电镀过程中阳极有氧气释放出来，因此称为析氧阳极。铅合金阳极析氧阳极，钛阳极根据其表面催化涂层不同分别具有析氧、析氯功能或二者功效兼有。
（5）氯碱工业用钛阳极：与石墨电极相比，隔膜法生产烧碱，石墨阳极的工作电压为
8A/DM2涂层阳极可成倍增加，达17A/DM2。这样在同样的电解环境下产品可成倍提高，而且所生产品的质量高，氯气纯度高。
（6）电镀用钛阳极：电镀用不溶性阳极是在钛基体(网状、板状、带状、管状等)上涂覆具有高电化学催化性能的贵金属氧化物涂层，涂层中含有高稳定性的阀金属氧化物。新型不溶性钛阳极具有高电化学催化能，析氧过电位比铅合金不溶性阳极低约0.5 V，节能显著,稳定性高,不污染镀液,重量轻，易于更换。新型不溶性钛阳极的析氧过电位也比镀铂不溶性阳极低，但是寿命却提高1倍以上。广泛用于各种电镀中作为阳极或者辅助阳极使用，可以替代常规的铅基合金阳极,在相同的条件下,可以降低槽电压，节约电能消耗;不溶性钛阳极在电镀过程中具有良好的稳定性(化学、电化学)，使用寿命长。此阳极广泛用于镀镍镀金、镀铬、镀锌、镀铜等电镀有色金属行业.
10) 以CMOS的nMOS形成工艺为例来说明，在离子注入工艺中用了多道该工艺步骤，这些步骤有什么目的或起到什么作用。【15分】
答：
1.外延生长:外延层目的是进行轻的P型掺杂(硼)掺杂。硅片在到达扩散区之前已经有了一个薄的外延层，外延层与衬底有完全相同的晶格结构，只是纯度更高，晶格缺陷更少。
2.原氧化生长:这一氧化层的主要作用是①保护表面的外延层免受沾污②阻止了在注入过程中对硅片的过度损伤③作为氧化物屏蔽层，有助于控制注入过程中杂质的注入深度
3.第一层掩膜，n阱注入：在预处理的硅片的上表面涂胶、甩胶、烘焙；后将经过涂胶处理的的硅片每次一片地送入对准与曝光系统，光刻机将特定掩膜的图形直接刻印在涂胶的硅片上；曝光后硅片回到涂胶/显影机中进行显影；显影后再次烘焙，并在转入离子注入区前进行检测。
4.n阱注入（高能）：刻印后的硅片来到离子注入区。光刻胶图形覆盖了硅片上的特定区域，将其保护起来免于离子注入。未被光刻胶覆盖的区域允许高能杂质阳离子穿透外延层的上表面（结深约为1μm）。这一步掺入的杂质为磷。离子注入机是注入区的主要设备，其主要目的是离化杂质原子，使其加速获得高能（约为200KeV），选出最恰当的元素注入，并聚焦离子成为极窄的一束，最后扫描使硅片不受光刻保护的区域得到均匀掺杂。
5.退火:在这里硅片经过清洗处理后被放入退火炉。退火的作用是①裸露在硅片表面生长了一层新的阻挡氧化层②高温使得杂质向硅中移动（扩散）③注入引入的损伤得到修复④杂质原子与硅原子间的共价键被激活，使得杂质原子成为晶格结构中的一部分（电学激活）。
6.第五层掩膜，n-LDD注入：这一步掩膜步骤的目的是刻印硅片，以得到可以使n型晶体管被注入的光刻胶图形。其他所有的区域都被光刻胶保护着。
7.n-LDD注入（低能量，浅结）：在未被光刻胶保护的区域，用砷离子进行选择注入。能量、剂量和结深都明显低于先前的n阱注入步骤。选择砷而不选择磷的原因是砷的分子量更大，有利于硅表面非晶化，在注入中能够得到更均匀的掺杂深度。
8.第七层掩膜，n+源/漏注入：这一步掩膜操作目的是定义了要进行注入的n型晶体管区域。
9.n+源/漏注入（中等能量）：这一步中等能量注入进入硅的深度大于LDD的结深。二氧化硅构成的侧墙阻止了砷杂质侵入狭窄的沟道区。
11) 等离子体是现代集成电路工艺中不可或缺的加工手段和材料，根据你的理解和掌握，请就等离子体在集成电路工艺中有哪些应用进行详细的阐述。【15分】
答：
1.离子注入
离子注入是一种向硅衬底中引入可控制数量的杂质，以改变其电学性能的方法。离子注入工在离子注入机内进行，它是半导体工艺中最为复杂的设备之一（见图7-4）。注入机包含离子源部分，它能从源材料中产生带正电荷的杂质离子。其中离子源即是产生等离子的部分。
通过电子轰击气体原子，离子源中会产生离子。电子通常由热钨丝源产生Free-man 离子源是一种最常用的电子源：棒状阴极灯丝装在一个有气体入口的电弧释放室内。电弧释放室的侧壁是阳极，当气体进入时，灯丝通过大电流，并在阴极和阳极之间加100伏电压，就会在灯丝周围产生等离子体。高能电子和气体分子发生碰撞，就产生了正离子。
2.刻蚀工艺
在一个等离子干法刻蚀系统的基本部件包括：发生刻蚀反应的反应腔、产生等离子体的射频电源、气体流量控制系统、去除刻蚀生成物和真空系统。
干法等离子体反应器有下面不同的类型：
（1）圆桶式等离子体反应器
圆通式反应器是圆柱形的，在0.1~1托压力下具有几乎完全的化学各向同性刻蚀。硅片垂直、小间距地装在一个石英舟上。射频功率加在圆柱两边的电极上。通常有一个打孔的金属圆柱形刻蚀隧道，它把等离子体限制在刻蚀隧道和腔体壁之间的外部区域。硅片与电场平行放置使物理刻蚀最小。等离子体重的刻蚀基扩散到刻蚀隧道内，而等离子体中的带能离子和电子没有进入这一区域。
（2）平板反应器
平板反应器有两个大小和位置对称的平行金属板，一个硅片背面朝下放置于接地的阴极上面，RF信号加在反应器的上电极。由于等离子体电势总是高于地电势，因而这是一种带能离子进行轰击的等离子体刻蚀模式。
（3）顺流刻蚀系统
等离子体是在大约0.1~1托的压力下，在一个独立的源中产生的，被传输到工艺腔中，并均匀地分布于加热的硅表面。由于没有离子进行方向性刻蚀，因为顺流刻蚀机采用的是化学刻蚀，是各向同性的。
（4）三极平面反应器
三极平面反应器增加第三个电极来达到控制离子轰击数量的目的。装置是带两个电源的反应器设置，其中电感耦合的RF源在大约10-13托产生离子和反应基。低频发生器控制离子的轰击。
（5）离子铣
也称为离子束刻蚀，具有强方向性等离子体的一种物理刻蚀机理。等离子体通常是由电感耦合RF源或微波产生。
（6）反应离子刻蚀
除了硅片是放置于加RF源的淀积上以及该电极比接地淀积尺寸大大减小以为，RIE 与标准的平行板等离子体刻蚀机是类似的。
（7）高密度等离子体刻蚀机
前面用到的标准等离子刻蚀体系是在硅片制造中工作于相对直接产生等离子体的几百毫托的真空度下。但是对于0.25微米级以下尺寸的几何图形，它难以使刻蚀基高深宽比图形并使刻蚀生成物从高深宽比图形中出来。而高密度等离子体刻蚀机就是为此而发明的。
3.淀积
在淀积工艺同样涉及到等离子体，下面是淀积涉及到的等离子的方法：
（1）化学气相沉积（CVD）：化学气相沉积（CVD）是通过气体混合的化学反应在硅片表面沉积一层固体膜的工艺。硅片表面及其邻近的区域被加热来向反应系统提供附加的能量。当化合物在反应腔中混合并进行反应时，就会发生化学气相淀积过程。原子或分子会淀积在硅表面形成膜。
Ⅰ.等离子体增强CVD（PECVD）：
等离子体增强CVD过程使用等离子体能量来产生并维持CVD反应。在真空腔中施加射频功率使气体分子分解，就会发生等离子增强CVD并淀积形成膜。被激发的分子具有化学活性容易与其他原子键合形成粘附在硅片表面的膜。
Ⅱ.高密度等离子CVD（HDPCVD）：
高密度等离子是等离子辅助CVD的一个最新发展。正如名字所言，等离子体在低压下以高密度混合气体的形式直接接触到反应腔中硅片的表面。他的主要优点是可以在300~400℃较低的淀积温度下，制备出能够填充高深宽比间隙的膜。
（2）物理气相沉积(Physical Vapor Deposition，PVD)技术表示在真空条件下，采用物理方法，将材料源——固体或液体表面气化成气态原子、分子或部分电离成离子，并通过低压气体（或等离子体）过程，在基体表面沉积具有某种特殊功能的薄膜的技术。
Ⅰ.分子束外延法（MBE）：
在超高真空腔内，源材料通过高温蒸发、辉光放电离子化、气体解，电子束加热蒸发等方法，产生分子束流。入射分子束与衬底交换能量后，经表面吸附、迁移、成核、生长成膜。
Ⅱ.溅射镀膜：
溅射镀膜是利用气体放电产生的正离子在电场作用下高速轰击阴极靶，使靶材中的原子（或分子）逸出而淀积到被镀衬底（或工件）的表面，形成所需要的薄膜。
A.两电极溅射法。
镀膜是在真空溅射槽内进行的，真空度要达10ⅹ10-3以上，充入一定量
惰性气体，以材料靶作为阴极，工件作为阳极，在两电极间加上高压使惰
性气体电离，Ar+离子被阴极的负高压(一500v)加速，以高速轰击材料
靶，从靶面飞溅出来的粒子以足够的速度飞向阳极工件并沉积在其表面
上，形成镀层。
B.三电极溅射
装置就是在以前两电极的装置上附加了第三电极的装置，第三电极作为生成等离子用的电子供应源放出热电子。而又有时为了放射热电子，使放电稳定化设置了稳定化电极，又称作四电极溅射装置。
C.磁控管溅射法
是加一个与材料靶表面平行的磁场，由于从靶面飞溅出的高速电子被偏转而不冲击工件，这就克服了由电子冲击工件所引起的温升，同时也促进了惰性气体的离子化
芯片设计和生产流程
芯片设计和生产流程 大家都是电子行业的人，对芯片，对各种封装都了解不少，但是你 知道一个芯片是怎样设计出来的么？你又知道设计出来的芯片是 怎么生产出来的么？看完这篇文章你就有大概的了解。 复杂繁琐的芯片设计流程 芯片制造的过程就如同用乐高盖房子一样，先有晶圆作为地基，再层层往上叠的芯片制造流程后，就可产出必要的IC芯片（这些会在后面介绍）。然而，没有设计图，拥有再强制造能力都没有用，因此，建筑师的角色相当重要。但是IC设计中的建筑师究竟是谁呢？本文接下来要针对IC设计做介绍。 在IC生产流程中，IC多由专业IC设计公司进行规划、设计，像是联发科、高通、Intel等知名大厂，都自行设计各自的IC芯片，提供不同规格、效能的芯片给下游厂商选择。因为IC是由各厂自行设计，所以IC设计十分仰赖工程师的技术，工程师的素质影响着一间企业的价值。然而，工程师们在设计一颗IC芯片时，究竟有那些步骤？设计流程可以简单分成如下。
设计第一步，订定目标 在IC设计中，最重要的步骤就是规格制定。这个步骤就像是在设计建筑前，先决定要几间房间、浴室，有什么建筑法规需要遵守，在确定好所有的功能之后在进行设计，这样才不用再花额外的时间进行后续修改。IC设计也需要经过类似的步骤，才能确保设计出来的芯片不会有任何差错。 规格制定的第一步便是确定IC的目的、效能为何，对大方向做设定。接着是察看有哪些协定要符合，像无线网卡的芯片就需要符合IEEE802.11等规範， 不然，这芯片将无法和市面上的产品相容，使它无法和其他设备连线。最后则是
确立这颗IC的实作方法，将不同功能分配成不同的单元，并确立不同单元间连结的方法，如此便完成规格的制定。 设计完规格后，接着就是设计芯片的细节了。这个步骤就像初步记下建筑的规画，将整体轮廓描绘出来，方便后续制图。在IC芯片中，便是使用硬体描述语言（HDL）将电路描写出来。常使用的HDL有Verilog、VHDL等，藉由程式码便可轻易地将一颗IC地功能表达出来。接着就是检查程式功能的正确性并持续修改，直到它满足期望的功能为止。 ▲32bits加法器的Verilog范例。 有了电脑，事情都变得容易 有了完整规画后，接下来便是画出平面的设计蓝图。在IC设计中，逻辑合成这个步骤便是将确定无误的HDL code，放入电子设计自动化工具（EDA tool），让电脑将HDL code转换成逻辑电路，产生如下的电路图。之后，反
集成电路制造技术-原理与工艺 课后习题答案
第一单元: 3.比较硅单晶锭CZ,MCZ和FZ三种生长方法的优缺点。 答：CZ直拉法工艺成熟，可拉出大直径硅棒，是目前采用最多的硅棒生产方法。但直拉法中会使用到坩埚，而坩埚的使用会带来污染。同时在坩埚中，会有自然对流存在，导致生长条纹和氧的引入。直拉法生长多是采用液相掺杂，受杂质分凝、杂质蒸发，以及坩埚污染影响大，因此，直拉法生长的单晶硅掺杂浓度的均匀性较差。 MCZ磁控直拉法，在CZ法单晶炉上加一强磁场，高传导熔体硅的流动因切割磁力线而产生洛仑兹力，这相当于增强了熔体的粘性，熔体对流受阻。能生长无氧、均匀好的大直径单晶硅棒。设备较直拉法设备复杂得多，造价也高得多，强磁场的存在使得生产成本也大幅提高。 FZ悬浮区熔法，多晶与单晶均由夹具夹着，由高频加热器产生一悬浮的溶区，多晶硅连续通过熔区熔融，在熔区与单晶接触的界面处生长单晶。与直拉法相比，去掉了坩埚，没有坩埚的污染，因此能生长出无氧的，纯度更高的单晶硅棒。 6.硅气相外延工艺采用的衬底不是准确的晶向,通常偏离[100]或[111]等晶向一个小角度,为什么? 答：在外延生长过程中，外延气体进入反应器，气体中的反应剂气相输运到衬底，在高温衬底上发生化学反应，生成的外延物质沿着衬底晶向规则地排列，生长出外延层。 气相外延是由外延气体的气相质量传递和表面外延两个过程完成的。表面外延过程实质上包含了吸附、分解、迁移、解吸这几个环节，表面过程表明外延生长是横向进行的，是在衬底台阶的结点位置发生的。因此，在将硅锭切片制备外延衬底时，一般硅片都应偏离主晶面一个小角度。目的是为了得到原子层台阶和结点位置，以利于表面外延生长。 7. 外延层杂质的分布主要受哪几种因素影响？ 答：杂质掺杂效率不仅依赖于外延温度、生长速率、气流中掺杂剂的摩尔分数、反应室的几何形状等因素，还依赖于掺杂剂自身的特性。另外，影响掺杂效率的因素还有衬底的取向和外延层结晶质量。硅的气相外延工艺中，在外延过程中，衬底和外延层之间存在杂质交换现象，即会出现杂质的再分布现象，主要有自掺杂效应和互扩散效应两种现象引起。
集成电路版图复习课答案总结
1、描述集成电路工艺技术水平的五个技术指标及其物理含义 ⑴集成度(Integration Level)：以一个IC芯片所包含的元件(晶体管或门/数)来衡量，（包括有源和无源元件）。 ⑵特征尺寸 (Feature Size) /（Critical Dimension）：特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度)，也可定义为最小线条宽度与线条间距之和的一半。 ⑶晶片直径(Wafer Diameter)：当前的主流晶圆的尺寸为12寸(300mm)，正在向18寸(450mm)晶圆迈进。 ⑷芯片面积(Chip Area)：随着集成度的提高，每芯片所包含的晶体管数不断增多，平均芯片面积也随之增大。 ⑸封装（Package）：指把硅片上的电路管脚，用导线接引到外部接头处，以便于其它器件连接。封装形式是指安装半导体集成电路芯片用的外壳。 2、简述集成电路发展的摩尔定律。 集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小倍，这就是摩尔定律。当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍 3、集成电路常用的材料有哪些？ 集成电路中常用的材料有三类：半导体材料，如Si、Ge、GaAs?以及InP?等；绝缘体材料，如SiO2、SiON?和Si3N4?等；金属材料，如铝、金、钨以及铜等。
4、集成电路按工艺器件类型和结构形式分为哪几类，各有什么特点。 双极集成电路：主要由双极晶体管构成（NPN型双极集成电路、PNP型双极集成电路）。优点是速度高、驱动能力强，缺点是功耗较大、集成度较低。 CMOS集成电路：主要由NMOS、PMOS构成CMOS电路，功耗低、集成度高，随着特征尺寸的缩小，速度也可以很高。 BiCMOS集成电路：同时包括双极和CMOS晶体管的集成电路为BiCMOS集成电路，综合了双极和CMOS器件两者的优点，但制作工艺复杂。 5、解释基本概念: 微电子、集成电路、集成度、场区、有源区、阱、外延 微电子：微电子技术是随着集成电路，尤其是超大型规模集成电路而发展起来的一门新的技术。微电子技术包括系统电路设计、器件物理、工艺技术、材料制备、自动测试以及封装、组装等一系列专门的技术，微电子技术是微电子学中的各项工艺技术的总和。微电子学是研究在固体（主要是半导体）材料上构成的微小型化电路、电路及微电子系统的电子学分支。 集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能。 集成度：集成电路的集成度是指单块芯片上所容纳的元件数目。
集成电路制造工艺流程之详细解答
集成电路制造工艺流程之详细解答 1.晶圆制造( 晶体生长-切片-边缘研磨-抛光-包裹-运输 ) 晶体生长(Crystal Growth) 晶体生长需要高精度的自动化拉晶系统。 将石英矿石经由电弧炉提炼，盐酸氯化，并经蒸馏后，制成了高纯度的多晶硅，其纯度高达0.99999999999。 采用精炼石英矿而获得的多晶硅，加入少量的电活性“掺杂剂”，如砷、硼、磷或锑，一同放入位于高温炉中融解。 多晶硅块及掺杂剂融化以后，用一根长晶线缆作为籽晶，插入到融化的多晶硅中直至底部。然后，旋转线缆并慢慢拉出，最后，再将其冷却结晶，就形成圆柱状的单晶硅晶棒，即硅棒。 此过程称为“长晶”。 硅棒一般长3英尺，直径有6英寸、8英寸、12英寸等不同尺寸。 硅晶棒再经过研磨、抛光和切片后，即成为制造集成电路的基本原料——晶圆。 切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) 切片是利用特殊的内圆刀片，将硅棒切成具有精确几何尺寸的薄晶圆。 然后，对晶圆表面和边缘进行抛光、研磨并清洗，将刚切割的晶圆的锐利边缘整成圆弧形，去除粗糙的划痕和杂质，就获得近乎完美的硅晶圆。 包裹(Wrapping)/运输(Shipping) 晶圆制造完成以后，还需要专业的设备对这些近乎完美的硅晶圆进行包裹和运输。 晶圆输送载体可为半导体制造商提供快速一致和可靠的晶圆取放，并提高生产力。 2.沉积 外延沉积 Epitaxial Deposition 在晶圆使用过程中，外延层是在半导体晶圆上沉积的第一层。 现代大多数外延生长沉积是在硅底层上利用低压化学气相沉积(LPCVD)方法生长硅薄膜。外延层由超纯硅形成，是作为缓冲层阻止有害杂质进入硅衬底的。 过去一般是双极工艺需要使用外延层，CMOS技术不使用。 由于外延层可能会使有少量缺陷的晶圆能够被使用，所以今后可能会在300mm晶圆上更多
(完整版)集成电路工艺原理期末试题
电子科技大学成都学院二零一零至二零一一学年第二学期 集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川 一二三四五六七八九十总分评卷教师 1、名词解释：(7分) 答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。 特征尺寸：集成电路中半导体器件能够加工的最小尺寸。 Fabless：IC 设计公司，只设计不生产。 SOI：绝缘体上硅。 RTA：快速热退火。 微电子：微型电子电路。 IDM：集成器件制造商。 Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。 LOCOS：局部氧化工艺。 STI：浅槽隔离工艺。 2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请 举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。 在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。 3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工 艺是哪种器件隔离工艺，为什么？(7分) 答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。 主流深亚微米隔离工艺是：STI。STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无 侵蚀；与CMP兼容。 4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分) 答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高
集成电路制造技术-原理与技术试题库
填空题（30分=1分*30）(只是答案) 半导体级硅 、 GSG 、 电子级硅 。CZ 法 、 区熔法、 硅锭 、wafer 、硅 、锗、单晶生长、整型、切片、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。 100 、110 和111 。融化了的半导体级硅液体、有正确晶向的、被掺杂成p 型或n 型、 实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中 、拉伸速率 、晶体旋转速率 。 去掉两端、径向研磨、硅片定位边和定位槽。 制备工业硅、生长硅单晶、 提纯） 。卧式炉 、立式炉 、快速热处理炉 。干氧氧化、湿氧氧化、水汽氧化。工艺腔、硅片传输系统、气体分配系统、尾气系统、温控系统。 局部氧化LOCOS 、浅槽隔离STI 。 掺杂阻挡、表面钝化、场氧化层和金属层间介质。热生长 、淀积 、薄膜 。石英工艺腔、加热器、石英舟。 APCVD 常压化学气相淀积、LPCVD 低压化学气相淀积、PECVD 等离子体增强化学气相淀积。晶核形成、聚焦成束 、汇聚成膜。同质外延、异质外延。膜应力、电短路、诱生电荷。导电率、高黏附性、淀积 、平坦化、可靠性、抗腐蚀性、应力等。CMP 设备 、电机电流终点检测、光学终点检测。平滑、部分平坦化、局部平坦化、全局平坦化。 磨料、压力。使硅片表面和石英掩膜版对准并聚焦，包括图形）；（通过对光刻胶曝光，把高分辨率的投影掩膜版上图形复制到硅片上）；（在单位时间内生产出足够多的符合产品质量规格的硅片）。化学作用、物理作用、化学作用与物理作用混合。介质、金属 。在涂胶的硅片上正确地复制 掩膜图形。 被刻蚀图形的侧壁形状、各向同性、各向异性。气相、液相、 固相扩散。间隙式扩散机制、替代式扩散机制、激活杂质后。一种物质在另一种物质中的运动、一种材料的浓度必须高于另一种材料的浓度 ）和（ 系统内必须有足够的能量使高浓度的材料进入或通过另一种材料。 热扩散 、离子注入。预淀积 、推进、激活。时间、温度 。扩散区、光刻区 、刻蚀区、注入区、薄膜区、抛光区。硅片制造备 ）、（ 硅片制造 ）、硅片测试和拣选、（ 装配和封装 、终测。 微芯片。第一层层间介质氧化物淀积、氧化物磨抛、第十层掩模、第一层层间介质刻蚀。 钛淀积阻挡层、氮化钛淀积、钨淀积 、磨抛钨。 1． 常用的半导体材料为何选择硅？（6分） （1）硅的丰裕度。硅是地球上第二丰富的元素，占地壳成分的25%；经合理加工，硅能够提纯到半导体制造所需的足够高的纯度而消耗更低的成本； （2）更高的熔化温度允许更宽的工艺容限。硅1412℃>锗937℃ （3）更宽的工作温度。用硅制造的半导体件可以用于比锗更宽的温度范围，增加了半导体的应用范围和可靠性； （4）氧化硅的自然生成。氧化硅是一种高质量、稳定的电绝缘材料，而且能充当优质的化学阻挡层以保护硅不受外部沾污；氧化硅具有与硅类似的机械特性，允许高温工艺而不会产生过度的硅片翘曲； 2． 晶圆的英文是什么？简述晶圆制备的九个工艺步骤。（6分） Wafer 。 （1） 单晶硅生长: 晶体生长是把半导体级硅的多晶硅块转换成一块大的单晶硅。生长后的单晶硅被称为硅锭。可用CZ 法或区熔法。 （2） 整型。去掉两端，径向研磨，硅片定位边或定位槽。 （3） 切片。对200mm 及以上硅片而言，一般使用内圆切割 机；对300mm 硅片来讲都使用线锯。 （4） 磨片和倒角。切片完成后，传统上要进行双面的机械磨片以去除切片时留下的损伤，达到硅片两面高度的平行及平坦。硅片边缘抛光修整，又叫倒角，可使硅片边缘获得平滑的半径周线。 （5） 刻蚀。在刻蚀工艺中，通常要腐蚀掉硅片表面约20微米的硅以保证所有的损伤都被去掉。 （6） 抛光。也叫化学机械平坦化（CMP ），它的目标是高平整度的光滑表面。抛光分为单面抛光和双面抛光。 （7） 清洗。半导体硅片必须被清洗使得在发给芯片制造厂之前达到超净的洁净状态。 （8） 硅片评估。 （9） 包装。 3． 硅锭直径从20世纪50年代初期的不到25mm 增加到现在的300mm 甚至更大，其原因是什么？（6分） （1） 更大直径硅片有更大的表面积做芯片，能够减少硅片的浪费。 （2） 每个硅片上有更多的芯片，每块芯片的加工和处理时间减少，导致设备生产效率变高。 （3） 在硅片边缘的芯片减少了，转化为更高的生产成品率。 （4） 在同一工艺过程中有更多芯片，所以在一块芯片一块芯片的处理过程中，设备的重复利用率提高了。 氧化 4.立式炉出现的主要原因，其主要控制系统分为哪五个部分？（6分） (1) 立式炉更易于自动化、可改善操作者的安全以及减少颗粒污染。与卧式炉相比可更好地控制温度和均匀性。 (2) 工艺腔，硅片传输系统，气体分配系统，尾气系统，温控系统。 5.试写出光刻工艺的基本步骤。（6分） （1）气相成底膜；（2）旋转涂胶；（3）软烘 ；（4）对准和曝光；（ 5）曝光后烘焙(PEB)； （6） 显影； （7）坚膜烘焙； （8）显影检查。 4． 已知曝光的波长 为365nm ，光学系统的数值孔径NA 为0.60，则该光学系统的焦深DOF 为多少？（6分） 5． 简述扩散工艺的概念。（6分） 扩散是物质的一个基本属性，描述了一种物质在另一种物质中运动的情况。扩散的发生需要两个必要的条件：（1）一种材料的浓度必须高于另一种材料的浓度；（2）系统内必须有足够的能量使高浓度的材料进入或通过另一种材料。 气相扩散：空气清新剂喷雾罐 液相扩散：一滴墨水滴入一杯清水 固相扩散：晶圆暴露接触一定浓度的杂质原子（半导体掺杂工艺的一种） 6． 名词解释：离子注入。（6分） 离子注入是一种向硅衬底中引入可控制数量的杂质，以改变其电学性能的方法。它是一个物理过程，即不发生化学反应。离子注入在现代硅片制造过程中有广泛应用，其中最主要的用途是掺杂半导体材料。 四、综合题：（30分=15分*2，20题）2题/章 1． 对下图所示的工艺进行描述，并写出工艺的主要步骤。（15分） 描述：图示工艺：选择性氧化的浅槽隔离（STI ）技术。（用于亚0.25微米工艺） STI 技术中的主要绝缘材料是淀积氧化物。选择性氧化利用掩膜来完成，通常是氮化硅，只要氮化硅膜足够厚，覆盖了氮化硅的硅表面就不会氧化。掩膜经过淀积、图形化、刻蚀后形成槽。 在掩膜图形曝露的区域，热氧化150~200埃厚的氧化物后，才能进行沟槽填充。这种热生长的氧化物使硅表面钝化，并且可以使浅槽填充的淀积氧化物和硅相互隔离，它还能作为有效的阻挡层，避免器件中的侧墙漏电流产生。 步骤：1氮化硅淀积 2氮化硅掩蔽与刻蚀 3侧墙氧化与沟槽填充 4氧化硅的平坦化(CMP) 5氮化硅去除。 浅槽隔离(STI)的剖面 2． 识别下图所示工艺，写出每个步骤名称并进行描述，对其特有现象进行描述。（15分） 答：一 ）此为选择性氧化的局部氧化LOCOS （0.25微米以 上的工艺 ） 二 ）步骤名称及描述： 1 氮化硅淀积。 2 氮化硅掩蔽与刻蚀 3 硅的局部氧化 LOCOS 场氧化层的剖面 4 氮化硅去除 用淀积氮化物膜作为氧化阻挡层，因为淀积在硅上的氮化物 不能被氧化，所以刻蚀后的区域可用来选择性氧化生长。热 氧化后，氮化物和任何掩膜下的氧化物都将被除去，露出赤 裸的硅表面，为形成器件作准备。 三）特有现象描述：当氧扩散穿越已生长的氧化物时，它是 在各个方向上扩散的（各向同性）。 一些氧原子纵向扩散进入硅，另一些氧原子横向扩散。这意 味着在氮化物掩膜下有着轻微的侧面氧化生长。由于氧化层 比消耗的硅更厚，所以在氮化物掩膜下的氧化生长将抬高氮 化物的边缘，我们称为“鸟嘴效应” 金属化 3． 按照下图，解释化学机械平坦化工艺。（15分） CMP 是一种表面全局平坦化的技术，它通过硅片和一个抛光 头之间的相对运动来平坦化硅片表面，在硅片和抛光头之间 有磨料，并同时施加压力。CMP 设备——抛光机 光刻 4． 识别下图所示工艺，写出每个步骤名称并进行描述。 （15分） 答：1 气相成底膜：清洗、脱水，脱水烘焙后立即用HMDS 进行成膜处理，起到粘附促进剂的作用。 2 采用旋转涂胶的方法涂上液相光刻胶材料。 3 软烘：其目的是除去光刻胶中的溶剂。 4 对准和曝光：掩模板与涂了胶的硅片上的正确位置对准。然后将掩模板和硅片曝光。 5 曝光后烘焙：深紫外（DUV ）光刻胶在100-110℃的热板上进行曝光后烘焙。 6 显影：是在硅片表面光刻胶中产生图形的关键步骤。 7 坚模烘焙：要求会发掉存留的光刻胶溶剂，提高光刻胶对硅片表面的粘附性。 8 显影后检查：目的是找出光刻胶有质量问题的硅片，描述光刻胶工艺性能以满足规范要求。 刻蚀 5． 等离子体干法刻蚀系统的主要部件有哪性？试举出三种主要类型，并对圆筒式等离子体刻蚀机作出介绍。（15分） 答：一个等离子体干法刻蚀系统的基本部件包括：（1）发生刻蚀反应的反应腔；（2）产生等离子体的射频电源；（3）气体流量控制系统；（4）去除刻蚀生成物和气体的真空系统。 圆桶式反应器是圆柱形的，在0.1~1托压力下具有几乎完全相同的化学各向同性刻蚀。硅片垂直、小间距地装在一个石英舟上。射频功率加在圆柱两边的电极上。通常有一个打孔的金属圆柱形刻蚀隧道，它把等离子体限制在刻蚀隧道和腔壁之间的外部区域。硅片与电场平行放置使物理刻蚀最小。等离子体中的刻蚀基扩散到刻蚀隧道内，而等离子体中的带能离子和电子没有进入这一区域。 这种刻蚀是具有各向同性和高选择比的纯化学过程。因为在硅片表面没有物理的轰击，因而它具有最小的等离子体诱导损伤。圆桶式等离子体反应器主要用于硅片表面的去胶。氧是去胶的主要刻蚀机。 离子注入 6． 对下图中的设备进行介绍，并对其所属的工艺进行描述。（15分） 离子注入工艺在离子注入机内进行，它是半导体工艺中最复杂的设备之一。离子注入机包含离子源部分，它能从原材料中产生带正电荷的杂质离子。离子被吸出，然后用质量分析仪将它们分开以形成需要掺杂离子的束流。束流中的离子数量与希望引入硅片的杂质浓度有关。离子束在电场中加速，获得很高的速度（107cm/s 数量级），使离子有足够的动能注入到硅片的晶格结构中。束流扫描整个硅片，使硅片表面均匀掺杂。注入之后的退火过程将激活晶格结构中的杂质离子。所有注入工艺都是在高真空下进行的。 离子注入设备包含以下5 个部分： （1）离子源；（2）引出电极（吸极）和离子分析器；（3）加速管；（4）扫描系统；（5）工艺室 离子注入是一种向硅衬底中引入可控制数量的杂质，以改变其电学性能的方法。它是一个物理过程，即不发生化学反应。离子注入在现代硅片制造过程中有广泛应用，其中最主要的用途是掺杂半导体材料。每一次掺杂对杂质的浓度和深度都有特定的要求。离子注入能够重复控制杂质的浓度和深度，因而在几乎所有应用中都优于扩散。它已经成为满足亚0.25μm 特征尺寸和大直径硅片制作要求的标准工艺。热扩散的5个问题对先进的电路生成的限制：（1）横向扩散（2）超浅结（3）粗劣的掺杂控制（4）表面污染的阻碍（5）错位的产生。 亚0.25μm 工艺的注入过程有两个主要目标： （1）向硅片中引入均匀、可控制数量的特定杂质。 （2）把杂质放置在希望的深度。 7.离子注入工艺的主要优缺点。（15分） 答：优点：（1）精确控制杂质含量。 （2）很好的杂质均匀性。（扫描方法） （3）对杂质穿透深度有很好的控制。（控制能量） （4）产生单一离子束。（质量分离技术） （5）低温工艺。（中等温度小于125℃，允许使用不同的光刻掩膜，包括光刻胶） （6）注入的离子能穿过薄膜。 （7）无固溶度极限。 缺点：（1）高能杂质离子轰击硅原子将对晶体结构产生损伤。当高能离子进入晶体并与衬底原子碰撞时，能量发生转移，一些晶格上的硅原子被取代，这个反应被称为辐射损伤。大多数甚至所有的的晶体损伤都能用高温退火进行修复。 （2）注入设备的复杂性。然而这一缺点被离子注入机对剂 量和深度的控制能力及整体工艺的灵活性弥补 7． 依照下图，对硅片制造厂的六个分区分别做一个简 短的描述，要求写出分区的主要功能、主要设备以及显著特 点。（15分） （1） (1)扩散区。扩散区一般认为是进行高温工艺及薄膜淀积的 区域。 主要设备：高温扩散炉：1200℃，能完成氧化、扩散、淀积、 退火以及合金等多种工艺流程。湿法清洗设备 。 （2） (2)光刻。把临时电路结构复制到以后要进行刻蚀和离子注 入的硅片上。 主要设备：涂胶/显影设备，步进光刻机。 （3） (3)刻蚀。用化学或物理方法有选择地从硅片表面去除不需 要材料，在硅片上没有光刻胶保护的地方留下永久的图形。 主要设备：等离子体刻蚀机，等离子去胶机，湿法清洗设备 。 (4)离子注入。主要功能是掺杂。 主要设备：离子注入机、等离子去胶机、湿法清洗设备 。
集成电路制造工艺流程
集成电路制造工艺流程 1.晶圆制造( 晶体生长-切片-边缘研磨-抛光-包裹-运输 ) 晶体生长(Crystal Growth) 晶体生长需要高精度的自动化拉晶系统。 将石英矿石经由电弧炉提炼，盐酸氯化，并经蒸馏后，制成了高纯度的多晶硅，其纯度高达0.。 采用精炼石英矿而获得的多晶硅，加入少量的电活性“掺杂剂”，如砷、硼、磷或锑，一同放入位于高温炉中融解。 多晶硅块及掺杂剂融化以后，用一根长晶线缆作为籽晶，插入到融化的多晶硅中直至底部。然后，旋转线缆并慢慢拉出，最后，再将其冷却结晶，就形成圆柱状的单晶硅晶棒，即硅棒。 此过程称为“长晶”。 硅棒一般长3英尺，直径有6英寸、8英寸、12英寸等不同尺寸。 硅晶棒再经过研磨、抛光和切片后，即成为制造集成电路的基本原料——晶圆。 切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) 切片是利用特殊的内圆刀片，将硅棒切成具有精确几何尺寸的薄晶圆。 然后，对晶圆表面和边缘进行抛光、研磨并清洗，将刚切割的晶圆的锐利边缘整成圆弧形，去除粗糙的划痕和杂质，就获得近乎完美的硅晶圆。 包裹(Wrapping)/运输(Shipping) 晶圆制造完成以后，还需要专业的设备对这些近乎完美的硅晶圆进行包裹和运输。 晶圆输送载体可为半导体制造商提供快速一致和可靠的晶圆取放，并提高生产力。 2.沉积 外延沉积 Epitaxial Deposition 在晶圆使用过程中，外延层是在半导体晶圆上沉积的第一层。 现代大多数外延生长沉积是在硅底层上利用低压化学气相沉积(LPCVD)方法生长硅薄膜。外延层由超纯硅形成，是作为缓冲层阻止有害杂质进入硅衬底的。 过去一般是双极工艺需要使用外延层，CMOS技术不使用。 由于外延层可能会使有少量缺陷的晶圆能够被使用，所以今后可能会在300mm晶圆上更多
集成电路制造工艺原理
《集成电路制造工艺原理》 课程教学 教案 山东大学信息科学与工程学院 电子科学与技术教研室(微电) 张新
课程总体介绍： 1．课程性质及开课时间：本课程为电子科学与技术专业（微电子技术方向和光电子技术方向）的专业选修课。本课程是半导体集成电路、晶体管原理与设计和光集成电路等课程的前修课程。本课程开课时间暂定在第五学期。 2．参考教材：《半导体器件工艺原理》国防工业出版社 华中工学院、西北电讯工程学院合编 《半导体器件工艺原理》（上、下册） 国防工业出版社成都电讯工程学院编著 《半导体器件工艺原理》上海科技出版社 《半导体器件制造工艺》上海科技出版社 《集成电路制造技术-原理与实践》 电子工业出版社 《超大规模集成电路技术基础》电子工业出版社 《超大规模集成电路工艺原理-硅和砷化镓》 电子工业出版社3．目前实际教学学时数：课内课时54学时 4．教学内容简介：本课程主要介绍了以硅外延平面工艺为基础的，与微电子技术相关的器件（硅器件）、集成电路（硅集成电路）的制造工艺原理和技术；介绍了与光电子技术相关的器件（发光器件和激光器件）、集成电路（光集成电路）的制造工艺原理，主要介绍了最典型的化合物半导体砷化镓材料以及与光器件和光集成电路制造相关的工艺原理和技 术。 5．教学课时安排：(按54学时) 课程介绍及绪论 2学时 第一章衬底材料及衬底制备 6学时 第二章外延工艺 8学时 第三章氧化工艺 7学时 第四章掺杂工艺 12学时 第五章光刻工艺 3学时 第六章制版工艺 3学时 第七章隔离工艺 3学时 第八章表面钝化工艺 5学时 第九章表面内电极与互连 3学时 第十章器件组装 2学时
集成电路工艺原理(期末复习资料)
第一章 1、何为集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、 电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个内，执行特定电路或系统功能。 关键尺寸：集成电路中半导体器件能够加工的最小尺寸。 2、它是衡量集成电路设计和制造水平的重要尺度，越小，芯片的集成度越高，速度越 快，性能越好 3、摩尔定律：、芯片上所集成的晶体管的数目，每隔18个月就翻一番。 4、High-K材料：高介电常数，取代SiO2作栅介质，降低漏电。 Low-K 材料：低介电常数，减少铜互连导线间的电容，提高信号速度 5、功能多样化的“More Than Moore”指的是用各种方法给最终用户提供附加价值，不 一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。 6、IC企业的分类：通用电路生产厂；集成器件制造；Foundry厂；Fabless：IC 设计公 司；Chipless；Fablite 第二章：硅和硅片的制备 7、单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和机械性 能 8、CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型 的固体硅锭； 9、直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引入； 关键参数：拉伸速率和晶体旋转速度 10、CMOS （100）电阻率：10~50Ω?cm BJT（111）原因是什么？ 11、区熔法？纯度高，含氧低；晶圆直径小。 第三章集成电路制造工艺概况 12、亚微米CMOS IC 制造厂典型的硅片流程模型 第四章氧化；氧化物 12、热生长：在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长的SiO2 。 13、淀积：通过外部供给的氧气和硅源，使它们在腔体中方应，从而在硅片表面形成一层薄膜。 14、干氧：Si（固）＋O2（气）－> SiO2(固)：氧化速度慢，氧化层干燥、致密，均匀性、重复性好，与光刻胶的粘附性好. 水汽氧化：Si （固）＋H2O （水汽）－>SiO2（固）+ H2 （气）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。 湿氧：氧气携带水汽，故既有Si与氧气反应，又有与水汽反应。氧化速度氧化质量介于以上两种方法之间。
集成电路制造工艺与原理期末答卷
深圳大学期末考试特殊考试方式 电子科学与技术学院 微电子科学与工程专业 集成电路工艺原理 期末成绩考核报告 姓名： 学号： 深圳大学考试答题纸 (以论文、报告等形式考核专用) 二○一五～二○一六学年度第一学期 课程编号01 课程名称集成电路工艺原理主讲教师杨靖评分 学号姓名专业年级 本报告（作业）必须是完全独立完成，没有抄袭或节选选本课程其他同学的作业，如果确认是抄袭（抄袭和被抄袭）都要承担最终成绩为F的结果。完成时间：2016，1，8，17:00之前请详细解答以下每道问题！（回答时请每道题之间留有空隙、题之间清晰分开、每题标明题号；字迹工整、最好打印；图可以手画，但是，必须用规、具，线条清晰规范；坚决杜绝！卷面脏、乱、草）?1) 举例回答集成电路主要集成了哪些器件?【5分】?2) 最少给出两个集成电路选用硅半导体的理由。【5分】?3) 在清洗过程中用到的进入冲洗池的纯净水的电阻(率)在出水口处为多大时说明硅片已经被洗净? 【5分】?4) 常见的半导体的沾污有哪些种类?【5分】?5) 说明正光刻胶和负光刻胶在曝光过程中的变化和区别。【5分】?6) 为什么要进行曝光前和曝光后烘焙、怎样提高光刻分辨率?【10分】?7) 请详细回答，硅片在大气中会自然氧化，从洗净工艺的角度，这属于一种沾污，采用什么工艺即可洗净这种沾污而又不损坏硅?【10分】?8) 在刻蚀工艺中，由于电极附近鞘层领域的存在，电极附近只有正电荷存在，请用泊松方程解释，在一个周期内电极附近的电场方向总是指向电极。【10分】?9) 在电极形成工艺中,用到金属Ti,请详尽说明金属Ti的特性,以及金属Ti在集成电路电极结构中的作用! 【15分】?10) 以CMOS的nMOS形成工艺为例来说明，在离子注入工艺中用了多道该工艺步骤，这些步骤有什么目的或起到什么作用。【15分】?11) 等离子体是现代集成电路工艺中不可或缺的加工手段和材料，根据你的理解和掌握，请
CMOS集成电路制造工艺流程
C M O S集成电路制造工艺 流程 Company number：【0089WT-8898YT-W8CCB-BUUT-202108】
陕西国防工业职业技术学院课程报告 课程微电子产品开发与应用 论文题目CMOS集成电路制造工艺流程 班级电子3141 姓名及学号王京（24#） 任课教师张喜凤 目录
CMOS集成电路制造工艺流程 摘要：本文介绍了CMOS集成电路的制造工艺流程，主要制造工艺及各工艺步骤中的核心要素，及CMOS器件的应用。 引言：集成电路的设计与测试是当代计算机技术研究的主要问题之一。硅双极工艺面世后约3年时间，于1962年又开发出硅平面MOS工艺技术，并制成了MOS集成电路。与双极集成电路相比，MOS集成电路的功耗低、结构简单、集成度和成品率高，但工作速度较慢。由于它们各具优劣势，且各自有适合的应用场合，双极集成工艺和MOS集成工艺便齐头平行发展。 关键词：工艺技术，CMOS制造工艺流程 1.CMOS器件 CMOS器件，是NMOS和PMOS晶体管形成的互补结构，电流小，功耗低，早期的CMOS电路速度较慢，后来不断得到改进，现已大大提高了速度。 分类 CMOS器件也有不同的结构，如铝栅和硅栅CMOS、以及p阱、n阱和双阱CMOS。铝栅CMOS和硅栅CMOS的主要差别，是器件的栅极结构所用材料的不同。P阱CMOS，则是在n型硅衬底上制造p沟管，在p阱中制造n沟管，其阱可采用外延法、扩散法或离子注入方法形成。该工艺应用得最早，也是应用得最广的工艺，适用于标准CMOS电路及CMOS与双极npn兼容的电路。N阱CMOS，是在p型硅衬底上制造n沟晶体管，在n阱中制造p沟晶体管，其阱一般采用离子注入方法形成。该工艺可使NMOS晶体管的性能最优化，适用于制造以NMOS为主的CMOS以及E/D－NMOS和p沟MOS兼容的CMOS电路。双阱CMOS，是在低阻n＋衬底上再外延一层中高阻n――硅层，然后在外延层中制造n 阱和p阱，并分别在n、p阱中制造p沟和n沟晶体管，从而使PMOS和NMOS晶体管都在高阻、低浓度的阱中形成，有利于降低寄生电容，增加跨导，增强p沟和n沟晶体管的平衡性，适用于高性能电路的制造。
集成电路制造工艺原理
集成电路制造工艺原理 课程总体介绍： 1．课程性质及开课时间：本课程为电子科学与技术专业（微电子技术方向和光电子技术方向）的专业选修课。本课程是半导体集成电路、晶体管原理与设计和光集成电路等课程的前修课程。本课程开课时间暂定在第五学期。 2．参考教材：《半导体器件工艺原理》国防工业出版社 华中工学院、西北电讯工程学院合编《半导体器件工艺原理》（上、下册） 国防工业出版社成都电讯工程学院编著 《半导体器件工艺原理》上海科技出版社 《半导体器件制造工艺》上海科技出版社 《集成电路制造技术-原理与实践》 电子工业出版社 《超大规模集成电路技术基础》电子工业出版社 《超大规模集成电路工艺原理-硅和砷化镓》 电子工业出版社 3．目前实际教学学时数：课内课时54学时 4．教学内容简介：本课程主要介绍了以硅外延平面工艺为基础的，与微电子技术相关的器件（硅器件）、集成电路（硅集成电路）的制造工艺原理和技术；介绍了与光电子技术相关的器件（发光器件和激光器件）、集成电路（光集成电路）的制造工艺原理，主要介绍了最典型的化合物半导体砷化镓材料以及与光器件和光集成电路制造相关的工艺原理和技术。 5．教学课时安排：(按54学时) 课程介绍及绪论2学时第一章衬底材料及衬底制备6学时 第二章外延工艺8学时第三章氧化工艺7学时第四章掺杂工艺12学时第五章光刻工艺3学时第六章制版工艺3学时第七章隔离工艺3
学时 第八章表面钝化工艺5学时 第九章表面内电极与互连3学时 第十章器件组装2学时 课程教案: 课程介绍及序论 （2学时） 内容： 课程介绍： 1 教学内容 1.1与微电子技术相关的器件、集成电路的制造工艺原理 1.2 与光电子技术相关的器件、集成电路的制造 1.3 参考教材 2教学课时安排 3学习要求 序论： 课程内容： 1半导体技术概况 1.1 半导体器件制造技术 1.1.1 半导体器件制造的工艺设计 1.1.2 工艺制造 1.1.3 工艺分析 1.1.4 质量控制 1.2 半导体器件制造的关键问题 1.2.1 工艺改革和新工艺的应用 1.2.2 环境条件改革和工艺条件优化 1.2.3 注重情报和产品结构的及时调整 1.2.4 工业化生产 2典型硅外延平面器件管芯制造工艺流程及讨论 2.1 常规npn外延平面管管芯制造工艺流程 2.2 典型pn隔离集成电路管芯制造工艺流程 2.3 两工艺流程的讨论 2.3.1 有关说明 2.3.2 两工艺流程的区别及原因 课程重点：介绍了与电子科学与技术中的两个专业方向（微电子技术方向和光电子技术方向）相关的制造业，指明该制造业是社会的基础工业、是现代化的基础工业，是国家远景规划中置于首位发展的工业。介绍了与微电子技术方向相关的分离器件（硅器件）、集成电路（硅集成电路）的制造工艺原理的内容，指明微电子技术从某种意义上是指大规模集成电路和超大规模集成电路的制造技术。由于集成电路的制造技术是由分离器件的制造技术发展起来的，则从制造工艺上看，两种工艺流程中绝大多数制造工艺是相通
超大规模集成电路及其生产工艺流程
超大规模集成电路及其生产工艺流程 现今世界上超大规模集成电路厂（Integrated Circuit, 简称IC，台湾称之为晶圆厂）主要集中分布于美国、日本、西欧、新加坡及台湾等少数发达国家和地区，其中台湾地区占有举足轻重的地位。但由于近年来台湾地区历经地震、金融危机、政府更迭等一系列事件影响，使得本来就存在资源匮乏、市场狭小、人心浮动的台湾岛更加动荡不安，于是就引发了一场晶圆厂外迁的风潮。而具有幅员辽阔、资源充足、巨大潜在市场、充沛的人力资源供给等方面优势的祖国大陆当然顺理成章地成为了其首选的迁往地。 晶圆厂所生产的产品实际上包括两大部分：晶圆切片（也简称为晶圆）和超大规模集成电路芯片（可简称为芯片）。前者只是一片像镜子一样的光滑圆形薄片，从严格的意义上来讲，并没有什么实际应用价值，只不过是供其后芯片生产工序深加工的原材料。而后者才是直接应用在应在计算机、电子、通讯等许多行业上的最终产品，它可以包括CPU、内存单元和其它各种专业应用芯片。 一、晶圆 所谓晶圆实际上就是我国以往习惯上所称的单晶硅，在六、七十年代我国就已研制出了单晶硅，并被列为当年的十天新闻之一。但由于其后续的集成电路制造工序繁多（从原料开始融炼到最终产品包装大约需400多道工序）、工艺复杂且技术难度非常高，以后多年我国一直末能完全掌握其一系列关键技术。所以至今仅能很小规模地生产其部分产品，不能形成规模经济生产，在质量和数量上与一些已形成完整晶圆制造业的发达国家和地区相比存在着巨大的差距。 二、晶圆的生产工艺流程： 从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两面大步骤，它又可细分为以下几道主要工序（其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序）： 多晶硅——单晶硅——晶棒成长——晶棒裁切与检测——外径研磨——切片——圆边——表层研磨——蚀刻——去疵——抛光—（外延——蚀刻——去疵）—清洗——检验——包装 1、晶棒成长工序：它又可细分为： 1）、融化（Melt Down）：将块状的高纯度多晶硅置石英坩锅内，加热到其熔点1420℃以上，使其完全融化。2）、颈部成长（Neck Growth）：待硅融浆的温度稳定之后，将，〈1.0.0〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺寸（一般约6mm左右），维持此真径并拉长100---200mm，以消除晶种内的晶粒排列取向差异。 3）、晶冠成长（Crown Growth）：颈部成长完成后，慢慢降低提升速度和温度，使颈直径逐渐加响应到所需尺寸（如5、6、8、12时等）。 4）、晶体成长（Body Growth）：不断调整提升速度和融炼温度，维持固定的晶棒直径，只到晶棒长度达到预定值。 5、）尾部成长（Tail Growth）：当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2、晶棒裁切与检测（Cutting & Inspection）：将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3、外径研磨（Surface Grinding & Shaping）：由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。 4、切片（Wire Saw Slicing）：由于硅的硬度非常大，所以在本序里，采用环状、其内径边缘嵌有钻石颗粒的薄锯片将晶棒切割成一片片薄片。 5、圆边（Edge profiling）：由于刚切下来的晶片外边缘很锋利，单晶硅又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 6、研磨（Lapping）：研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损，使晶片表面达到所要求的光洁度。
(工艺技术)集成电路的基本制造工艺
第1章 集成电路的基本制造工艺 1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。 第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题 2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2 所示。 提示：先求截锥体的高度 up BL epi mc jc epi T x x T T -----= 然后利用公式： b a a b WL T r c -? = /ln 1ρ ， 2 1 2?? =--BL C E BL S C W L R r b a a b WL T r c -? = /ln 3ρ 321C C C CS r r r r ++= 注意：在计算W 、L 时, 应考虑横向扩散。 2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大? 答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。 2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。给出设计条件如下： 答： 解题思路 ⑴由0I 、α求有效发射区周长Eeff L ； ⑵由设计条件画图 ①先画发射区引线孔； ②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边；
《IC原理》复习资料
《IC原理》复习资料 1.按照半导体集成电路的集成度来分，分为哪些类型？ 小规模集成电路(SSI)、中规模集成电路(MSI)、大规模集成电路(LSI)、超大规模集成电路(VLSI)、特大规模集成电路(ULSI)、巨大规模集成电路(GSI）。 2.按照器件类型分，半导体集成电路分为哪几类？ BJT型、MOS型、Bi-CMOS型 3.按电路功能或信号类型分，半导体集成电路分为哪几类？ 数字集成电路、模拟集成电路、数模混合集成电路 4.四层三结的结构的双极型晶体管中隐埋层的作用？ ①减小寄生pnp管的影响；②减小集电极串联电阻。 5.&&&&&&&&&之后采集了的简单叙述一下pn结隔离的NPN晶体管的光刻步骤？ N+隐埋层扩散孔光刻→P隔离扩散孔光刻→P型基区扩散孔光刻→N+发射区扩散孔光刻→引线孔光刻→反刻铝 6.简述硅栅P阱CMOS的光刻步骤？ P阱光刻→光刻有源区→光刻多晶硅→P+区光刻→N+区光刻→光刻接触孔→光刻铝线 7.以P阱CMOS工艺为基础的BiCMOS的有哪些不足？ NPN晶体管电流增益小；集电极的串联电阻很大；NPN管C极只能接固定电位，从而限制了NPN管的使用。 8.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提
出改进方法。 优点：NPN具有较薄的基区，提高了其性能；N阱使得NPN管C极与衬底隔开，可根据电路需要接电位。 缺点：集电极串联电阻还是太大，影响双极器件的驱动能力。 改进方法：在N阱里加隐埋层，使NPN管的集电极串联电阻减小；使CMOS器件的抗闩锁性能大大提高。 9.双极型IC的隔离技术主要有几种类型。 pn结隔离、绝缘介质隔离及性能更优越的pn结隔离、绝缘介质隔离混合的隔离工艺--混合隔离（等平面隔离）。其中最重要的是典型的pn结隔离的工艺内容,这仍然是双极型逻辑集成电路制造中最最常用的隔离工艺,因为该工艺与常规平面制造工艺相容性最好。 pn结隔离-利用反向pn结的大电阻特性实现集成电路中各元器件间电性隔离方法；介质隔离-使用绝缘介质取代反向pn结,实现集成电路中各元器件间电性隔离方法；混合隔离-在实现集成电路中各元器件间电性隔离时,既使用了反向pn结的大电阻特性又使用了绝缘介质电性绝缘性质的方法。