计算机组成原理第五章单元测试(含答案)
第五章指令系统测试
1、以下四种类型指令中，执行时间最长的是（）(单选)
A、RR型指令
B、RS型指令
C、SS型指令
D、程序控制类指令
2、程序控制类指令的功能是（）（单选）
A、进行算术运算和逻辑运算
B、进行主存与CPU之间的数据传送
C、进行CPU和I/O设备之间的数据传送
D、改变程序执行的顺序
3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选）
A、立即数寻址
B、寄存器寻址
C、隐含寻址
D、直接寻址
4、下列属于指令系统中采用不同寻址方式的目的主要是（）（单选）
A、为了实现软件的兼容和移植
B、缩短指令长度，扩大寻址空间，提高编程灵活性
C、为程序设计者提供更多、更灵活、更强大的指令
D、丰富指令功能并降低指令译码难度
5、寄存器间接寻址方式中，操作数存放在（）中（单选）
A、通用寄存器
B、主存
C、数据缓冲寄存器MDR
D、指令寄存器
6、指令采用跳跃寻址方式的主要作用是（) (单选)
A、访问更大主存空间
B、实现程序的有条件、无条件转移
C、实现程序浮动
D、实现程序调用
7、下列寻址方式中，有利于缩短指令地址码长度的是（）（单选）
A、寄存器寻址
B、隐含寻址
C、直接寻址
D、间接寻址
8、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选)
A、1200H
B、12FCH
C、3888H
D、88F9H
9、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (单选)
A、1200H
B、12FCH
C、3888H
D、88F9H
10、某计算机按字节编址，采用大端方式存储信息。
其中，某指令的一个操作数的机器数为ABCD 00FFH，该操作数采用基址寻址方式，指令中形式地址（用补码表示）为FF00H，当前基址寄存器的内容为C000 0000H，则该操作数的LSB(即该操作数的最低位FFH)存放的地址是( ) (单选)
A、C000 FF00H
B、C000 FF03H
C、BFFF FF00H
D、BFFF FF03H
11、假定指令地址码给出的是操作数所在的寄存器的编号，则该操作数采用的寻址方式是( )(单选)
A、直接寻址
B、间接寻址
C、寄存器寻址
D、寄存器间接寻址
12、相对寻址方式中，操作数有效地址通过( )与指令地址字段给出的偏移量相加得到(单选)
A、基址寄存器的值
B、变址寄存器的值
C、程序计数器的值
D、段寄存器的值
13、下列关于二地址指令的叙述中，正确的是( ) (单选)
A、运算结果通常存放在其中一个地址码所指向的位置
B、地址码字段一定是操作数
C、地址码字段一定是存放操作数的寄存器编号
D、地址码字段一定是操作数的直接地址
14、下列选项中不会直接成为影响指令长度的是( )(单选)
A、通用寄存器的位数
B、指令中地址码字段的个数
C、指令中操作码字段的长度
D、指令中地址码字段的长度
15、下列寻址方式中,最适合处理数组访问的是( ) (单选)
A、堆栈寻址
B、变址寻址
C、相对寻址
D、基址寻址
16、假定指令地址码给出的是寄存器的编号，则该操作数采用的寻址方式可能是( )(多选)
A、变址寻址
B、寄存器寻址
C、相对寻址
D、寄存器间接寻址
17、关于一地址指令操作数的下列描述中，错误的是( ) (多选)
A、只能对该唯一地址码指定的操作数进行运算
B、一定有两个操作数，另一个是隐含的
C、可能对一个操作数，也可能对两个操作数进行运算
D、若有两个操作数，另一个操作数采用间接寻址
18、设计指令格式时应该考虑的因素包括( ) (多选)
A、直接寻址要求访问的主存地址空间
B、要求支持的地址字段数量
C、要求支持的指令数量和操作码设计方法
D、可供程序设计使用的通用寄存器数量
19、下列寻址方式中，需要先通过计算获得有效地址，然后再访问主存的寻址方式是（）（多选）
A、间接寻址
B、基址寻址
C、相对选址
D、变址寻址
20、以下属于立即寻址特点的是（) (多选)
A、操作数的大小受地址字段位数的限制
B、指令中的形式地址就是操作数的真实地址
C、取指令的同时也从内存中取回操作数
D、该类型指令在执行阶段不需要访问内存
参考答案如下：。
计算机组成原理第五章单元测试(含答案)
第五章指令系统测试1、以下四种类型指令中，执行时间最长的是（）(单选)A、RR型指令B、RS型指令C、SS型指令D、程序控制类指令2、程序控制类指令的功能是（）（单选）A、进行算术运算和逻辑运算B、进行主存与CPU之间的数据传送C、进行CPU和I/O设备之间的数据传送D、改变程序执行的顺序3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选）A、立即数寻址B、寄存器寻址C、隐含寻址D、直接寻址4、下列属于指令系统中采用不同寻址方式的目的主要是（）（单选）A、为了实现软件的兼容和移植B、缩短指令长度，扩大寻址空间，提高编程灵活性C、为程序设计者提供更多、更灵活、更强大的指令D、丰富指令功能并降低指令译码难度5、寄存器间接寻址方式中，操作数存放在（）中（单选）A、通用寄存器B、主存C、数据缓冲寄存器MDRD、指令寄存器6、指令采用跳跃寻址方式的主要作用是（) (单选)A、访问更大主存空间B、实现程序的有条件、无条件转移C、实现程序浮动D、实现程序调用7、下列寻址方式中，有利于缩短指令地址码长度的是（）（单选）A、寄存器寻址B、隐含寻址C、直接寻址D、间接寻址8、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选)A、1200HB、12FCHC、3888HD、88F9H9、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (单选)A、1200HB、12FCHC、3888HD、88F9H10、某计算机按字节编址，采用大端方式存储信息。
计算机组成原理智慧树知到答案章节测试2023年肇庆学院
第一章测试1.冯·诺伊曼机工作方式的基本特点是（）。
A:存储器按内容选择地址B:按地址访问并顺序执行指令C:多指令流单数据流D:堆栈操作答案:B2.从器件角度看，计算机经历了四代变化。
但从系统结构看，至今绝大多数计算机仍属于（）型计算机。
A:冯.诺依曼B:实时处理C:智能D:并行答案:A3.至今为止，计算机中的所有信息仍以二进制方式表示的理由是（）。
A:节约元件；B:信息处理方便；C:运算速度快；D:物理器件的性能决定；答案:D4.计算机的目标程序是（）。
A:高级语言程序；B:C++语言程序；C:机器语言程序。
D:汇编语言程序；答案:C5.在下面描述的汇编语言基本概念中，不正确的表述是（）。
A:汇编语言编写的程序执行速度比高级语言快。
B:对程序员的训练要求来说，需要硬件知识；C:用汇编语言编写程序的难度比高级语言小；D:汇编语言对机器的依赖性高；答案:C6.冯·诺依曼型计算机的设计思想主要是（）。
A:微程序方式和存储程序；B:局部性原理和并行性原理。
C:二进制表示和存储程序；D:二进制表示和微程序方式；答案:C7.假设执行一个程序占用的时间tCPU=1s，时钟频率f 为300MHz，CPI 为4，则CPU系统的性能MIPS为（）。
A:4B:300C:25D:75答案:D8.机器字长指CPU一次能处理的数据位数。
（）A:错B:对答案:B9.数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行。
（）A:对B:错答案:A10.在冯.诺依曼型计算机中指令和数据放在同一个存储器。
（）A:错B:对答案:B第二章测试1.浮点数的表示范围和精度取决于（）。
A:阶码的位数和尾数的位数B:阶码的机器数形式和尾数的机器数形式C:阶码的机器数形式和尾数的位数D:阶码的位数和尾数的机器数形式答案:A2.计算机中表示地址时，采用（）。
A:补码B:原码C:反码D:无符号数答案:A3.运算器由许多部件组成，其核心部分是（）。
计算机组成原理-第五章测试
标记题目信息文本一、选择题题目1正确获得20.00分中的20.00分标记题目题干控制器的功能是（）选择一项：a. 执行语言翻译b. 向计算机各部件提供控制信号恭喜您回答正确！c. 支持汇编程序d. 完成数据运算反馈Your answer is correct.正确答案是：向计算机各部件提供控制信号题目2正确获得20.00分中的20.00分标记题目题干硬连线控制器是由以下部件组成（）选择一项：a. 程计数器PC、指令寄存器IR、控制信号产生部件，步骤标记b. 程序计数器PC、指令寄存器IR、控制信号产生部件，节拍发生器恭喜您回答正确！c. 指令寄存器IR、控制信号产生部件，节拍发生器d. 程序计数器PC、指令寄存器IR、控制信号产生部件反馈Your answer is correct.正确答案是：程序计数器PC、指令寄存器IR、控制信号产生部件，节拍发生器题目3正确获得20.00分中的20.00分标记题目题干微程序控制器中，机器指令与微指令的关系是（）选择一项：a. 每一条机器指令由一条微指令来执行b. 一段机器指令组成的程序可由一条微指令来执行c. 一条微指令由若干条机器指令组成d. 每一条机器指令由一段用微指令编成的微程序来解释执行恭喜您回答正确！反馈Your answer is correct.正确答案是：每一条机器指令由一段用微指令编成的微程序来解释执行题目4正确获得20.00分中的20.00分标记题目题干微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。
通常采用的一种方法是断定方式，其基本思想是（）。
选择一项：a. 用程序计数器PC来产生后继微指令地址b. 用微程序计数器uPC来产生后继微指令地址c. 通过微指令顺序控制字段由设计者指定或者由设计者指定的判别字段控制产生后继微指令地址恭喜您回答正确！d. 通过指令中指定一个专门字段来控制产生后继微指令地址反馈Your answer is correct.正确答案是：通过微指令顺序控制字段由设计者指定或者由设计者指定的判别字段控制产生后继微指令地址题目5正确获得20.00分中的20.00分标记题目题干利用时间重叠途径实现并行处理的是（）选择一项：a. 并行处理机b. 流水线处理机恭喜您回答正确！c. 相联处理机d. 多处理机反馈Your answer is correct.正确答案是：流水线处理机。
计算机组成原理第5章部分习题参考答案
第五章部分习题参考答案【5-10】一个1K * 8的存储芯片需要多少根地址线，数据输入输出线？解：n = log1024 = 10 根。
由于一次可读写8位数据，所以需要8根数据输入输出线。
2【5-11】某计算机字长32位，存储容量64KB，按字编址的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况？解：因为字长32位，所以64KB = 16KW，要表示16K个存储单元，需要14根地址线。
所以按字编址的寻址范围是0000H ～ 3FFFH 。
若按字节编址，假设采用PC机常用的小端方案，则主存示意图如下：【5-13】现有1024×1的存储芯片，若用它组成容量为16K×8的存储器。
试求：(1)实现该存储器所需芯片数量(2)若将这些芯片分装在若干块板上，每块板的容量是4K×8，该存储器所需的地址线的总位数是多少？其中几位用于选板？几位用于选片？几位用作片内地址？解：(1)需要16组来构成16K，共需芯片16×8 = 128片(2)需要的地址线总位数是14位。
因为共需4块板，所以2位用来选板，板内地址12位，片内地址10位。
1每块板的结构如下图24块板共同组成16K×8存储器的结构图【5-15】某半导体存储器容量16K×8，可选SRAM芯片的容量为4K ×4；地址总线A15～A0(A0为最低位)，双向数据总线D7～D0，由R/W线控制读写。
设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑和片选信号的极性。
解：注：采用全译码方式方案片内地片A0A1A3A2A8A9A7A6A5A4A12A15A14A13A11A1000000000000000004K111111100001111100001000000000004K10001111111111114K00000000100000001 1 1 1 1 1 1 1 1 1 1 1 0 0 1 00 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 4K11111111111111时分别选定，11，为A1200，0110，，恒为，由以上真值表可知，采用全译码方式，A15A140A13 RAM芯片。
计算机组成原理第5章习题参考答案
倍？ [解] （1）主存容量为 4MB，按字节编址，主存地址为 22 位，地址格式如下图所示： 区号 (8 位) Cache 的地址格式为 组号 (7 位) 组内块号 (2 位) 块内地址 (5 位) （2）由于每个字块有８个字，故主存第０、１、２、⋯、９９号字单元分别在字块０～１２ 中，但 Cache 起始为空，Cache 与主存是以块为单位交换，所以第一次读时每一块中的 第一个单元没命中，但后面７次每个单元均可以命中 命中率＝Nc/(Nc＋Nm)＝(100－13＋７×100)/(８×100)＝98.4％ （3）设 Cache 的存取周期为 T，则主存的存取周期为６T。 有 Cache 的访存时间＝H×Tc＋（１－H）×（Tm＋Tc）＝Tc＋（１－H）×Tm =T+(1-98.4%)×6T=1.096T 无 Cache 的访存时间为６T，所以速度提高倍数＝６÷1.096＝５.47 倍。 5-27 已知采用页式虚拟存储器，某程序中一条指令的虚地址是：000001111111100000。该程 序的页表起始地址是 0011，页面大小１K，页表中有关单元最末四位（实页号）见下表： 组号 (7 位) 组内块号 (2 位) 块内地址 (5 位)
_
A12 0 1 0 1
A11~A0 --------------------
第一组 第二组 第三组 第四组
CS 0 A13 A12 CS1 A13 A12 CS 2 A13 A12
CS 3 A13 A12
存储器的逻辑图如图 1 所示。 5-16.现有如下存储芯片：2K×1 的 ROM、4K×1 的 RAM、8K×1 的 ROM。若用它们组成容量为 16KB 的存储器，前 4KB 为 ROM，后 12KB 为 RAM，CPU 的地址总线 16 位。 （1）各种存储芯片分别用多少片？ （2）正确选用译码器及门电路，并画出相应的逻辑结构图。 （3）指出有无地址重叠现象。 [解]： （1） 需要用 2K×1 的 ROM 芯片 16 片，4K×1 的 RAM 芯片 24 片。不能用 8K×1 的 ROM 芯片，因为大于 ROM 应有的空间。 （2） 各存储芯片的地址跟配如下： A15 A14 A13 A12 A11 A10~A0 X X 0 0 0 ----- 2KB ROM X X 0 0 1 ------ 2KB ROM X X 0 1 ----------------- 4KB RAM X X 1 0 ----------------- 4KB RAM X X 1 1 ----------------- 4KB RAM 相应的逻辑结构图如图 2 示。 （3）有地址重叠现象。因为地址线 A15、A14 没有参加译码
计算机组成原理(中国石油大学(华东))智慧树知到答案章节测试2023年
第一章测试1.对计算机的产生有重要影响的是：______。
A:莱布尼兹、布尔、克雷B:巴贝奇、维纳、麦克斯韦C:牛顿、维纳、图灵D:莱布尼兹、布尔、图灵答案:D2.决定计算机计算精度的主要技术指标是计算机的______。
A:字长B:总线宽度C:运算速度D:存储容量答案:A3.计算机“运算速度”指标的含义是指______。
A:每秒钟能执行多少条操作系统的命令B:每秒钟能执行多少条指令C:每秒钟能执行多少行程序代码D:每秒钟能输出多少运算结果答案:B4.完整的计算机应包括______。
A:外部设备和主机B:主机和实用程序C:运算器、存储器、控制器D:配套的硬件设备和软件系统答案:D5.我国在______年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于______年完成。
A:1950， 1968B:1958， 1961C:1959， 1965D:1946， 1958答案:C6.目前大多数集成电路生产中，所采用的基本材料为______。
A:硫化镉B:单晶硅C:锑化钼D:非晶硅答案:B7.2000年超级计算机最高运算速度达到______次。
A:100亿次B:10000亿次C:5000亿次D:1000亿次答案:D第二章测试1.定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是______。
A: -（215 –1）~ +（215 –1）B:-（215 + 1）~ +215C: -215 ~ +215D:-215 ~ +（215 -1）答案:D2.在机器数______中，零的表示形式是唯一的。
A:移码B:原码C:反码D:补码答案:D3.定点8字长的字，采用2的补码表示时，一个字所能表示的整数范围是______。
A:–127 ~ +127B:–129 ~ +128C:-128 ~ +128D:–128 ~ +127答案:D4.已知X为整数，且[X]补 = 10011011，则X的十进制数值是______。
计算机组成原理习题答案第五章
对阶之后，尾数相加和相减。
相加：１１．０１１１１０
＋１１．１００００１
１０．１１１１１１
需右规一次，［X＋Y］浮＝０１１０；１．０１１１１１
所以X＋Y＝２１１０×（－０．１００００１）
相减：１１．０１１１１０
＋００．０１１１１１
１１．１１１１０１
需左规４次，［X－Y］浮＝０００１；１．０１００００
④
１５
１６
１７
１８
１９１１０００
１１００１
１１０１０
１１０１１
１１１００１０１０１
１０１１０
１０１１１
１１０００
１１００１
若A≥５，B≥５，
则＋３校正
①和在０～４范围内，不用校正，结果正确。
②和在６～９范围内，当A＜５，B＜５，需＋３校正，而当A＜５，B≥５或A≥５，B＜５
时，不需校正。故校正函数为：
１/４X补＝１．１１１１００１，［４X］补＝１．００１１０００
（４）１．００００１１１
１/４X补＝１．１１００００１，［４X］补＝１．００１１１００
5．证明在全加器里，进位传递函数P＝A i＋Bi＝Ai⊕Bi。
解：并行加法器中的每一个全加器都有一个从低位送来的进位和一个传送给较高位
的进位。进位表达式为
相加：００．０１０１１０
＋１１ ．０１１０００
１１．１０１１１０
需左规一次，［X＋Y］浮＝１０１１；１．０１１１００
所以X＋Y＝２－１０１×（－０．１００１００）
相减：００．０１０１１０
＋００．１０１０００
００．１１１１１０
所以X－Y＝２－１００×０．１１１１１０
（３）X＝２－０１１×０．１０１１００，Y＝２－００１×（－０．１１１１００）
计算机组成原理第五章答案90051
5 ．4 教材习题解答１．如何区别存储器和寄存器？两者是一回事的说法对吗？解：存储器和寄存器不是一回事.存储器在CPU 的外边,专门用来存放程序和数据,访问存储器的速度较慢。
寄存器属于CPU 的一部分，访问寄存器的速度很快。
２．存储器的主要功能是什么？为什么要把存储系统分成若干个不同层次？主要有哪些层次？解：存储器的主要功能是用来保存程序和数据。
存储系统是由几个容量、速度和价存储系统和结构第5章129 格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。
把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。
由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为Cache －主存存储层次（Cache 存储系统）；主存和辅存间称为主存—辅存存储层次(虚拟存储系统) 。
３．什么是半导体存储器？它有什么特点?解：采用半导体器件制造的存储器，主要有MOS 型存储器和双极型存储器两大类.半导体存储器具有容量大、速度快、体积小、可靠性高等特点.半导体随机存储器存储的信息会因为断电而丢失。
４．SRAM 记忆单元电路的工作原理是什么？它和DRAM 记忆单元电路相比有何异同点?解：SRAM 记忆单元由６个MOS 管组成，利用双稳态触发器来存储信息，可以对其进行读或写，只要电源不断电，信息将可保留.DRAM 记忆单元可以由４个和单个MOS管组成，利用栅极电容存储信息,需要定时刷新。
５．动态RAM 为什么要刷新？一般有几种刷新方式? 各有什么优缺点？解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。
常见的刷新方式有集中式、分散式和异步式３种。
集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高；但有死区，而且存储容量越大，死区就越长。
计算机组成原理知到章节答案智慧树2023年青岛恒星科技学院
计算机组成原理知到章节测试答案智慧树2023年最新青岛恒星科技学院第一章测试1.以下哪种语言是计算机可以直接识别和执行的（）。
参考答案:机器语言2.计算机系统的层次结构从内到外依次为（）。
参考答案:硬件系统、系统软件、应用软件3.在计算机层次结构中处于最底层级是（）。
参考答案:微程序设计级第二章测试1.所谓三总线结构的计算机是指（）。
参考答案:I/O总线、主存总线和DMA总线三组传输线2.总线复用方式可以（）。
参考答案:减少总线中信号线的数量3.在独立请求方式下，若有N个设备，则（）。
参考答案:有N个总线请求信号和N个总线响应信号4.地址总线传送的是地址信息。
（）参考答案:对5.计算机的各部件通过总线连接实现通信。
（）参考答案:对6.总线按传输信息的不同，可以分为（）。
参考答案:地址总线;控制总线;数据总线第三章测试1.Cache的地址映像中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作（）。
参考答案:全相联映像2.Cache-主存的地址映像中，有（）方式。
参考答案:直接映像;全相联映像;组相联映像3.外部存储器在断电的情况下，信息不会丢失。
（）参考答案:对4.Cache的作用是协调cpu和内存之间速度不匹配的问题。
（）参考答案:对5.内存分为SRAM和DRAM两种不同的类型。
（）参考答案:对6.内存与Cache之间以存储单元为单位进行数据的交换。
（）参考答案:错7.以下属于辅存特点的是（）。
参考答案:价格低;速度慢;容量大8.以下属于cache特点的是（）。
参考答案:价格贵;容量小;速度快9.按存取方式可以把存储器分为（）。
参考答案:只读存储器;顺序存取存储器;随机存取存储器10.按照存储器在计算机系统中的作用地位不同，存储器主要分为（）。
参考答案:主存储器;辅助存储器;高速缓冲存储器11.按照存储器在断电后信息是否还能持续保存，可以把存储器分为（）。
参考答案:非易失性存储器;易失性存储器12.半导体存储器根据信息存储的机理不同分为（）。
计算机组成原理第五章答案
第5章习题参考答案1．请在括号内填入适当答案;在CPU 中：1保存当前正在执行的指令的寄存器是 IR ； 2保存当前正在执行的指令地址的寄存器是 AR3算术逻辑运算结果通常放在 DR 和 通用寄存器 ;2．参见图的数据通路;画出存数指令“STO Rl,R2”的指令周期流程图,其含义是将寄存器Rl 的内容传送至R2为地址的主存单元中;标出各微操作信号序列; 解：STO R1, R2的指令流程图及微操作信号序列如下：3．参见图的数据通路,画出取数指令“LAD R3,R0”的指令周期流程图,其含义是将R3为地址主存单元的内容取至寄存器R2中,标出各微操作控制信号序列; 解：LAD R3, R0的指令流程图及为操作信号序列如下：4．假设主脉冲源频率为10MHz,要求产生5个等间隔的节拍脉冲,试画出时序产生器的逻辑图; 解： 5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns,T 2=400ns,T 3=200ns,试画出时序产生器逻辑图;解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可;所以取时钟源提供的时钟周期为200ns,即,其频率为5MHz.；由于要输出3个节拍脉冲信号,而T 3的宽度为2个时钟周期,也就是一个节拍电位的时间是4个时钟周期,所以除了C 4外,还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =,由此可画出逻辑电路图如下：6．假设某机器有80条指令,平均每条指令由4条微指令组成,其中有一条取指微指令是所有指令公用的;已知微指令长度为32位,请估算控制存储器容量; 解：80条指令,平均每条指令由4条微指令组成,其中有一条公用微指令,所以总微指令条数为80 4-1+1=241条微指令,每条微指令32位,所以控存容量为：24132位7．某ALU 器件是用模式控制码M S 3 S 2 S 1 C 来控制执行不同的算术运算和逻辑操作;下表列出各条指令所要求的模式控制码,其中y 为二进制变量,φ为0或l 任选;2,S l ,C 的逻辑表达式;由表可列如下逻辑方程 M=GS 3=H+D+FS 2=A+B+D+H+E+F+G S 1=A+B+F+G C=H+D+Ey+Fy8．某机有8条微指令I1—I8,每条微指令所包含的微命令控制信号如下表所示;a—j分别对应10种不同性质的微命令信号;假设一条微指令的控制字段仅限为8位,请安10位控制字段,现控制字段仅限于8位,那么,为了压缩控制字段的长度,必须设法把一个微指令周期中的互斥性微命令组合在一个小组中,进行分组译码;经分析,e,f,h和b,i,j、或d,i,j和e,f,h、或g,b,j和i,f,h均是不可能同时出现的互斥信号,所以可将其通过2:4译码后输出三个微命令信号00表示该组所有的微命令均无效,而其余四个微命令信号用直接表示方式;因此可用下面的格式安排控制字段;e f h b i je f h d i jf h i bg j9μA8 = P1·IR6·T4μA7 = P1·IR5·T4μA6 = P2·C·T4其中μA8—μA6为微地址寄存器相应位,P1和P2为判别标志,C为进位标志,IR5和IR6为指令寄存器的相应位,T4为时钟周期信号;说明上述逻辑表达式的含义,画出微地址转移逻辑图;解：μA5=P3·IR5·T4μA4=P3·IR4·T4μA3=P1·IR3·T4μA2=P1·IR2·T4μA1=P1·IR1·T4μA0=P1·IR·T4+P2·C·T4用触发器强置端低有效修改,前5个表达式用“与非”门实现,最后1个用“与或非”门实现μA2、μA1、μA触发器的微地址转移逻辑图如下：其他略10．某计算机有如下部件,ALU,移位器,主存M,主存数据寄存器MDR,主存地址寄存器MAR,指令寄存器IR,通用寄存器R0R3,暂存器C和D;1请将各逻辑部件组成一个数据通路,并标明数据流动方向;2画出“ADD R1,R2”指令的指令周期流程图;解：1 设该系统为单总线结构,暂存器C和D用于ALU的输入端数据暂存,移位器作为ALU输出端的缓冲器,可对ALU的运算结果进行附加操作,则数据通路可设计如下：2 根据上面的数据通路,可画出“ADD R1,R2”设R1为目的寄存器的指令周期流程图如下：11．已知某机采用微程序控制方式,控存容量为51248位;微程序可在整个控存中实现转移,控制微程序转移的条件共4个,微指令采用水平型格式,后继微指令地址采用断定方式;请问；1微指令的三个字段分别应为多少位2画出对应这种微指令格式的微程序控制器逻辑框图;解：1 因为容量为51248位,所以下址字段需用9位,控制微程序转移的条件有4个,所以判别测试字段需4位或3位译码,因此操作控制字段的位数48-9-4=35位或48-9-3=36位2微程序控制器逻辑框图参见教材图12．今有4级流水线,分别完成取指、指令译码并取数、运算、送结果四步操作;今假设完成各步 操作的时间依次为100ns,100ns,80ns,50ns;请问； 1流水线的操作周期应设计为多少2若相邻两条指令发生数据相关,而且在硬件上不采取措施,那么第2条指令要推迟多少时间进行3如果在硬件设计上加以改进,至少需推迟多少时间 答：1 流水操作周期为max100,100,80,50=100ns2若相邻两条指令发生数据相关,而且在硬件上不采取措施,那么在第1条指令“送结果”步骤完成后,第2条指令的“取数”步骤才能开始,也就是说,第2条指令要推迟两个操作周期,即200ns 才能进行;3 如果在硬件设计上加以改进,采用定向传送的技术,则只要第1条指令完成“运算”的步骤,第2条指令就可以“取数”了,因此至少需推迟100ns;13．指令流水线有取指IF 、译码ID 、执行EX 、访存MEM 、写回寄存器堆WB 五个过程段,共有20条指令连续输入此流水线;1画出流水处理的时空图,假设时钟周期为100ns;2求流水线的实际吞吐率单位时间里执行完毕的指令数; 3求流水线的加速比; 解：1 流水处理的空图如下,其中每个流水操作周期为100ns ：空间S I 1 I 2 I 15 I 16 I 17 I 18 I 19 I 20WB MEM EXIDIF123456192021222324时间T2 流水线的实际吞吐量：执行20条指令共用5+119=24个流水周期,共2400ns,所以实际吞吐率为：3 流水线的加速比为：设流水线操作周期为τ,则n指令串行经过k个过程段的时间为nkτ；而n条指令经过可并行的k段流水线时所需的时间为k+n-1τ；故20条指令经过5个过程段的加速比为：14．用时空图法证明流水计算机比非流水计算机具有更高的吞吐率;解：设流水计算机的指令流水线分为4个过程段：IF、ID、EX、WB,则流水计算机的时空图如下：空间S I1I2I3I4I5WBEXIDIF12345678时间T 非流水计算机的时空图：空间S I1I2WB EX ID IF1 2 3 4 5 6 7 8 时间T由图中可以看出,同样的8个操作周期内,流水计算机执行完了5条指令,而非流水计算机只执行完了2条指令；由此,可看出流水计算机比非流水计算机具有更高的吞吐率; 15．用定量描述法证明流水计算机比非流水计算机具有更高的吞吐率; 证明：设流水计算机具有k 级流水线,每个操作周期的时间为,执行n 条指令的时间为：()τ⨯-+=1n k T ；吞吐率为：()τ⨯-+=11n k nH而非流水计算机,执行n 条指令的时间为：τ⨯⨯=k n T ；吞吐率为：τ⨯⨯=k n nH 2当n=1时,21H H =；当n>1时,21H H >,即：流水计算机具有更高的吞吐率;16．判断以下三组指令中各存在哪种类型的数据相关 1 I 1 LAD R1,A ； MA →R1,MA 是存储器单元 I 2 ADD R2,Rl ； R2+R1→R2 2 I 1 ADD R3,R4 ； R3+R4→R3 I 2 MUL R4,R5 ； R4R5→R43 I 1 LAD R6,B ； MB →R6,MB 是存储器单元I 2 MUL R6,R7 ； R6 R7→R6 解：1 I 1的运算结果应该先写入R 1,然后再在I 2中读取R 1的内容作为操作数,所以是发生RAW “写后读”相关2 WAR3 RAW 和WAW 两种相关17．参考图所示的超标量流水线结构模型,现有如下6条指令序列： I 1 LAD R1,B ； MB →R1,MB 是存储器单元 I 2 SUB R2,Rl ； R2-R1→R2 I 3 MUL R3,R4 ； R3R4→R3 I 4 ADD R4,R5 ； R4+R5→R4I 5 LAD R6,A ； MA →R6,MA 是存储器单元 I 6 ADD R6,R7 ； R6+R7→R6请画出：1按序发射按序完成各段推进情况图; 2按序发射按序完成的流水线时空图; 解：(1) 按序发射按序完成各段推进情况图如下仍设F 、D 段要求成对输入；F 、D 、W 段只需1个周期；加需要2个周期；乘需要3个周期；存/取数需要1个周期；执行部件内部有定向传送,结果生成即可使用：取指段译码段执行段取/存加法器乘法器写回段1234567891011时钟I1I2超标量流水线的时空图。