PCB设计与可制造性之间的关系

摘要: pcb设计是电子产品设计的重要环节之一。随着贴片元器件的广泛使用,表贴工艺技术的流行,进一步推动电子产品向工作高速度、元件高密度、存储大容量的方向发展。这对印制电路板的设计提出新的挑战。pcb设计,除具备基本的电子功能外,还应美观精巧。所设计印制电路板,在大规模生产线上有诸多的约束条件,比如外形尺寸、定位标识、封装类型等等,这些问题都可归结为可制造性设计,在pcb设计之初,都必须考虑和进行优化设计,否则会提高产品的成本、延长产品的开发周期、影响产品的质量。

关键词: pcb设计;可制造性设计;贴装技术

0 前言

pcb板是printed circuit board,即印制电路板的简称。pcb板自诞生以来,一般是做为电路元器件的载体和为电路元器件的电气互联工具。其设计是以电路原理图为根据,实现电路设计者所需要的功能;pcb板的可制造性设计是指在进行pcb的设计时就充分考虑到制造系统各部分的相互关系,将整个制造过程融合在一起进行总体优化,从而降低产品的开发周期和生产成本。它主要包括两个方面,pcb自身的可制造性、pcb与元件结合成电子产品的可制造性。将可制造性设计融入到的pcb设计之中,是一种全新的pcb设计方法,它有助于提高产品的生产效率、保证产品的质量。在pcb的生产制造过程中,如果pcb的设计不符合可制造性要求,将大大降低pcb的生产效率,甚至会导致所设计的电路板无法制造出来;具有良好的可制造性设计的pcb能有效提高生产效率、改善pcb的质量。

本文主要讨论随着贴片元器件的广泛应用,表面贴装技术的不断发展,使得pcb的设计与pcb的可制造性联系越来越紧密,pcb的设计以及与元件结合成电子产品的可制造性设计之间密不可分的关系。

1 pcb的外形尺寸等设计与可制造性之间的关系

1.1 外形的设计原则

pcb的外形一般设计为长宽比例不太大的长方形,长宽比例较大或面积较大的板子,容易产生翘曲变形。较大的板子可以节约材料,但是因为翘曲和质量等原因使它在生产和运输中都比较困难,需要用特殊的夹具进行固定,因此原则上不使用大于23cm×30cm的板子;对于贴片元件的印制板smb,对于其外形尺寸、厚度、四周的倒角以及四周的垂直和平行精度等,要求更为严格。这是因为不同规格和型号的贴片机对smb的具体要求会略有不同,smb的尺寸过大或过小,贴片机对该板子就不能很好的固定,这样会对贴装精度、速度、焊接质量产生负面影响,引起制造上的问题;严重时会导致smb无法用自动贴装设备进行加工生产。

1.2 pcb的翘曲度要求

pcb的尺寸过大时,除了增加生产运输的不便之外,在自动化插装线上,印制板若不平整,会引起定位不准,元器件无法插装到板子的孔和表面贴装焊盘上,甚至会撞坏自动插装机。装上元器件的板子焊接后发生弯曲,元件脚很难剪平整齐。板子也无法装到机箱或机内的插座上。目前,印制板已进入到表面安装和芯片安装的时代,装配厂对翘曲度的要求必定越来越严。因为对于翘曲变形不严重的pcb来说,使用插件元件时,可以依靠元件引线去克服部分变形;而pcb的翘曲变形对贴装元件而言,由于没有引线,则只能依靠元件自身去调整适应,这会引起元件断裂、焊接不可靠等问题。

对刚性印制板来说,用于表面安装印制板的允许最大翘曲和扭曲为0.75%,其它各种板子允许1.5%。对于1.6mm厚度印制板,不管双面或多层,翘曲度通常是0.70~0.75%,不少smt,bga 的板子,要求是0.5%。测试翘曲度的方法是把印制板放到经检定的平台上,把测试针插到翘曲度最大的地方,以测试针的直径,除以印制板曲边的长度,就可以计算出该印制板的翘曲度了。

1.3 pcb的拼板技术

pcb的尺寸过小时,不能满足smt设备的装夹要求,所以在采用表面贴装工艺时,要采用拼

板技术加大尺寸,实现贴片机对pcb的良好固定。所谓拼板技术是将若干个相同单元印制板进行有规则的拼合,把它们拼成长方形或正方形。拼缝孔可以采用v形槽、邮票孔等工艺手段进行组合。在拼板时需要注意工艺边、定位孔、基准标志应设置于拼接后的图形上,并且各子板仍应设置基准标志。

1.4 pcb的幅面设计

究竟设计多大、多厚的pcb才是最合适的呢?这不仅要从电气性能上考虑使一块pcb成为一个功能相对完整的独立部分,还需要考虑焊接工艺过程中的热变形以及结构强度,而结构强度又与基材的厚度有关,所以应根据对板的机械强度要求以及pcb单位面积上承受的元器件质量,选取合适厚度、大小的基材。

pcb设计师需要综合考量以上因素以及所选用元器件、产品外形等具体情况,作出一个权衡。

2 pcb的排版、布局与可制造性之间的关系

2.1 工艺边、定位孔的设计

在pcb的设计中,首先就是要做好排版、布局工作,排版和布局工作的好坏直接影响后续的工作。pcb的两侧要预留至少5mm的区域不装配元件,它和定位孔一起用于自动装配时的pcb 固定,如果不可避免被占用了,则应另加工艺传送边,待加工工序结束后去掉工艺边。

工艺边、定位孔不能满足smt设备的装夹要求,就意味着不能满足大批量生产的要求。

2.2 基准标志的设计

为了提高贴片元器件的贴装准确性,在贴片元件的pcb上,需要设计用于光学定位的一组图形,即基准标志,基准标志一般放置在pcb的对角线对称方向的位置上,距离越远越好,对于引脚间距小的单个器件,还应放置局部基准标志;对于拼板,除了在整块板上设置基准标志外,在每块拼板上都设置基准标志也有利于克服拼板时容易出现的板与板之间间距不一致的问题。

2.3 元器件布局原则

布局是按照电原理图的要求和元器件的外形尺寸,将元器件均匀整齐地布置在pcb上,并能满足整机的电气和机械性能要求。布局合理与否不仅影响pcb组装件和整机的性能和可靠性,而且也影响pcb及其组装件加工和维修的难易度。对于元器件在pcb上的排放,要做到大致的轻重均匀,这样的布局容易使后续自动焊接时温度分布均匀,有利于提高焊接质量;对于贵重元器件的布局应避免放置于pcb的边缘、螺钉安装孔附近、插头座附近等高应力区,以延长其使用寿命;对于bga封装的元器件,在其投射面积周围5mm范围内禁止布放其它元器件,以利于维修。

五款信号完整性仿真工具介绍

现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，Ansoft公司的仿真工具能够从三维场求解的角度出发，对PCB设计的信号完整性问题进行动态仿真。 (一)Ansoft公司的仿真工具现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，Ansoft公司的仿真工具能够从三维场求解的角度出发，对PCB设计的信号完整性问题进行动态仿真。 Ansoft的信号完整性工具采用一个仿真可解决全部设计问题： SIwave是一种创新的工具，它尤其适于解决现在高速PCB和复杂IC封装中普遍存在的电源输送和信号完整性问题。该工具采用基于混合、全波及有限元技术的新颖方法，它允许工程师们特性化同步开关噪声、电源散射和地散射、谐振、反射以及引线条和电源/地平面之间的耦合。该工具采用一个仿真方案解决整个设计问题，缩短了设计时间。它可分析复杂的线路设计，该设计由多重、任意形状的电源和接地层，以及任何数量的过孔和信号引线条构成。仿真结果采用先进的3D图形方式显示，它还可产生等效电路模型，使商业用户能够长期采用全波技术，而不必一定使用专有仿真器。 (二)SPECCTRAQuest Cadence的工具采用Sun的电源层分析模块： Cadence Design Systems的SpecctraQuest PCB信号完整性套件中的电源完整性模块据称能让工程师在高速PCB设计中更好地控制电源层分析和共模EMI。该产品是由一份与Sun Microsystems公司签署的开发协议而来的，Sun最初研制该项技术是为了解决母板上的电源问题。有了这种新模块，用户就可根据系统要求来算出电源层的目标阻抗；然后基于板上的器件考虑去耦合要求，Shah表示，向导程序能帮助用户确定其设计所要求的去耦合电容的数目和类型；选择一组去耦合电容并放置在板上之后，用户就可运行一个仿真程序，通过分析结果来发现问题所在。 SPECCTRAQuest是CADENCE公司提供的高速系统板级设计工具，通过它可以控制与PCB layout相应的限制条件。在SPECCTRAQuest菜单下集成了一下工具：（1）SigXplorer可以进行走线拓扑结构的编辑。可在工具中定义和控制延时、特性阻抗、驱动和负载的类型和数量、拓扑结构以及终端负载的类型等等。可在PCB详细设计前使用此工具，对互连线的不同情况进行仿真，把仿真结果存为拓扑结构模板，在后期详细设计中应用这些模板进行设计。（2）DF/Signoise工具是信号仿真分析工具，可提供复杂的信号延时和信号畸变分析、IBIS 模型库的设置开发功能。SigNoise是SPECCTRAQUEST SI Expert和SQ Signal Explorer Expert进行分析仿真的仿真引擎，利用SigNoise可以进行反射、串扰、SSN、EMI、源同步及系统级的仿真。（3）DF/EMC工具——EMC分析控制工具。（4）DF/Thermax——热分析控制工具。 SPECCTRAQuest中的理想高速PCB设计流程：由上所示，通过模型的验证、预布局布线的space分析、通过floorplan制定拓朴规则、由规

新产品可制造性评审规范精编版

文件更改履历编号： NO：

6.1.1安装孔根据实际需要选取（长边上至少应设置一对定位孔），如无特殊要求一般选择Φ4.5mm，在孔外用丝印层设置平垫位置，M3组合螺钉平垫对应外径大小Φ7mm。接地的安装孔要设置为金属化孔，M4组合螺钉的安装孔大小为Φ4.5mm，平垫大小为Φ8mm。 6.1.2孔中心到PCB边缘的距离应不小于5mm，同时注意平垫边缘到器件边缘的距离不小于1mm，在此范围内不可布设导线、器件焊盘、过孔。 6.1.3一般情况下，安装孔的孔径要比安装螺丝的直径大0.5mm。 6.2工艺边设计： 6.2.1在距PCB边缘4mm范围内有件需以及板子外形不规则的PCB需要增加工艺边、以保证PCB有足够的可夹持边缘。 6.2.2工艺边与PCB可用邮票孔或者V形槽连接， 6.2.3工艺边内的铜箔应设计成网格状，以增加传输摩擦力。 6.2.4工艺边内不能排布机贴元器件，机装元器件的实体不能进入工艺边及其上空。 6.2.5工艺边的宽度要求为3mm以上，至少有2条对称的边，为了防止PCB在机器内传送时出现卡板的现象，要求工艺边的角为圆弧形的倒角。 6.3 PCB拼板设计： 6.3.1当PCB 单元的尺寸＜80mm×80mm 时，必须做拼板。 6.3.2拼板的尺寸应以制造、装配、和测试过程中便以加工，不产生较大变形为宜。 6.3.3 拼板中各块PCB 之间的互连采用双面对刻V -CUT或邮票孔或slot设计。 6.3.4PCB 拼板设计时应以相同的方向排列，并且每个小板同面排布为原则。 6.3.5 一般平行PCB传送边方向的V-CUT线数量≤3（对于细长的单板可以例外）。如下图：不推荐设计推荐设计 6.3.6拼板的数量根据实际拼板的大小，不要超过贴片机的范围，最好在250mm×250mm的范围内，生产时容易控制质量及效率。 6.4PCB外形设计： 6.4.1PCB的外形应尽量简单，一般设计成矩形长宽比为3:2或4:3，以简化加工工艺，降低成本。 6.4.2常见的PCB厚度：0.7mm，0.8mm，1mm，1.5mm，1.6mm， 2mm，2.4mm， 3.2mm，4.0mm

五款信号完整性仿真分析工具

SI 五款信号完整性仿真工具介绍（一）Ansoft公司的仿真工具现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB 设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，An soft公司的仿真工具能够从三维场求解的角度出发，对PCB 设计的信号完整性问题进行动态仿真。 Ansoft 的信号完整性工具采用一个仿真可解决全部设计问题： Slwave是一种创新的工具，它尤其适于解决现在高速PCB和复杂IC封装中普遍存在的电源输送和信号完整性问题。该工具采用基于混合、全波及有限元技术的新颖方法，它允许工程师们特性化同步开关噪声、电源散射和地散射、谐振、反射以及引线条和电源/地平面之间的耦合。该工具采用一个仿真方案解决整个设计问题，缩短了设计时间。它可分析复杂的线路设计，该设计由多重、任意形状的电源和接地层，以及任何数量的过孔和信号引线条构成。仿真结果采用先进的3D 图形方式显示，它还可产生等效电路模型，使商业用户能够长期采用全波技术，而不必一定使用专有仿（二）SPECCTRAQuest Cade nee的工具采用Sun的电源层分析模块: Cade nee Design System 的SpeeetraQuest PCB信号完整性套件中的电源完整性模块据称能让工程师在高速PCB设计中更好地控制电源层分析和共模EMI 。该产品是由一份与Sun Microsystems公司签署的开发协议而来的，Sun最初研制该项技术是为了解决母板上的电源问题。有了这种新模块，用户就可根据系统要求来算出电源层的目标阻抗；然后基于板上的器件考虑去耦合要求，Shah表示，向导程序能帮助用户确定其设计所要求的去耦合电容的数目和类型；选择一组去耦合电容并放置在板上之后，用户就可运行一个仿真程序，通过分析结果来发现问题所在。 SPECCTRAQuest是CADENCE公司提供的高速系统板级设计工具，通过它可以控制与PCB layout相应的限制条件。在SPECCTRAQuest菜单下集成了一下工具：（1）SigXplorer 可以进行走线拓扑结构的编辑。可在工具中定义和控制延时、特性阻抗、驱动和负载的类型和数量、拓扑结构以及终端负载的类型等等。可在

PCB知识与可制造性设计

PCB知识与可制造性设计主编：陈宏凡

1 前言本课程是讲述现代PCB制作工艺简介，规格参数对产品，加工要求及成本的影响，如何综合合理利用这些参数达到我们的设计目标。使学员了解PCB设计的重要参数及部分设计技巧，引导学员开拓思维，用设计的方法为产品的可靠高效生产服务。 2 目录 3.1、PCB名词解释。 3.2、PCB相关概念及生产流程简介。 3.3、PCB的相关参数与讲解。 3.4、PCB生产过程的限制条件和关键管控点。 3.5、贴片，波峰焊，装配对PCB的要求和限制条件。 3.6、PCB可制造性设计之：拼板。 3.7、PCB可制造性设计之：焊盘设计。 3.8、PCB可制造性设计之：绿油防焊。 3.9、PCB可制造性设计之：白油丝印。 3.10、PCB可制造性设计之：过孔。 3.11、PCB可制造性设计之：光学点。 3.12、PCB可制造性设计之：零件选用。 3.13、PCB可制造性设计之：置件布线。 3.14、PCB可制造性设计之：其他技巧与产品优化设计。 3.15、总结 3 正文 3.1、PCB名词解释。 PCB：印制电路板：printed circuit board (pcb)（亚洲，美洲叫法） PWB：印制线路板：printed wiring board(pwb)（欧洲叫法）。PCB和PWB都是同一个东西，只是全球各区域的叫法不一样。在BYD，印制电路板我们还是叫做PCB。 3.2、PCB相关概念及生产流程简介。 3.2.1 PCB的部分概念。

FR-4：玻璃纤维板材的统称。FR-4里面因为纤维及胶的含量不一致及厚度，厂商不同可以细分出超过1000种板材。这些板材的特性不一，需要了解其特性，衡量自己本省的实际需求后进行合理选择。铜箔：附着在FR-4板材上面的金属铜层被叫做铜箔。铜箔厚度使用“盎司/OZ”作为单位。其概念为“1OZ=28.35克/平方英尺=35微米=1.35mil”。表面工艺：PCB表面外露铜箔使用的处理工艺方式。常见表面工艺有无铅喷锡，有铅喷锡，电金，化金，化银，化锡，OSP。光学点：用于设备进行机械识别的规格焊盘被叫做光学点。通常有坐标定位光学点和坏板识别光学点。孔：有贯孔，盲孔，埋孔的区分，也有PTH和NPTH的区分。焊盘：裸露的铜箔经过表面工艺处理后就形成了一个焊盘，通常用PAD表示。焊盘是连接零件引脚与线路的“界面”。必须规整。走线：英文名词是“”。走线的宽度与间距是衡量PCB生产难度的重要参数。通常考查一个PCB供应商的制程能力达到什么程度只需要一个问题就能有比较直观地了解“贵司量产的线宽线距能做到什么程度？” 油墨防焊/防焊油墨：solder mask。在PCB线路板裸露的铜箔上面覆盖的油墨，达到阻焊的目的，从而区分焊盘和走线。油墨的颜色有：绿色，黑色，蓝色，红色，棕色等。从制程的角度，因为绿色能透过最多的红外光波（提升幅度约在1%左右，即回流焊中透热最好）而被大量选择。所以很多人也把这一层叫做“绿油防焊”。油墨通常有热固化和UV固化。热固化最小能做到4mil±4mil精度，UV油墨则可以做到3mil±3mil。白油丝印：在防焊油墨上面再印一层用以目视标识零件位置、方向、零件外围等作用的油墨被叫做白油丝印。 TG：玻璃态转化温度。 3.2.2 PCB生产流程简介

PCB可生产性设计规范

1.概况 1.1本规范的内容是确保所设计之PCB符合相关标准及实际生产，以降低生产之困惑，使制程生产顺畅. 1.2主要生产设备有:锡膏印刷机、贴片机、回流焊炉、AOI自动检验机、波峰焊. 2.PCB外形、尺寸及其他要求： 2.1 PCB外形应为长方形或正方形，如PCB外形不规则，可通过拼板方式或在PCB的长方向加宽度不小于8mm的工艺边。PCB的长宽比以避免超过2.5为宜。 2.2 SMT生产线可正常加工的PCB外形尺寸最小为50mm×50mm（长×宽）。最大尺寸因受现有设备的如下表限制.因此PCB（拼板）外形尺寸（长×宽）正常不宜超过450mm ×380mm。如果由于设计确实需要超过此尺寸，制板时请通知工艺人员协商确定生产方案。各设备可加工的最大PCB尺寸及设备夹持长度见下表：(单位：mm) 2.3拼板及工艺边： 2.3.1 何种情况下PCB需要采用拼板：当PCB外形尺寸有如下的特征之一时需考虑采用拼板：（1）SMT板长<120mm或直插件板长<80mm；（2）SMT板宽<50mm或直插件板宽<80mm；（3）基标点的最大距离<100mm；（4）板上元件较少（少于180个元件）拼板后板的长宽不会超出350mm×245mm时。采用拼板将便于定位贴装及提高生产效率。 2.3.2 拼板的方法：为了减少拼板的总面积节约PCB的成本，板与板之间一般不留间距（采用板边缘线重叠零间距）；拼板时一般是以板的长边互拼，或长短边同时互拼的方式进行，但应避免拼板后板的长宽比超过2.5为宜。拼板一般采用V-CUT方法进行。工艺边同样采用此方法与板连接。对于焊接面只有阻容器件或较简单的SOP封装IC时，双面均是表贴件的PCB

DDR3信号完整性与电源完整性设计

DesignCon 2011 Signal and Power Integrity for a 1600 Mbps DDR3 PHY in Wirebond Package June Feng, Rambus Inc. [Email: jfeng@https://www.360docs.net/doc/9d15694176.html,] Ralf Schmitt, Rambus Inc. Hai Lan, Rambus Inc. Yi Lu, Rambus Inc.

Abstract A DDR3 interface for a data rate of 1600MHz using a wirebond package and a low-cost system environment typical for consumer electronics products was implemented. In this environment crosstalk and supply noise are serious challenges and have to be carefully optimized to meet the data rate target. We are presenting the signal and power integrity analysis used to optimize the interface design and guarantee reliable system operation at the performance target under high-volume manufacturing conditions. The resulting DDR3 PHY was implemented in a test chip and achieves reliable memory operations at 1600MHz and beyond. Authors Biography June Feng received her MS from University of California at Davis, and BS from Beijing University in China. From 1998 to 2000, she was with Amkor Technology, Chandler, AZ. She was responsible for BGA package substrate modeling and design and PCB characterization. In 2000, she joined Rambus Inc and is currently a senior member of technical staff. She is in charge of performing detailed analysis, modeling, design and characterization in a variety of areas including high-speed, low cost PCB layout and device packaging. Her interests include high-speed interconnects modeling, channel VT budget simulation, power delivery network modeling and high-frequency measurements. Ralf Schmitt received his Ph.D. in Electrical Engineering from the Technical University of Berlin, Germany. Since 2002, he is with Rambus Inc, Los Altos, California, where he is a Senior Manager leading the SI/PI group, responsible for designing, modeling, and implementing Rambus multi-gigahertz signaling technologies. His professional interests include signal integrity, power integrity, clock distribution, and high-speed signaling technologies. Hai Lan is a Senior Member of Technical Staff at Rambus Inc., where he has been working on on-chip power integrity and jitter analysis for multi-gigabit interfaces. He received his Ph.D. in Electrical Engineering from Stanford University, M.S. in Electrical and Computer Engineering from Oregon State University, and B.S. in Electronic Engineering from Tsinghua University in 2006, 2001, and 1999, respectively. His professional interests include design, modeling, and simulation for mixed-signal integrated circuits, substrate noise coupling, power and signal integrity, and high-speed interconnects. Yi Lu is a senior systems engineer at Rambus Inc. He received the B.S. degree in electrical engineer and computer science from U.C. Berkeley in 2002 with honors. In 2004, he received the M.S. degree in electrical engineering from UCLA, where he designed and fabricated a 3D MEMS microdisk optical switch. Since joining Rambus in 2006, he has been a systems engineer designing various memory interfaces including XDR1/2 and DDR2/3.

《信号完整性与电源完整性的仿真分析与设计》

信号完整性与电源完整性的仿真分析与设计 1简介信号完整性是指信号在通过一定距离的传输路径后在特定接收端口相对指定发送端口信号的还原程度。在讨论信号完整性设计性能时，如指定不同的收发参考端口，则对信号还原程度会用不同的指标来描述。通常指定的收发参考端口是发送芯片输出处及接收芯片输入处的波形可测点，此时对信号还原程度主要依靠上升/下降及保持时间等指标来进行描述。而如果指定的参考收发端口是在信道编码器输入端及解码器输出端时，对信号还原程度的描述将会依靠误码率来描述。电源完整性是指系统供电电源在经过一定的传输网络后在指定器件端口相对该器件对工作电源要求的符合程度。同样，对于同一系统中同一个器件的正常工作条件而言，如果指定的端口不同，其工作电源要求也不同（在随后的例子中将会直观地看到这一点）。通常指定的器件参考端口是芯片电源及地连接引脚处的可测点，此时该芯片的产品手册应给出该端口处的相应指标，常用纹波大小或者电压最大偏离范围来表征。图一是一个典型背板信号传输的系统示意图。本文中“系统”一词包含信号传输所需的所有相关硬件及软件，包括芯片、封装与PCB板的物理结构，电源及电源传输网络，所有相关电路实现以及信号通信所需的协议等。从设计目的而言，需要硬件提供可制作的支撑及电信号有源/无源互联结构；需要软件提供信号传递的传输协议以及数据内容。

图1 背板信号传输的系统示意图在本文的以下内容中，将会看到由于这些支撑与互联结构对电信号的传输呈现出一定的频率选择性衰减，从而会使设计者产生对信号完整性及电源完整性的担忧。而不同传输协议及不同数据内容的表达方式对相同传输环境具备不同适应能力，使得设计者需要进一步根据实际的传输环境来选择或优化可行的传输协议及数据内容表达方式。为描述方便起见以下用“完整性设计与分析”来指代“信号完整性与电源完整性设计与分析”。 2 版图完整性问题、分析与设计上述背板系统中的硬件支撑及无源互联结构基本上都在一种层叠平板结构上实现。这种层叠平板结构可以由三类元素组成：正片结构、负片结构及通孔。正片结构是指该层上的走线大多为不同逻辑连接的信号线或离散的电源线，由于在制版光刻中所有的走线都会以相同图形的方式出现，所以被称为正片结构，有时也被称为信号层；负片结构则是指该层上基本上是相同逻辑连接的一个或少数几个连接（通常是电源连接或地连接），通常会以大面积敷铜的方式来实现，此时光刻工艺中用相反图形来表征更加容易，所以被称为负片结构，有时也称为平面层（细分为电源平面层和地平面层）；而通孔用来进行不同层之间的物理连接。目前的制造工艺中，无论是芯片、封装以及PCB 板大多都是在类似结构上实现。 1001010… -0.50.00.51.01.5 -1.0 2.0V c o r e , V

PCB可制造性设计规范

1. 概况 1.1 SMT 是英文 Surface Mount Technology 表面贴装技术的缩写，它与传统的通孔插装技术有着本质的区别，主要表现在组装方式的不同、元器件外形的差异及尺寸更小、集成度更高、可靠性更高等许多方面。SMT 主要由SMB （表贴印制板）、SMC/SMD （表贴元器件）、表贴设备、工艺及材料几部分组成。本规范的内容是对SMB 设计过程中与 SMT 制程及质量有直接影响的一些具体要求。 1.2 SMT 主要生产设备有:锡膏印刷机、贴片机、回流焊炉。 1.3 SMT 的工艺流程有很多种，我们采用的主要有以下几种： 2. PCB 外形、尺寸及其他要求： 2.1 PCB 外形应为长方形或正方形，如PCB 外形不规则，可通过拼板方式或在PCB 的长方向加宽度不小于8mm 的工艺边。PCB 的长宽比以避免超过2.5为宜。 2.2 SMT 生产线可正常加工的PCB （拼板）外形尺寸最小为120mm × 80mm （长×宽）。最大尺寸因受现有设备的如下表限制，因此，PCB （拼板）外形尺寸（长×宽）正常不宜超过350mm ×245mm 。超过此尺寸就有部分设备不能使用，如果由于设计确实需要超过此尺寸，制板时请通知工艺人员协商确定排板方案。从目前的厂内产品情况看，板的长度150mm 或宽度小于100mm 范围内，由于拼板数量少/点数少，主设备稼动率低下，因此我们也就无法把设备利用提升到最佳状态。元件面或焊接面：焊接面：元件面拼焊接面：

2.3 拼板及工艺边： 2.3.1 何种情况下PCB 需要采用拼板：当PCB 外形尺寸有如下的特征之一时需考虑采用拼板：（1）SMT 板长<120mm 或直插件板长<80mm ；（2）SMT 板宽<50mm 或直插件板宽<80mm ；（3）基标点的最大距离<100mm ；（4）板上元件点数较少（少于180个元件）拼板后板的长宽不要超出长350mm ×宽245mm 时。采用拼板将便于定位安装及提高生产效率。灯管最长不得超出1800mm 2.3.2 拼板的方法：为了减少拼板的总面积节约PCB 的成本，在拼板的时候除非由于元件体露出板外互相抵触而必须留有间距外，板与板之间一般不留间距（采用板边缘线重叠零间距）；拼板时一般是以板的长边互拼，或长短边同时互拼的方式进行，但应避免拼板后板的长宽比超过2.5为宜。拼板一般采用V-CUT 方法进行。工艺边同样采用此方法与板连接。对于焊接面只有阻容器件或较简单的SOP 封装IC 时，双面均是表贴件的PCB 可采用正反拼(阴阳拼板)的双面SMT 工艺（或PCB 的元件面和焊接面大多数元件为表贴元件，只有很小部分插件元件，也可采用阴阳拼的双面SMT ，插件最后补焊），以减少网板制作费用和生产中的换线时间，提高生产效率，但对于双面均有精密元器件或有较大体积元器件的板，则不宜采用正反拼(阴阳拼板)工艺。拼板在订制PCB 及网板时一定要注明统一的拼板方式及各单板的精确相对位置尺寸，如板与板之间的间距为零时是以板的边缘线重叠或是以板的边缘线紧靠来确定相对位置的，一般在没有特别说明的的情况下是以板边缘线重叠作为默认值的。

顺易捷PCB可制造性设计

印制电路板DFM 技术要求 DFM 的英文全称是Design For Manufacture（可制造性设计）。即设计的产品能够在当前的工艺条件下制造出来，并且有使用价值。电子产品设计师尤其是线路板设计人员来说，产品的可制造性(工艺性)是一个必须要考虑的因素，如果线路板设计不符合可制造性(工艺性)要求，将大大降低产品的生产效率，增加制造成本，严重的情况下甚至会导致所设计的产品根本无法制造出来。一、目的：规范印制电路板工艺设计，满足印制电路板可制造性设计的要求，为硬件设计人员提供印制电路板工艺设计准则，为工艺人员审核印制电路板可制造性提供工艺审核准则。本标准作为我司PCB 设计的通用要求，规范PCB 设计和制造，实现CAD 与CAM 的有效沟通。二、范围：本规范规定了硬件设计人员设计印制电路板时应该遵循的工艺设计要求，适用于我司加工设计的所有印制电路板。本标准规定了单、双、多面印制电路板可制造性设计的通用技术要求。（一）、一般要求：我司在文件处理时优先以设计图纸和文件作为生产依据。（二）、PCB 材料 1、基材 ★FR4：玻璃布－环氧树脂覆铜箔板（Tg：130°）。 ★ CEM-1:纸芯玻璃布面-环氧树脂覆铜箔板。 ★ 94V0：阻燃纸板。 ★ 铝基板：导热系数100。 2、铜箔：99.9％以上的电解铜，成品表面铜箔厚度：１８μm （H/HOZ）、35μm（1OZ）、70μm(2OZ)。 3、板厚： ★ 单双面板厚度：0.4mm、0.6mm、0.8mm、1.0mm、1.2mm、1.6mm、 2.0mm、2.5mm ★ 多层印制板的最小厚度：4层≥0.6mm，6层≥1.0mm，8层≥ 1.6mm，成品板厚度公差 = ±10%。 U n R e g i s t e r e d

五款信号完整性仿真分析工具

SI五款信号完整性仿真工具介绍 (一)Ansoft公司的仿真工具现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，Ansoft公司的仿真工具能够从三维场求解的角度出发，对PCB设计的信号完整性问题进行动态仿真。 Ansoft的信号完整性工具采用一个仿真可解决全部设计问题： SIwave是一种创新的工具，它尤其适于解决现在高速PCB和复杂IC封装中普遍存在的电源输送和信号完整性问题。该工具采用基于混合、全波及有限元技术的新颖方法，它允许工程师们特性化同步开关噪声、电源散射和地散射、谐振、反射以及引线条和电源/地平面之间的耦合。该工具采用一个仿真方案解决整个设计问题，缩短了设计时间。它可分析复杂的线路设计，该设计由多重、任意形状的电源和接地层，以及任何数量的过孔和信号引线条构成。仿真结果采用先进的3D图形方式显示，它还可产生等效电路模型，使商业用户能够长期采用全波技术，而不必一定使用专有仿真器。 (二)SPECCTRAQuest Cadence的工具采用Sun的电源层分析模块： Cadence Design Systems的SpecctraQuest PCB信号完整性套件中的电源完整性模块据称能让工程师在高速PCB设计中更好地控制电源层分析和共模EMI。该产品是由一份与Sun Microsystems公司签署的开发协议而来的，Sun最初研制该项技术是为了解决母板上的电源问题。有了这种新模块，用户就可根据系统要求来算出电源层的目标阻抗；然后基于板上的器件考虑去耦合要求，Shah表示，向导程序能帮助用户确定其设计所要求的去耦合电容的数目和类型；选择一组去耦合电容并放置在板上之后，用户就可运行一个仿真程序，通过分析结果来发现问题所在。 SPECCTRAQuest是CADENCE公司提供的高速系统板级设计工具，通过它可以控制与PCB layout相应的限制条件。在SPECCTRAQuest菜单下集成了一下工具：（1）SigXplorer可以进行走线拓扑结构的编辑。可在工具中定义和控制延时、特性阻抗、驱动和负载的类型和数量、拓扑结构以及终端负载的类型等等。可在

PCB资料→印制电路板可制造性设计规范

1范围 1.1主题内容本标准规定了电子产品中印制电路板设计时应遵循的基本要求。 1.2适用范围本标准适用于以环氧玻璃布层压板为基板的表面组装印制板设计，采用其它材料为基板的设计也可参照使用。 2引用标准 GB 2036－94 印制电路术语 GB 3375－82 焊接名词术语 SJ/T 10668－1995 表面组装技术术语 SJ/T 10669－1995 表面组装元器件可焊性试验 Q/DG 72－2002 PCB设计规范 3定义 3.1术语本标准采用GB 3375、GB2036、SJ/T 10668定义的术语。 3.2缩写词 a. SMC/SMD(Surface mounted components/ Surface mounted devices)：表面组装元器件； b. SMT(Surface mounted technology)：表面组装技术； c. SOP(Small outline package)：小外形封装，两侧具有翼形或J形短引线的一种表面组装元器件封装形式； d. SOT(Small outline transistor)：小外形晶体管； e. PLCC(Plasti c leaded chip carrier)：塑封有引线芯片载体，四边具有J形短引线，典型引线间距为1.27mm，采用塑料封装的芯片载体，外形有正方和矩形两种形式 f.；QFP(Quad flat package)：四边扁平封装，四边具有翼形短引线，引线间距为1.00mm， 0.80mm，0.65mm，0.50mm，0.30mm等； g. DIP (Dual in-line package)：双列直插式封装 h.；BQFP (QFP with buffer)：带缓冲垫封装的Q FP； i. PCB (Printed circuit board)：印制板。 J.BGA(Ball Grid Array):球形栅格列阵 4一般要求 4.1印制电路板的尺寸厚度 4.1.1印制板最小尺寸L×W为80mm×70mm，最大尺寸L×W为457mm×407mm 4.1.2印制板厚度一般为0.8～2.0mm。 4.2印制电路板的外形要求

信号完整性分析在电路设计中的应用

信号完整性分析在电路设计中的应用引言：随着IC设计生产工艺的进步和数字电路性能要求的提高，信号完整性分析，串扰分析和EMC分析在数字电路设计中占有越来越重要的地位。很多EDA公司纷纷也推出了先进的信号完整性分析工具以及高速电路规则驱动的布线器；而设计师也需要将这些工具溶入到现有的设计流程中，有效提高设计质量。本文将探讨信号完整性前仿真，设计规则空间探测，和后仿真验证在实际电路设计中的应用，并以Motorola MPC8240 CPU单板设计为例，介绍如何将信号完整性分析应用在电路设计中。关键词：信号完整性，串扰，EMC，拓朴，设计空间探测虚拟样机验证、前仿真分析，对于还习惯于原理图设计→硬件实现→样机调试的传统设计流程的工程师来讲，不仅能够有效提高一次设计的成功率，而且，通过扫描分析、设计空间探测，可以有效发现实现信号完整性的有效布线策略，加快设计进度。在某CPU单板的设计当中，采用的核心芯片为Motorola MPC8240，系统的时钟和信号速率最高能够达到133MHz；而且，该设计中，由于部分数据，地址信号同时用于系统上电时的数据下载，信号拓朴结构比较复杂；由于要求存储空间大，CPU外围SDRAM需要多个器件，以满足数据总线宽度要求，这样，多个SDRAM数据读写同步就十分关键；MPC8240为1mm间距的BGA封装，I/0信号和内核采用不同电压，因此布线以及电源去耦也很困难。基于拓朴结构的前仿真分析在原理图即将设计完成之际，原理图作者与PCB设计和信号完整性分析工程师进行充分的沟通：一方面，使PCB设计和信号完整性分析工程师能够充分理解该设计的工作原理，主要信号的流向，以及所担心的高速设计问题；另一方面，PCB设计和信号完整性分析工程师预见设计中可能的困难，与原理图设计工程师协商，以便采取合适的解决方案。由于这个阶段，原理图尚未完成，所有的预见和推断都是通过拓朴结构来实现。具体工作包括以下几个方面。 1.搜集并验证器件的仿真模型。搜集模型是仿真的第一步，一般可以通过三种途径搜索到需要的模型，首先是一些EDA厂商提供的验证过的模型，如Mentor Graphics公司ICX提供Qualified IBIS Model。这些模型一般都经过验证，可以直接拿来使用，但数量不是很多。其次就是利用internet搜索，大部分的数字器件厂商都会在其网站上提供其器件模型，但是由于网站上资源太多（如intel, TI的）,不容易一下找到。一般可以通过EDA 厂商或EIA提供的链接很快搜索到，常用的有 https://www.360docs.net/doc/9d15694176.html,/pcb/ibis_modeling.html或 https://www.360docs.net/doc/9d15694176.html,/ibis/ibis.htm。再有就是直接向器件厂商或代理索取。后两种方法得到的模型一般质量无法得到保证，都需要编辑校正，常用的IBIS模型验证编辑器是Mentor Graphics公司的Hyperlynx提供的Visual IBIS Editor，可以检查模型曲线和一般语法错误，该工具可以从https://www.360docs.net/doc/9d15694176.html,/pads/highspeed.html 免费下载。 2.创建拓朴结构仿真，选取合适的I/O配置，互连方式和匹配值。 MPC8240的数据和地址信号可以配置成不同的阻抗，如8欧姆，13欧姆，20欧姆和40欧姆，选取哪种阻抗需要根据负载的情况和工作频率的不同而定。根据

PCB可生产性设计规范

PCB可生产性设计规范 1 目的为规范PCB的设计工艺，保证PCB的设计质量和提高设计效率，提高PCB设计的可生产性、可测试性、可维护性。本规范适用于公司设计的所有印制板(简称PCB) 2 名词定义 Pcb layout：pcb布局 Solder mask：防焊膜面、防焊漆、防焊绿漆 Fiducial Mark：光学定位点或基准点 Via hole：导通孔 SMD：表面贴装器件 THC/THD：通孔插装器件 Mil：长度单位，1mil=0.0254mm 3 PCB总体设计要求 3.1 PCB外形 PCB外形(含工艺边)为矩形，单板或拼板的工艺边的四角须按半径R=2mm圆形倒角。应尽可能使板形长与宽之比为3:2或4:3，以便夹具夹持印制板。 PCB传送方向 3.2 印制板的可加工尺寸范围适用于全自动生产线的PCB尺寸为最小长×宽:50mm×50mm、最大长×宽:320mm×250mm，设计单板或拼板时，SMT阶段允许使用最大拼板尺寸为320mm×250mm，SMT完成后，可拆成不大于220mm×220mm的单板或拼板。（PCB单板尺寸较小时，建议拼板尺寸不大于210mm×210mm） 3.3 传送方向的选择：为减少焊接时PCB的变形，对不作拼板的PCB，一般将其长边方向作为传送方向；对于

拼板也应将拼板的长边方向作为传送方向。但是对于短边与长边之比大于50～80%的PCB，可以用短边传送。 3.4 传送边单面贴片PCB的传送边的两边应分别留出≥5mm(200m il)的宽度，传送边正反两面在离板边5mm的范围内不能有任何元器件或焊点。双面贴片PCB，第一面的传送边的两边分别留出≥5mm的宽度，传送边在5mm内的范围内不能有任何元器件或焊点，第二面的传送边要求同第一面贴片PCB。 PCB外形示意图表1 SMT贴片PCB尺寸要求 ●单面贴装单面贴装示意图 ●单面混装

ADS信号完整性与电源完整性的仿真分析与设计

信号完整性与电源完整性的仿真分析与设计李荔博士 leo_le@https://www.360docs.net/doc/9d15694176.html, 安捷伦科技 1简介信号完整性是指信号在通过一定距离的传输路径后在特定接收端口相对指定发送端口信号的还原程度。在讨论信号完整性设计性能时，如指定不同的收发参考端口，则对信号还原程度会用不同的指标来描述。通常指定的收发参考端口是发送芯片输出处及接收芯片输入处的波形可测点，此时对信号还原程度主要依靠上升/下降及保持时间等指标来进行描述。而如果指定的参考收发端口是在信道编码器输入端及解码器输出端时，对信号还原程度的描述将会依靠误码率来描述。电源完整性是指系统供电电源在经过一定的传输网络后在指定器件端口相对该器件对工作电源要求的符合程度。同样，对于同一系统中同一个器件的正常工作条件而言，如果指定的端口不同，其工作电源要求也不同（在随后的例子中将会直观地看到这一点）。通常指定的器件参考端口是芯片电源及地连接引脚处的可测点，此时该芯片的产品手册应给出该端口处的相应指标，常用纹波大小或者电压最大偏离范围来表征。图一是一个典型背板信号传输的系统示意图。本文中“系统”一词包含信号传输所需的所有相关硬件及软件，包括芯片、封装与PCB板的物理结构，电源及电源传输网络，所有相关电路实现以及信号通信所需的协议等。从设计目的而言，需要硬件提供可制作的支撑及电信号有源/无源互联结构；需要软件提供信号传递的传输协议以及数据内容。

信号完整性工程总结

在高速电路设计中信号完整性分析摘要：由于系统时钟频率和上升时间的增长，信号完整性设计变得越来越重要。不幸的是，绝大多数数字电路设计者并没意识到信号完整性问题的重要性，或者是直到设计的最后阶段才初步认识到。本篇介绍了高速数字硬件电路设计中信号完整性在通常设计的影响。这包括特征阻抗控制、终端匹配、电源和地平面、信号布线和串扰等问题。掌握这些知识，对一个数字电路设计者而言，可以在电路设计的早期，就注意到潜在可能的信号完整性问题，还可以帮助设计则在设计中尽量避免信号完整性对设计性能的影响。 As system clock frequencies and rise times increase, signal integrity design considerations are becoming ever more important. Unfortunately many Digital Designers may not recognize the importance of signal integrity issues and problems may not be identified until it is too late. This paper presents the most common design issues affecting signal integrity in high-speed digital hardware design. These include impedance control, terminations, ground/power planes, signal routing and crosstalk. Armed with the knowledge presented here, a digital designer will be able to recognize potential signal integrity problems at the earliest design stage. Also, the designer will be able to apply techniques presented in this paper to prevent these issues affecting the performance of their design. 尽管，信号完整性一直以来都是硬件工程师必备的设计经验中的一项，但是在数字电路设计中长期被忽略。在低速逻辑电路设计时代，由于信号完整性相关的问题很少出现，因此对信号完整性的考虑本认为是浪费效率。然而近几年随着时钟率和上升时间的增长，信号完整性分析的必要性和设计也在增长。不幸的是，大多数设计者并没有注意到，而仍然在设计中很少去考虑信号完整性的问题。现代数字电路可以高达GHz频率并且上升时间在50ps以内。在这样的速率下，在PCB 设计走线上的疏忽即使是一个英尺，而由此造成的电压、时延和接口问题将不仅仅局限在这一根线上，还将会影响的全板及相邻的板。这个问题在混合电路中尤为严重。例如，考虑到在一个系统中有高性能的ADC到数字化接收模拟信号。散布在ADC器件的数字输出端口上的能量可能很容易就达到130dB（10，000，000，000，000倍）比模拟输入端口。在ADC数字端口上的任何噪声。设计中的信号完整性并不是什么神秘莫测的过程。对于在设计的早期意识到可能潜在的问题是很关键的，同时可以有效避免由此在后期造成的问题。本篇讨论了一些关键的信号完整性挑战及处理他们的方法。确保信号完整性：１、隔离一块ＰＣＢ板上的元器件有各种各样的边值（edge rates）和各种噪声差异。对改善ＳＩ最直接的方式就是依据器件的边值和灵敏度，通过ＰＣＢ板上元器件的物理隔离来实现。下图是一个实例。在例子中，供电电源、数字Ｉ／Ｏ端口和高速逻辑这些对时钟和数据转换电路的高危险电路将被特别考虑。