硬件描述语言与器件考试试题题型
20XX/20XX学年第一学期末考试试题（A卷）
硬件描述语言及器件
使用班级： XXXXXX
一、填空题（20分,每空格1分）
1、VHDL语言中标识符通常分为，两种。
2、VHDL对象包含，，， 4个基本数据类型。
3、VHDL语言中，数据类型常量说明的一般格式为：。
4、VHDL中位矢量类型表达为，位向量类型表达为。
5、VHDL语言有，， 3种不同类型的数据变换方法。
6、VHDL中，设D0为“1001”, D1为'0', D2为“0110”。
D0 & D1的运算结果是，D0 & D2的运算结果是。
7、VHDL语言中包括四种运算操作符，分别是，，
，和。
8、为了启动进程，VHDL语言中必须包含一个或者。
二、判断对错并给出判断依据（20分，每小题5分，判断对错2分，给出正确判断依据3分）
1、进程之间的通信可以通过变量传递来实现。
（）
2、VHDL语言的高速性体现在其进程之内的带入语句都是并行执行的。
（）
3、语句y <= a when s=”00” else
b when s=”01” else
c when s=”10” else
d;
中，s=”00”条件的优先级最高（）
4、com1：u1 PORT MAP（a => n1，b => n2，c => m）；语句中采用了位置映射的信号端口映射方式。
（）
三、判断题（10分）
use ieee.std_logic_1164.all；
use ieee.std_logic_arith.all；
use ieee.std_logic_unsigned.all；
以上库和程序包声明是否完整？，如果不完整请添加
entity rom is
port(
addr: in std_logic；
ce: in std_logic；
data:out std_logic_vector(7 to 0)
)；
end rom；
以上实体定义有无错误？，有的话请改正原语句
architecture behave of entity is
begin
process（ce,addr）
begin
if ce='0'
case addr is
when ‘0’=>
data<="10001001"；
when others=>
data<="10011000"；
elseif data<="00000000"；
end if
end behave；
以上architecture中划线各行有无错误？请在相应行划线位置判断并改正。
四、编程题（共50分）
1、请补全以下2-4译码器VHDL程序实体及结构体部分（本题10分）entity de2_4 is
port ( sel : in
input : in std_logic;
a,b,c,d : out );
end de2_4;
begin
process ( sel,input )
begin
if then
elsif then
elsif then
c <= input;
d <= input;
end if;
end Behavioral;
2、试用case语句设计一个四——十六译码器，画出MaxplusⅡ生成的器件简图。
写出结构体中核心部分即可。
（本题10分）
3、编写一个6分频器的VHDL程序，请写出库说明、实体、结构体语句，将端口定义为标准逻辑型数据结构，并画出正确仿真的波形示意图（本题15分）
4、设计一个8进制计数器，要求采用异步复位进行初始化，请写出实体、结构体语句（15分）。
专科《硬件描述语言和数字系统设计》_试卷_答案
专科《硬件描述语⾔和数字系统设计》_试卷_答案专科《硬件描述语⾔和数字系统设计》⼀、（共36题,共150分）1. reg类型的数组通常⽤于描述存储器，reg [15: 0] MEM [0:1023];定义存储器字的位数为（2分）A.1024B.16C.16384D.1040.标准答案：B2. 下列关于同步有限状态机的描述错误的是（）（2分）A.状态变化只能发⽣在同⼀个时钟跳变沿；B.状态是否变化要根据输⼊信号，只要输⼊条件满⾜，就会⽴刻转⼊到下⼀个状态。
C.在时钟上升沿，根据输⼊信号的变化，确定电路状态D.利⽤同步状态机可以设计出极其复杂灵活的数字逻辑电路系统.标准答案：B3. 关于如下描述，正确的说法是( ) （2分）A.这种描述是错误的B.该电路不可综合C.该电路不可综合，但⽣成的不是纯组合逻辑D.以上说法都不对.标准答案：D4. 下列关于流⽔线的描述错误的是( ) （2分）A.流⽔线设计就是将组合逻辑系统地分割，并在各个部分（分级）之间插⼊寄存器，并暂存中间数据的⽅法；B.设计流⽔线⽬的是提⾼数据吞吐率C.流⽔线缩短了在⼀个时钟周期内给的那个信号必须通过的通路长度，从⽽可以提⾼时钟频率D.增加流⽔线长度可以节省更多延迟，流⽔线越长，⾸次延迟越⼤，系统频率就会降低。
.标准答案：D5. 以下关于Top-Down的设计⽅法不正确的描述是( ) （2分）A.Top-Down的设计⽅法⾸先从系统设计⼊⼿；B.Top-Down设计中的系统总体仿真与所选⼯艺有关C.Top-Down的设计⽅法从顶层进⾏功能划分和结构设计D.⾃顶向下的设计⽅法可以早期发现结构上的错误.标准答案：B6. 在verilog中，下列哪些操作⼀定是单bit？（）（2分）A.==B.^C.>D.&&.标准答案：A,B,C,D7. 下⾯哪些是verilog的关键字（）（2分）A.inputB.assignC.writeD.module.标准答案：A,B,D8. 全球主要的FPGA⼚家有（）（2分）A.XilinxB.AlteraC.Broadcom/doc/1830848533687e21ae45a947.html ttice.标准答案：A,B,D9. ⼤规模数字逻辑设计原则，正确的说法有（）（2分）A.异步设计原则B.组合时序电路分开原则C.⾯向RTL的原则D.先电路后代码的原则.标准答案：B,C10. 下⾯有关SRAM,DRAM的叙述，正确的有（）（2分）A.DRAM存储单元的结构⽐SRAM简单B.DRAM⽐SRAM成本⾼C.DRAM⽐SRAM速度快D.DRAM要刷新，SRAM不刷新.标准答案：A,D11. 阻塞赋值与⾮阻塞赋值的差别及其各⾃的使⽤环境。
硬件工程专业面试题目(3篇)
第1篇一、基础知识1. 请简要介绍电子电路的基本组成和功能。
2. 什么是基尔霍夫定律？请分别说明基尔霍夫电流定律和基尔霍夫电压定律。
3. 什么是晶体管？请列举晶体管的三种主要类型及其特点。
4. 请解释什么是放大电路？放大电路的主要参数有哪些？5. 什么是反馈电路？请列举反馈电路的几种类型及其应用。
6. 什么是频率响应？如何判断一个放大电路的稳定性？7. 什么是差分放大电路？为什么差分放大电路在模拟电路中应用广泛？8. 请解释什么是PCB（印刷电路板）？PCB设计过程中需要注意哪些问题？9. 什么是EMC（电磁兼容性）？为什么硬件工程师需要关注EMC？10. 请列举几种常见的无源元件及其符号和功能。
二、电路设计与分析1. 请设计一个简单的放大电路，并分析其性能参数。
2. 请设计一个稳压电路，并说明其工作原理和适用场景。
3. 请设计一个滤波电路，并分析其滤波效果。
4. 请设计一个开关电源，并说明其工作原理和主要参数。
5. 请设计一个PWM（脉冲宽度调制）电路，并分析其控制原理。
6. 请设计一个通信接口电路，并说明其工作原理和协议。
7. 请设计一个传感器电路，并分析其信号处理方法。
8. 请设计一个电源管理电路，并说明其功能。
三、数字电路与系统1. 请解释什么是数字电路？数字电路与模拟电路的主要区别是什么？2. 什么是逻辑门？请列举常见的逻辑门及其功能。
3. 什么是触发器？请列举几种常见的触发器及其功能。
4. 什么是时序电路？请列举几种常见的时序电路及其功能。
5. 什么是组合电路？请列举几种常见的组合电路及其功能。
6. 什么是微处理器？请列举微处理器的主要功能。
7. 什么是总线？请列举总线的主要类型及其特点。
8. 什么是嵌入式系统？请列举嵌入式系统的主要特点。
四、硬件描述语言与FPGA1. 什么是硬件描述语言（HDL）？请列举几种常见的HDL及其特点。
2. 什么是FPGA（现场可编程门阵列）？FPGA的主要特点是什么？3. 请用Verilog或VHDL设计一个简单的数字电路，并说明其工作原理。
硬件工程师笔试试题集锦(均有参考答案)
(2)
注意适当加入旁路电容与时测试用； 注意适当加入 0 欧电阻、电感和磁珠以实现抗干扰和阻抗匹配； PCB 设计阶段 自己设计的元器件封装要特别注意以防止板打出来后元器件无法焊接； FM 部分走线要尽量短而粗，电源和地线也要尽可能粗； 旁路电容、晶振要尽量靠近芯片对应管脚； 注意美观与使用方便； 说明自己需要的工艺以及对制板的要求； 防止出现芯片焊错位置，管脚不对应； 防止出现虚焊、漏焊、搭焊等； 先调试电源模块，然后调试控制模块，然后再调试其它模块； 上电时动作要迅速，发现不会出现短路时在彻底接通电源； 调试一个模块时适当隔离其它模块； 各模块的技术指标一定要大于客户的要求； 由于整机调试时仍然会出现很多问题，而且这些问题往往更难解决，如
1、下面是一些基本的数字电路知识问题，请简要回答之。 (1) 什么是 Setup 和 Hold 时间？ 答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。 建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳 定不变的时间。 输入数据信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片， 这个 T 就是建立时间通常所说的 Setup Time。如不满足 Setup Time，这个数据就 不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入 触发器。 保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保 持稳定不变的时间。如果 Hold Time 不够，数据同样不能被打入触发器。 (2) 什么是竞争与冒险现象？怎样判断？如何消除？ 答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产 生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞 争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔 式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消 去项，二是在芯片外部加电容。 (3) 请画出用 D 触发器实现 2 倍分频的逻辑电路？ 答：把 D 触发器的输出端加非门接到 D 端即可，如下图所示：
硬件笔试、面试题及答案简化版
硬件笔试、面试题及答案简化版一.浪潮考察的主要是数电、模电和微机原理的基础知识。
1.有源、无源滤波器答案：最初的滤波器主要是由电阻、电感和电容等无源器件构成的无源滤波器，无源滤波器虽然有电路结构简单、使用方便、价格低廉等优点，但它对有用信号成分也会有很大的衰减作用，本身不具备放大能力，而且带负载能力差，性能不够理想。
后来，出现了由运放和RC元件等构成的性能优良的有源滤波电路。
相继出现了开关电容滤波器、单片集成有源滤波器、数字滤波器。
五种滤波器类型：低通滤波器LPF、高通滤波器HPF、全通滤波器APF、带通滤波器BPF、带阻滤波器BEF。
有源滤波器是一种重要的信号处理电路，它可以突出有用频段的信号，衰减无用频段的信号，抑制干扰和噪声信号，达到选频和提高信噪比的目的。
优点：可动态滤除各次谐波，对系统内的谐波能够完全吸收；不会产生谐振。
缺点：造价太高；受硬件限制，在大容量场合无法使用:有源滤波容量单套不超过100KV A,目前最高适用电网电压不超过450V.利用开关电容积分器可以构成开关电容滤波器，除了工作频率外，其精度和其他性能均超过了常规的有源滤波器，达到了实用水平。
扩展：active power filter，APF并联有源滤波器主要是治理电流谐波，串联有源滤波器主要是治理电压谐波等引起的问题。
无源滤波器英文名称：passive filter电容器、电抗器和电阻器适当组合而成，并兼有无功补偿和调压功能的滤波器。
无源滤波器，又称LC滤波器，是利用电感、电容和电阻的组合设计构成的滤波电路，可滤除某一次或多次谐波，最普通易于采用的无源滤波器结构是将电感与电容串联，可对主要次谐波（3、5、7）构成低阻抗旁路；单调谐滤波器、双调谐滤波器、高通滤波器都属于无源滤波器。
无源滤波器的优点:无源滤波器具有结构简单、成本低廉、运行可靠性较高、运行费用较低等优点，至今仍是应用广泛的被动谐波治理方法。
无源滤波器的分类无源滤波器主要可以分为两大类：调谐滤波器和高通滤波器。
EDA 习题
EDA 习题单选题1．将设计的系统或电路按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程称为( )。
A．设计输入 B．设计输出 C．仿真 D．综合\\A2．一般把EDA技术的发展分为( )个阶段。
A．5 B．4 C．3 D．2\\C3．AHDL属于( )描述语言。
A．普通硬件 B．行为 C．高级 D．低级\\A4．VHDL属于( )描述语言。
A．普通硬件 B．行为 C．高级 D．低级\\B5．包括设计编译和检查、逻辑优化和综合、适配和分割、布局和布线、生成编程数据文件等操作的过程称为( )。
A．设计输入 B．设计处理 C．功能仿真 D．时序仿真\\B6．在设计输入完成之后，应立即对设计文件进行( )。
A．编辑B．编译 C．功能仿真 D．时序仿真\\B7．在设计处理过程中，可产生供器件编程使用的数据文件，对于CPLD来说是产生( )文件。
A．熔丝图 B．位流数据 C．图形 D．仿真\\A8．在设计处理过程中，可产生供器件编程使用的数据文件，对于FPGA来说是生成( )文件。
A．熔丝图B．位流数据 C．图形 D．仿真\\B9．VHDL是在( )年正式推出的。
A．1983 B．1985 C．1987 D．1989\\B10．VerilogHDL是在( )年正式推出的。
A．1983 B．1985 C．1987 D．1989\\A11．在C语言的基础上演化而来的硬件描述语言是( )。
A．VHDL B．VerilogHDL C．AHD D．CUPL\\B12．基于PLD芯片的设计称之为( )的设计。
A．自底向上 B．自顶向下 C．积木式 D．顶层\\A13．基于硬件描述语言HDL的数字系统设计目前最常用的设计法称为( )设计法。
A．自底向上B．自顶向下 C．积木式 D．顶层\\B14．在EDA工具中，能将硬件描述语言转化为硬件电路的重要工具软件称为( )。
A．仿真器 B．综合器 C．适配器 D．下载器\\B15．在EDA工具中，能完成在目标系统器件上布局布线软件称为( )。
硬件工程师笔试及面试题
硬件工程师笔试及面试题硬件工程师是一种专门从事硬件设计与开发的技术职业。
他们负责设计、测试和维护各种计算机硬件设备，包括电路板、芯片和硬件系统等。
作为硬件工程师，他们需要具备扎实的电子技术知识和丰富的工程实践经验。
在笔试和面试中，硬件工程师通常需要回答与电子原理、电路设计、硬件编程、设备测试等相关的问题。
以下是一些常见的硬件工程师笔试及面试题：1. 请简要介绍一下你的工作经验和技能。
2. 请你描述一下你参与设计的一个硬件项目，并详细说明你在其中扮演的角色。
3. 请解释什么是硬件描述语言（HDL）？你是否有使用过HDL进行硬件设计？举例说明。
4. 在硬件设计中，什么是时序逻辑和组合逻辑？请简要说明二者的区别。
5. 请解释什么是双向数据总线？如何实现数据的双向传输？6. 请列举几种常见的数字信号接口协议，并简要介绍它们的特点。
7. 在PCB设计中，如何解决信号完整性和噪声问题？8. 请解释什么是冗余冗延检测（CRC）和校验和，并说明二者的区别。
9. 请描述一下你对于EMC设计和测试的了解和实践经验。
10. 你有使用过哪些EDA工具（如Altium Designer、Cadence等）？请简要介绍你对其中一个工具的使用经验。
以上是一些常见的硬件工程师笔试及面试题，通过这些问题的回答，面试官可以了解到应聘者的基本知识水平、项目经验和解决问题的能力。
此外，硬件工程师在实际工作中还需要具备良好的团队合作能力、问题分析能力和学习能力等。
对于应聘者来说，准备这些问题的答案，并在实践中不断提升自己的技能，是成功面试的重要因素。
并且，在硬件工程师行业中，不断学习新技术和跟进行业发展也是非常重要的，这样才能保持竞争力并在职业发展中获得更多机会。
硬件编程模拟考试题及答案
硬件编程模拟考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑门是：A. 与门（AND）B. 或门（OR）C. 非门（NOT）D. 异或门（XOR）答案：C2. 下列哪个不是微处理器的组成部分？A. 控制单元B. 算术逻辑单元C. 存储器D. 电源答案：D3. 在C语言中，用于定义存储空间大小为1个字节的变量类型是：A. intB. charC. floatD. double答案：B4. 以下哪个不是汇编语言的特点？A. 依赖于硬件B. 可移植性差C. 可读性好D. 执行效率高答案：C5. 以下哪种存储器不是随机存取存储器（RAM）？A. SRAMB. DRAMC. EPROMD. SDRAM答案：C6. 在计算机系统中，I/O设备指的是：A. 输入设备和输出设备B. 内部设备和外部设备C. 集成设备和外围设备D. 接口设备和外围设备答案：A7. 以下哪个是数字信号的特点？A. 连续变化B. 离散变化C. 可模拟D. 可预测答案：B8. 以下哪个不是数字电路设计中的常用工具？A. 逻辑仿真软件B. 电路图绘制软件C. 编译器D. 波形发生器答案：C9. 在数字电路中，触发器的作用是：A. 存储信息B. 放大信号C. 转换信号D. 过滤信号答案：A10. 以下哪个是微控制器的典型应用领域？A. 个人电脑B. 智能手机C. 嵌入式系统D. 大型服务器答案：C二、简答题（每题10分，共30分）1. 简述冯·诺依曼结构的特点。
答：冯·诺依曼结构是一种计算机组织结构，其特点包括：- 程序存储：程序指令和数据存储在同一类型的存储器中，使用相同的总线进行访问。
- 顺序执行：计算机按照程序存储的顺序执行指令。
- 单一总线：数据和指令共享同一个总线，可能导致数据和指令的访问冲突。
2. 解释什么是中断，以及中断在硬件编程中的作用。
答：中断是一种硬件级别的机制，允许外部设备在不等待CPU完成当前任务的情况下请求CPU的注意。
硬件描述语言与器件考试试题题型
20XX/20XX学年第一学期末考试试题（A卷）硬件描述语言及器件使用班级： XXXXXX一、填空题（20分,每空格1分）1、VHDL语言中标识符通常分为，两种。
2、VHDL对象包含，，， 4个基本数据类型。
3、VHDL语言中，数据类型常量说明的一般格式为：。
4、VHDL中位矢量类型表达为，位向量类型表达为。
5、VHDL语言有，， 3种不同类型的数据变换方法。
6、VHDL中，设D0为“1001”, D1为'0', D2为“0110”。
D0 & D1的运算结果是，D0 & D2的运算结果是。
7、VHDL语言中包括四种运算操作符，分别是，，，和。
8、为了启动进程，VHDL语言中必须包含一个或者。
二、判断对错并给出判断依据（20分，每小题5分，判断对错2分，给出正确判断依据3分）1、进程之间的通信可以通过变量传递来实现。
（）2、VHDL语言的高速性体现在其进程之内的带入语句都是并行执行的。
（）3、语句y <= a when s=”00” elseb when s=”01” elsec when s=”10” elsed;中，s=”00”条件的优先级最高（）4、com1：u1 PORT MAP（a => n1，b => n2，c => m）；语句中采用了位置映射的信号端口映射方式。
（）三、判断题（10分）use ieee.std_logic_1164.all；use ieee.std_logic_arith.all；use ieee.std_logic_unsigned.all；以上库和程序包声明是否完整？，如果不完整请添加entity rom isport(addr: in std_logic；ce: in std_logic；data:out std_logic_vector(7 to 0))；end rom；以上实体定义有无错误？，有的话请改正原语句architecture behave of entity isbeginprocess（ce,addr）beginif ce='0'case addr iswhen ‘0’=>data<="10001001"；when others=>data<="10011000"；elseif data<="00000000"；end ifend behave；以上architecture中划线各行有无错误？请在相应行划线位置判断并改正。
中兴硬件面试题目(3篇)
第1篇一、基础知识1. 请简述数字信号与模拟信号的区别。
2. 请解释什么是模数转换（A/D转换）和数模转换（D/A转换）。
3. 什么是串行通信和并行通信？它们各自有哪些优缺点？4. 什么是USB接口？请简述其工作原理。
5. 请解释什么是PCIe接口？请列举其优点。
6. 什么是GPIO？请列举其应用场景。
7. 请解释什么是I2C、SPI和UART？它们各自有哪些特点？8. 什么是存储器？请简述RAM、ROM、ROM、EEPROM和Flash的不同。
9. 什么是微控制器（MCU）？请列举其应用领域。
10. 什么是处理器？请简述CPU、GPU和DSP的区别。
二、电路分析1. 请解释什么是三极管？请列举其三种工作状态。
2. 请解释什么是场效应晶体管（MOSFET）？请列举其优点。
3. 什么是晶体管放大电路？请简述其工作原理。
4. 请解释什么是滤波器？请列举几种常见的滤波器。
5. 什么是振荡器？请列举几种常见的振荡器。
6. 请解释什么是稳压器？请列举几种常见的稳压器。
7. 请解释什么是电源管理芯片（PMIC）？8. 请解释什么是线性电源和开关电源？9. 请解释什么是电磁干扰（EMI）？10. 请解释什么是电磁兼容性（EMC）？三、嵌入式系统1. 请解释什么是嵌入式系统？请列举其特点。
2. 请简述嵌入式系统的发展历程。
3. 请解释什么是实时操作系统（RTOS）？4. 请解释什么是中断？5. 请解释什么是看门狗定时器？6. 请列举几种常见的嵌入式开发工具。
7. 请解释什么是编译器、链接器和调试器？8. 请解释什么是嵌入式系统调试？9. 请列举几种常见的嵌入式系统开发平台。
10. 请解释什么是嵌入式系统测试？四、硬件设计1. 请解释什么是硬件设计？请列举其流程。
2. 请解释什么是硬件设计规范？3. 请解释什么是硬件设计文档？4. 请解释什么是PCB设计？5. 请解释什么是信号完整性（SI）？6. 请解释什么是电源完整性（PI）？7. 请解释什么是热设计？8. 请解释什么是电磁兼容性（EMC）？9. 请解释什么是可靠性设计？10. 请解释什么是硬件设计验证？五、通信原理1. 请解释什么是通信？请列举通信的基本原理。
(完整版)硬件工程师笔试题附答案
一、填空题（每题5分，8题，共40分）1.二极管的导通电压一般是0.7V 。
2.MOS管根据掺杂类型可以分为NMOS 、PMOS 。
3.晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在饱和状态。
4.二进制数(11010010)2转换成十六进制数是D2 。
5.贴片电阻上的103代表10k 。
6.输出使用OC门或OD门实现线与功能。
7.假设A传输线的特征阻抗是70欧姆，B传输线的特征阻抗是30欧姆，A传输线与B传输线相连，那么它们之间的反射系数是0.4。
（-0.4也可以是正确答案）8.假设模拟信号的输入带宽是10Hz~1MHz，对信号进行无失真采样的最低频率是 2MHz 。
二、问答题（每题10分，6题，共60分）1.单片机上电后没有运转，首先要检查什么？（10分）答案：第一步，测量电源电压是否正常；第二步，测量复位引脚是否正常；第三步，测量外部晶振是否起振。
2.请分别画出BUCK和BOOST电路的原理框图。
（10分）BUCK电路：BOOST电路：3.请画出SAR型（逐次逼近型）ADC的原理框图，或者描述SAR型ADC的工作原理。
（10分）SAR型ADC包括采样保持电路(S/H)、比较器(COMP ARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER)和逻辑控制单元(SAR L OGIC)。
模拟输入电压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR L OGIC 控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。
由比较器对VIN和VDAC进行比较，若VIN>VDAC，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若VN<VDAC，则比较器输出“0”电平，N位寄存器的MSB被置为“0”电平。