ARM的存储器组织方式
实验
ARM 的存储器组织方式
实验目的
● 熟悉使用ADS 开发环境。
● 存储器组织形式
实验设备
● 硬件：PC 机。
● 软件：ADS 集成开发环境，Windows 2000/XP/2003。
实验内容
● 熟悉开发环境，理解ARM 的存储器组织方式。
实验原理
存储器组织
大端模式
字数据的高位字节存储在低地址中 字数据的低字节则存放在高地址中
小端模式
低地址中存放字数据的低字节 高地址中存放字数据的高字节
字地址
8 4
低地址
高地址
实验步骤 实验参考程序
AREA Example1,CODE,READONL Y ; 声明代码段Example1 ENTRY ; 标识程序入口 CODE32 ; 声明32位ARM 指令 START LDR R0,=0x00000000 LDR R1,[R0] MOV R0,#0x11000000 ADD R0,R0,#0x220000 LDR R2,=0x00000000 STR R0,[R2] STOP MOV R0,#0x18 LDR R1,=0x20026 SWI 0x123456 END ;标记程序结束
实验结论
实验总结及心得体会
实验思考题
1.分别设置CPU 工作于大/小端方式，观察存储器的组织形式。
地址0x00000000的内容，读到寄存器R1。
大/小端方式的值各是多少。
2.设置R0=0x11223344(指令MOV;ADD 实现),通过STR R0,[R6]把值放入存储器0x00000000开始处．(通过设置大／小端，分别以下面形式存放组织) 实现的汇编代码如下：
AREA Examplel,CODE,READONL Y ENTRY CODE32
字地址
8 4 0
低地址
高地址
START
LDR R0,=0x00000000
LDR R1,[R0]
MOV R0,#0X11000000
ADD R0,R0,#0X220000
ADD R0,R0,#0X003300 ；一个字节的传输到R0中
ADD R0,R0,#0X000044 ；上述四个语句完R0=0x11223344
LDR R2,=0X00000000
STR R0,[R2]
STOP MOV R0,#0x18
LDR R1,=0x20026
SWI 0x123456
END
设置地址0x00000000—0x00000003值为0x11 0x22 0x33 0x44（大端存储）设置地址0x00000000—0x00000003值为0x44 0x33 0x22 0x11 (小端存储)。
单片机内部存储器结构与数据存取方法详解
单片机内部存储器结构与数据存取方法详解单片机是一种集成了处理器、内存和外设等功能于一体的微电子器件，广泛应用于各种电子设备中。
其中，内部存储器是单片机的核心组成部分之一。
本文将详细介绍单片机内部存储器的结构和数据存取方法。
一、单片机内部存储器的结构单片机的内部存储器主要包括随机存取存储器(RAM)和只读存储器(ROM)两部分。
1. 随机存取存储器(RAM)RAM是单片机内部的易失性存储器，用于存储数据、程序临时数据和运行时数据。
单片机内部的RAM可以根据存取速度和使用要求的不同，分为片内RAM 和片外RAM两种。
片内RAM是单片机芯片内部集成的存储器，速度较快。
它可以分为片内可读写RAM(RW-RAM)和片内只读RAM(RO-RAM)两种类型。
片内可读写RAM可以被程序读取和修改，存储媒介是电容或电子触发器。
而片内只读RAM则只能被程序读取，不能被修改。
片内RAM的容量相对较小，一般在几十到几百字节之间。
片外RAM是连接在单片机芯片外部的存储器，速度较慢。
它可以进一步分为静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)两种类型。
SRAM是基于触发器构建的，数据存储在触发器中，读写速度快且无需刷新。
DRAM则是基于电容构建的，存储数据需要定期刷新，但容量较大。
2. 只读存储器(ROM)ROM是单片机内部的非易失性存储器，用于存储程序和常量数据。
ROM的内容在出厂时就被写入，一般无法被程序修改。
单片机内部的ROM可以分为只读存储器(ROM)和可编程只读存储器(PROM)两种类型。
ROM存储器内容固定不变，其中包含了单片机的初始化程序和系统代码。
PROM存储器则可以通过特殊的编程操作烧写程序和数据，但一旦写入后无法擦除和修改。
这类存储器在生产流程中被用于定制特殊功能的单片机。
二、单片机内部存储器的数据存取方法单片机内部存储器的数据存取方法根据存储器的类型和连接方式而有所不同。
1. RAM的数据存取方法对于片内RAM，数据的存取可以通过直接读写特定的RAM地址来实现。
arm9处理器的内部寄存器结构
arm9处理器的内部寄存器结构
ARM9处理器是一种32位的嵌入式处理器，内部包含了多种寄存器，这些寄存器扮演着不同的角色，用于存储不同类型的数据和指令，从而实现处理器的各种功能。
ARM9处理器的内部寄存器结构主要包括：
1.通用寄存器：ARM9处理器有16个32位的通用寄存器，这些寄存器不仅可以用于存储数据，还可以用于存储指令中的操作数。
通用寄存器还可以用于存储函数的参数和返回值。
2.程序计数器(PC)：程序计数器是一个32位的寄存器，用于存储当前正在执行的指令的地址。
当处理器执行完一条指令后，PC会自动递增，指向下一条指令的地址。
3.状态寄存器：状态寄存器用于存储处理器的当前状态。
例如，它可以用于存储处理器的运行模式，或者存储处理器的条件码。
4.堆栈指针(SP)：堆栈指针用于指向当前的堆栈顶部。
当处理器需要执行函数调用或其他需要使用堆栈的指令时，它会将数据压入堆栈中，并将堆栈指针减小。
当函数返回时，处理器会将数据从堆栈中弹出，并将堆栈指针增加。
5.链接寄存器(LR)：链接寄存器用于存储函数调用的返回地址。
当函数被调用时，处理器将当前指令的地址存储在LR中。
当函数执行完毕后，处理器会将LR中的地址作为返回地址，跳转回调用函数的地方。
6.中断寄存器：中断寄存器用于存储当前中断的状态。
当处理器
接收到一个中断时，它会将当前的状态保存在中断寄存器中，并跳转到中断处理程序的地址。
总之，ARM9处理器的内部寄存器结构是非常复杂的，不同类型的寄存器扮演着不同的角色。
通过合理地利用这些寄存器，程序员可以实现各种复杂的嵌入式应用。
arm构架的存储器参数
arm构架的存储器参数
1. 地址空间：ARM体系使用单一的地址空间，大小通常为2^32个8位字节，即4GB。
这些字节单元的地址都是无符号的32位数值，取值范围是0到2^32-1。
此外，ARM的地址空间也可以看作是2^30个32位的字单元或2^31个16位的半字单元。
2. 数据类型与存储格式：ARM处理器支持多种数据类型，包括字节（Byte，8位）、半字（Half-Word，16位）和字（Word，32位）。
存储器的格式可以是大端模式或小端模式，大端模式是指字的高字节存储在低地址字节单元中，而字的低字节存储在高地址字节单元中。
3. 寄存器：ARM处理器通常包含一定数量的通用寄存器，用于暂存数据和地址。
例如，ARM处理器可能具有37个寄存器，这些寄存器的读写周期通常小于2ns。
4. Cache和紧耦合存储器（TCM）：为了提高内存访问效率，ARM 处理器通常包含片内Cache和TCM。
片内Cache可以优化内存访问，降低系统的总成本，而TCM是为了弥补Cache访问的不确定性增加的片上存储器。
5. 内存类型：ARM构架的嵌入式系统通常使用不同类型的内存，包括片内SRAM（静态随机存取存储器）提供高速内存访问，以及片外DRAM（动态随机存取存储器）或SDRAM（同步动态随机存取存储器）作为主存储器。
这些存储器的容量通常在8MB到512MB之间。
ARM的37个寄存器详解
ARM的37个寄存器详解ARM寄存器ARM共有37个32位物理寄存器，7种⼯作模式下可访问的寄存器见下表，User和System使⽤完全相同的物理寄存器。
2.1 R0~R7所有⼯作模式下，R0-R7都分别指向同⼀个物理寄存器（共8个物理寄存器），它们未被系统⽤作特殊的⽤途。
在中断或异常处理进⾏⼯作模式转换时，由于不同⼯作模式均使⽤相同的物理寄存器，可能造成寄存器中数据的破坏。
2.2 R8~R12在User&System、IRQ、Svc、Abt和Und模式下访问的R8~R12都是同⼀个物理寄存器（共5个物理寄存器）；在FIQ模式下，访问的R8_fiq~R12_fiq是另外独⽴的物理寄存器（共5个物理寄存器）。
2.3 R13和R14在User&System、IRQ、FIQ、Svc、Abt和Und访问的R13_~R14都是各⾃模式下独⽴的物理寄存器（共12个物理寄存器）。
R13在ARM指令中常⽤作堆栈指针（SP），但这只是⼀种习惯⽤法，⽤户也可使⽤其他的寄存器作为堆栈指针。
⽽在Thumb指令集中，某些指令强制性的要求使⽤R13作为堆栈指针。
由于处理器的每种⼯作模式均有⾃⼰独⽴的物理寄存器R13，在⽤户应⽤程序的初始化部分，⼀般都要初始化每种模式下的R13，使其指向该⼯作模式的栈空间。
这样，当程序进⼊异常模式时，可以将需要保护的寄存器放⼊R13所指向的堆栈，⽽当程序从异常模式返回时，则从对应的堆栈中恢复，采⽤这种⽅式可以保证异常发⽣后程序的正常执⾏。
R14称为链接寄存器(Link Register)，当执⾏⼦程序调⽤指令(BL)时，R14可得到R15(程序计数器PC)的备份。
在每⼀种⼯作模式下，都可⽤R14保存⼦程序的返回地址，当⽤BL或BLX指令调⽤⼦程序时，将PC的当前值复制给R14，执⾏完⼦程序后，⼜将R14的值复制回PC，即可完成⼦程序的调⽤返回。
以上的描述可⽤指令完成。
执⾏以下任意⼀条指令：MOV PC, LRBX LR在⼦程序⼊⼝处使⽤以下指令将R14存⼊堆栈：STMFD SP！,{,LR}对应的，使⽤以下指令可以完成⼦程序返回：LDMFD SP！,{,PC}R14也可作为通⽤寄存器。
ARM存储管理单元MMU和存储保护单元MPU
ARM存储管理单元MMU和存储保护单元MPU展开全文MMU提供的一个关键服务是,能使各个任务作为独立的程序在其自己的私有存储空间运行.地址转换过程允许运行的多个程序使用相同的虚拟地址,而各自存储在物理存储器的不同位置.区域可以是活跃的,也可以是睡眠的:活跃区域包含当前系统正在使用的代码或数据;睡眠区域包含当前不使用,但可能在短时间内变为活跃的代码或数据.睡眠区域是被保护的,因此当前正在运行的任务是不能访问的.MPU和MMU的主要区别是,MMU中增加了额外的硬件,以支持虚存.一个重定位寄存器只能转换一块存储空间.这块存储空间的大小由虚拟地址的偏移量部分所占的位数所决定.ARM的MMU中临时存放转换数据的一组重定位寄存器实际上是一个由64个重定位寄存器组成的全相联cache.这个cache就是转换旁路缓冲器--TLB.TLB缓存最近被访问的页的转换数据.MMU 还使用主存中的表来存放描述系统中用到的虚拟存储器映射数据,这些转换数据的表就是页表.页表中的每个项代表了将虚拟存储器的一个页转换到物理存储器的一个页帧所需要的所有信息.在MMU中,区域被定义为一组页表的集合,并作为虚存中的连续页完全由软件控制.除了L1一级页表外,所有其他的页表都代表虚存的1MB空间.如果一个区域的大小大于1MB或者它跨过页表的1MB边界地址,那么就必须使用一组页表来描述这个区域.页表可以驻留在存储器中,而不必映射到MMU硬件.当在2个应用程序任务间实现上下文切换时,处理器其实要发生多次上下文切换.它先从用户模式任务切换到内核模式任务,以处理准备运行下一个应用程序任务时的上下文数据的移动;然后,它从内核模式任务切换到下一个上下文的新的用户模式任务.MMU在转换一个地址时失败,就会产生一个中止异常.MMU只有在转换失败,权限错误和域错误时,才会中止.L1住页表包含2种类型的页表项:保存指向二级页表起始地址指针的页表项和保存用于转换1MB页的页表项.L1页表也称为段页表.当L1页表作为页目录时,其页表项包含的是1MB虚拟空间的L2粗页表或L2细页表指针;当L1页表用于转换一个1MB的段时,其页表项包含的是物理存储器中1MB页帧的首地址.目录页表项和1MB的段页表项可以共存于L1主页表.CP15:c2寄存器保存转换表基地址TTB--指向L1主页表在虚存中的位置.TLB只支持两种类型的命令:清除TLB和锁定TLB中的转换数据.存储器访问时,MMU将虚拟地址的一部分与TLB中的所有值进行比较.如果TLB中已有所要的转换数据,即为一次TLB命中,则由TLB提供物理地址的转换数据.如果TLB中不存在有效的转换数据,即为一次TLB失效,则MMU会由硬件自动处理TLB失效,通过主存中的页表搜索有效的转换数据,并将其装入TLB的64行的一行.如果TLB中的某一行是锁定的,则当TLB清除命令发出时,它仍然保留在TLB中.在受保护的系统中,主要有两类资源需要监视:存储器系统和外围设备.存储器中对区域的访问可以是读/写,只读或不可访问,基于当时的处理器模式--管理模式或用户模式,还有一些附加的权限.区域还有控制cache和写缓冲器属性的cache写策略.当处理器访问主存的一个区域时,MPU比较该区域的访问权限属性和当时的处理器模式.如果请求符合区域访问标准,则MPU允许内核读/写主存;如果存储器请求导致存储器访问违例,则MPU产生一个异常信号.区域与内核是冯.诺依曼结构还是哈佛结构无关.每个区域通过0~7的号码来标识和引用.区域的属性如下:(1)区域可以相互重叠;(2)每个区域都分配有一个优先级,该优先级与分配区域的权限无关;(3)当区域重叠时,具有最高优先级的区域的属性可以覆盖其他区域的属性,优先级仅作用于重叠部分的地址;(4)区域的起始地址必须是其大小的倍数;(5)区域的大小可以是4KB~4GB之间的任何2的乘幂;(6)访问所定义区域外的存储器将产生异常.如果是内核预取指令,则MPU产生预取指令中止异常;如果是存储器数据请求,则产生数据中止异常.在启用存储器保护单元之前,必须至少定义一个数据区域和一个指令区域,而且必须在启用cache和写缓冲器之前(或同时)启用存储器保护单元.控制器通过设置CP15的主寄存器c1~5来配置MPU.通过配置寄存器c2和c3来设置区域的cache和写缓冲器的属性,寄存器c5控制区域的访问权限,在寄存器c6里有8个或16个次寄存器用来定义每个区域的大小和位置.初始化MPU,cache和写缓冲器需要以下步骤:(1)使用CP15:c6来定义指令和数据区域的大小和位置(2)使用CP15:c5来设置每个区域的访问权限(3)分别使用CP15:c2和CP15:c3来设置每个区域的cache和写缓冲器属性(4)使用CP15:c1来使能cache和MPU每个内核有3个CP15寄存器用来控制区域的cache和写缓冲器属性.其中CP15:c2:c0:0和CP15:c2:c0:1两个寄存器保存D- cache和I-cache区域属性;第三个寄存器,CP15:c3:c0:0用于保存区域写缓冲器属性,并应用于存储器数据区域.当配置数据区域时,区域的cache位和写缓冲器位一起决定区域的策略.写缓冲器位有2个用途:使能和禁止区域的写缓冲器和设置区域的cache策略.区域的cache位控制写缓冲器位的作用.当cache位为0时,写缓冲器位为1,则使能写缓冲器;写缓冲器位为0,则禁用写缓冲器.当cache位为1时,cache和写缓冲器都被使能,此时写缓冲器位决定cache策略.若写缓冲器位为0,则区域使用直写策略;若写缓冲器位为1,则区域使用回写策略.。
arm工作原理
arm工作原理ARM（Advanced RISC Machines）是一种基于精简指令集（RISC）架构的处理器设计。
它的工作原理是通过执行一系列指令来完成特定的任务。
在本文中，我们将深入探讨ARM的工作原理，包括指令集、寄存器、流水线执行以及内存管理等方面。
一、指令集ARM采用了精简指令集（RISC）架构，指令集非常简洁，但功能强大。
它包括基本的算术和逻辑操作指令，以及用于控制流程的分支和跳转指令。
此外，ARM还提供了一些专门用于处理数据的指令，如移位、扩展和加载/存储指令等。
二、寄存器ARM处理器拥有一组通用寄存器，用于存储和操作数据。
这些寄存器是ARM架构的核心组成部分，它们的数量和功能会因不同的ARM版本而有所不同。
通常情况下，ARM处理器具有16个通用寄存器，每个寄存器的大小为32位。
这些寄存器可以用于存储临时数据、函数参数、局部变量以及其他计算所需的数据。
三、流水线执行ARM处理器采用了流水线执行的方式来提高指令的执行效率。
流水线执行将指令的执行过程分为多个阶段，并将不同的指令并行执行。
这样一来，当一个指令正在执行的同时，下一条指令的取指、译码和执行等操作也可以同时进行，从而提高了处理器的整体性能。
四、内存管理ARM处理器支持虚拟内存管理，这使得操作系统能够为每个应用程序提供独立的内存空间。
ARM使用了一种称为页表的数据结构来实现虚拟内存管理。
页表将虚拟地址映射到物理地址，从而使每个应用程序都能够独立地访问自己的内存空间，提高了系统的安全性和稳定性。
五、异常处理ARM处理器具有强大的异常处理机制，可以处理各种异常情况，如中断、系统调用和数据访问异常等。
当发生异常时，ARM会根据预定义的异常处理程序来处理异常，并在处理完异常后返回到原来的执行状态。
这种异常处理机制使得ARM处理器能够更好地应对不同的应用场景和故障情况。
六、功耗管理ARM处理器在设计时考虑了功耗管理的重要性。
它采用了一系列的技术来降低功耗，如动态电压调节、时钟门控和功率管理单元等。
arm的组成
arm的组成ARM（AdvancedRISCMachines）是一种精简指令集（RISC）处理器架构，广泛应用于嵌入式系统和移动设备等领域。
以下是ARM处理器的组成和工作原理的详细解释：1、指令集架构（ISA）：ARM提供了一种标准的指令集架构，使得软件可以在不同厂商生产的ARM处理器上运行。
这种架构定义了处理器可以执行的各种操作，如算术、逻辑、分支和内存访问等。
2、微架构：这是一种更低级的级别，它决定了处理器如何实际执行指令。
微架构包括了寄存器、算术逻辑单元（ALU）、控制逻辑、内存接口等组件。
不同的ARM处理器可能有不同的微架构，但它们都遵循相同的ISA。
3、寄存器：ARM处理器包含多个32位寄存器，用于存储操作数和中间结果。
这些寄存器是处理器的核心组成部分，因为它们允许处理器在执行指令时保持高速的数据交换。
4、算术逻辑单元（ALU）：ALU是处理器的核心计算组件，负责执行算术和逻辑操作。
它能够执行加、减、乘、除以及与、或、非等逻辑操作。
5、控制单元：控制单元负责协调处理器的各个部分，根据指令的要求，控制单元负责产生必要的控制信号，以使处理器正确地执行指令。
6、内存接口：处理器通过内存接口与主存进行交互，读取或写入数据。
这个接口优化了数据传输，以提高处理器的性能。
7、总线接口：总线接口是处理器与其它芯片或系统互连的桥梁。
它管理着数据传输，使得处理器可以与其他组件进行通信。
8、电源管理单元：为了延长电池寿命和降低功耗，ARM处理器通常包含一个电源管理单元，它可以在需要时降低处理器的功耗。
总的来说，ARM处理器通过其精简的指令集和高效的架构，实现了高性能和低功耗的平衡，使其成为移动设备和嵌入式系统的理想选择。
ARM体系结构详解精
ARM嵌入式系统第2章ARM体系结构ARM微处理器的编程模型♦ARM徴处理器的工作状态♦ARM体系结构的存储器格式♦ARM体系结构的指令长度及数据宽度♦ARM微处理器的处理器模式♦ARM体系结构的寄存器组织♦ARM微处理器的异常状态字、半字、字节字（Word）在ARM体系结构中，字的长度为32位半字（Half-Word）在ARM体系结构中，半字的长度为16位字节（Byg）在ARM体系结构中，字节的长度为8位。
ARM微处理器的工作状态（1）字对齐：四字节对齐半字对齐：两字节对齐两种状态:♦ARM状态：处理器执行32位的字对齐的令♦Thumb状态：处理器执行16位的、半字对齐的Thumb指令处理器工作状态的转变并不影响处理器的工作模式和相应寄存器中的内容。
I ARM微处理器的工作状态(2 )状态切换：BX {<cond>} <Rm><cond>指令的条件码。
忽略时无条件执行。
<Rm>子存器中为跳转的目标地址，当<Rm><存器的bit[O]为0时, 目标地址处的指令为ARM指令；当<Rm>^存器的bit[O]为1时，目标地址处的指令为Thumb 指令。
伪代码：if ConditionPassed(cond) thenT Flag=Rm[O]PC=Rm AND OxFFFFFFFEARM微处理器在复位或上电时处于ARM状态，发生异常时处于ARM状态。
右ARM体系结构的存储器格式(1)ARM体系结构所支持的最大寻址空间为4GB (2^字节)♦大端格式(Big Endian)字数据的高字节存储在低地址中，而字数据的低字节则存放在高地址中。
♦小端格式(Little Endian)低地址中存放的是字数据的低字节，高地址存放的是字数据的高字节。
字地址字地址右ARM 体系结构的存储器格式(2)(0H)=0123H (4H)=4567H (8H)=89ABHBig Endian(0H)=3210H (4H)=7654H (8H)=BA98HLittle Endian右ARM 体系结构的存储器格式(3)8 9 AB4 5 6 7 0123一 “A ・■ • rO= 0x11223344 I 11 I 22 33 ： 44 ILittle endian Big endianR2 =异FI*右 ARM 体系结构的指令长度及数据宽度♦指令长度：32位（在ARM 状态下） 16位（在Thumb 状态下）♦数据宽度： 字节（8位） 半字（16位） 字（32位）三种数据宽度对存储器及外部设备的访问。
ARM体系结构与编程
ARM体系结构与编程
一、ARM体系结构
ARM(Advanced RISC Machine)是由英国ARM公司开发的一种低功耗、超低成本的处理器架构，是移动设备的首选处理器。
ARM架构的处理器有ARM7、ARM9、ARM11、 Cortex-A8 、Cortex-A15等，它们核心架构特点为以下几点：
1.保护模式。
ARM架构的处理器能够在用户模式和两个高级的保护模式之间来回切换。
2.对齐式存储。
ARM架构的处理器采用对齐方式，其二进制指令必须按照固定的位置排列，以便提高存储空间的利用率。
3.浮点处理单元。
ARM架构的处理器具有浮点数处理功能，使数值运算能够高效率地完成。
4.多级缓存。
ARM架构的处理器将原始数据复制到不同级别的快速缓存中，以便快速访问。
二、ARM程序的编程
1、ARM程序的编写
ARM程序的编写可以使用C语言编写，程序开发者需要掌握ARM架构各种中央处理器扩展指令集的使用方法，以便获得更好的效率。
2、编译ARM程序
ARM程序的编译是使用GNU的gcc编译器进行的，它可以将C语言编写的程序编译成ARM架构的机器码，并可以在ARM架构的处理器上运行。
3、调试ARM程序
ARM程序的调试使用GDB程序调试，它可以提供丰富的调试工具，可以跟踪程序执行的步骤，提供全面的程序反馈信息，可以帮助开发者快速定位程序运行出错的地方。
三、总结。
ARM9体系结构
• ARM状态 ， 处理执行32位的ARM指令 字对 齐
• Thumb状态，处理执行16位的Thumb指令 半 字对齐
如果在1K的存储空间中，可以放32条ARM指令 ，就可以放64条Thumb指令，因此在存放 Thunb指令时，代码密度高
处理器 状态切换
▪将CPSR寄存器内容存入IRQ模式
的SPSR寄存器
程
序
▪置位I位（禁止IRQ中断）
▪清零T位（进入ARM状态）
▪设置MOD位，切换处理器模式至IRQ 模式
▪将下一条指令的地址存入IRQ模式 的LR寄存器
寄 存 器
组
▪将跳转地址存入PC，实现跳转
图示进入异常过程
系统(用户)模式
简单的单周期指令，
软件完成 简 单 的 寻 址 模 式 ， 仅 允 许 LOAD 和 STORE指令存取内存，其它所有的操 作都基于寄存器到寄存器
寄存器数目 寄存器较少
寄存器较多
CISC VS RISC
ARM9TDMI
• Harvard架构
– 增加了可用的存储器宽度
指令存储器接口 数据存储器接口
与User模式的运行环境一样 但是它可以不受任何限制的访问任何资源 该模式主要用于运行系统中的一些特权任务
FIQ模式 IRQ模式 Supervisor模式 Abort模式 Undefined模式
异常模式：主要是在外部中断 或者程序执行非法操作时会触
发
ARM微处理器：寄存器
• ARM处理器有37个寄存器
哈佛结构
分开存储、独立编址、两倍带宽 、执行效率更高
指令集系统
嵌入式微处理器的指令系统可采用精简指令集系统RISC（Reduced Instruction Set Computer）或复杂指令集系统CISC（Complex Instruction Set Computer）