基于FPGA的光电编码器信号的处理方法

《计量与测试技术》２∞１年第３０＇卷第１期　基于ＦＰＧＡ的光电编码器信号的处理方法　Ｓｔｕｄｙ　ｏｆ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｍｅｔｈｏｄ　ｆｏ，Ｅｎｃｏｒｄｅｒ　Ｂａｓｅｄ　ｏｎ　ＦＰＧＡ　

孙敬先　李长星　郑　敏　（西安石油大学电子工程学院，陕西西安，７１００６５）　

摘要：细分与辨向是光电编码器这类长度、位置、位移检测仪器中对原始信号处理的一个必需环节。本文针对光电编码器信号的特点，介绍了一种　在ＦＰＧＡ中基于ＶＨＤＬ语言的、采用ＲＴＬ描述方式的细分与辨向电路的设计与实现，它对提高光电编码器分辨率与实现高精度、高稳定性的信号检测　及位置伺服控制具有一定的现实意义。　关键词：光电编码器；细分与辨向；ＦＰＧＡ；ＶＨＤＬ　

０引言　光电编码器是一种集光、机、电为一体的数字检测装　置，利用光电转换原理将转子的轴角信息转换为电信息，　并以数字代码输出，具有输出信号强、反差高，体积小、重　量轻，成本低，可与电子计算机的灵活配接等优点；主要　用于空间位置测量、线位移测量、角位移测量、自动控制、　速度测量等领域。在实际应用中，为了提高光电编码器的　分辨率，获取电机的实际转动方向（或工作台移动方向），提　高抗干扰能力，常对其脉冲进行四细分及辨向处理。　１在ＦＰＧＡ中实现细分与辨向电路的优越性　以往对光电编码器数据信号进行四倍频以及辨向处　理时，多采用由ＲＣ电路及门级电路搭建的电路板，该电　路体积大且稳定性、可靠性差、调试烦琐，而且当电阻Ｒ、　电容Ｃ等组件参数变化时，会导致脉宽发生变化或不能　产生具有稳定宽度的脉冲。此外，ＲＣ电路抗干扰能力　差，反馈部分易受外界的干扰，在实际应用中会出现丢失　脉冲现象，以至影响控制系统的精度和可靠性。　随着电子设计技术的飞速发展，现场可编程门阵列　（ＦＰＧＡ）的复杂程度越来越高，其所具备的功能也越来越　多，芯片也向小型化发展，逐步成为复杂数字硬件电路设　计的理想选择。ＦＰＧＡ既继承了ＡＳＩＣ的大规模、高集成　度、高可靠性的优点，又克服了普通ＡＳＩＣ设计周期长、投　资大、灵活性差的缺点。目前ＦＰＧＡ的集成度很高，可完　成极其复杂的时序和组合逻辑电路功能，适用于高速度、　高密度的高端数字逻辑电路设计领域。　ＶＨＤＬ作为ＩＥＥＥ所规范的硬件描述语言，可以描述　电路功能、信号连接关系及定时关系，它比电路原理图能　更有效地表达硬件电路的特征，具有设计安全、方法灵　活、支持广泛、语言标准规范、易于共享和复用等优点。　运用ＶＨＤＬ语言在ＦＰＧＡ中实现对光电编码器信号的四　细分与辨向的处理具有一定的优越性：一方面，克服了的　门电路、触发器的参数特性可能不完全一致的缺点，能保　证在相同转速下四细分脉冲信号的周期保持一致；另一　方面，采用ＶＨＤＬ语言在ＦＰＧＡ中以ＲＴＬ描述方式实现，　设计者只需了解电路的外部特性和功能就可以正确描　述，而不需了解电路结构，使得其抗干扰能力比分离器件　有了很大提高。此外，由于其现场可编程，增强了系统的　灵活性、通用性和可靠性。　２光电编码器信号特点　光电编码器应用于角度的定位或测量时，随控制对　象发生角位移变化时通常有Ａ、Ｂ、ｚ三相信号输出。编　码器恒速旋转时，Ａ相和Ｂ相输出占空比为５０％的方　波。编码器每旋转一周，Ｚ相输出一个脉冲，Ａ相和Ｂ相　输出固定数目的脉冲（如１０１３０个脉冲）。编码器的Ａ相　或Ｂ相每输出一个脉冲，表示编码器旋转了一个固定的　角度。当ｚ相输出一个脉冲时，表示编码器旋转了一周。　

Ａ广］厂］Ａ　Ｉ　Ｌ＿＿Ｊ　Ｌ　Ｉ　Ｌ—————．．．．．　．　．——ｊ　Ｌ　一一］厂———］　

Ｂ　ｌ　Ｂ　ｌ　Ｉ　ｌ　ｌ　ｌ　Ｌ

——＿＿Ｊ　Ｌ＿　ａ　ｂ　ａ．Ａ信号相位超前Ｂ信号９０。；ｂ．Ａ信号相位落的Ｂ信号９０。　

图１两路相差９０￣的方波　光电编码器Ａ相和Ｂ相的输出波形如图１所示，为　两路相位差为９０。的方波。设一参考方向，假设相对位移　方向与参考方向一致时，Ａ信号超前Ｂ信号９０。，代表光　电编码器正转，如图ｌａ所示；相对位移方向与参考方向　相反时，Ａ信号落后Ｂ信号０，代表光电编码器反转，如　图１ｂ所示。　

＋ＰⅢ　Ｐ　一Ｐ　ｌ　ｕ　一　正向位移‘反向位移　正向位移　反向位移　

图２　ａ．正向与反向四细分信号；ｂ．四细分信号与方向信号　光电编码器输出的两路相位差为９ｏｏ的方波信号经　孙敬先等：基于ＦＰＧＡ的光电编码器信号的处理方法　四细分与辨向电路处理后，一般有两种输出方式：一种是　正向四细分信号＋Ｐ加反向四细分信号一Ｐ，图２ａ所示；　另一种是四细分信号Ｐ加方向信号Ｄ，图２ｂ所示。选取　那种输出形式取决于后续处理对信号的要求。　３应用硬件编程ＶＨＤＬ语言的电路设计　当相位差为９Ｏ。的信号Ａ和信号Ｂ在一个周期内，　两信号的电平组合状态有４组：００，０ｌ，１０，１１。当Ａ相超　前Ｂ相９０。时，Ａ，Ｂ两相信号的电平状态相对变化为ｏ０　—１０—１１一Ｏ１，即ｓｌ—ｓ２一Ｓ３一Ｓ４，如图３ａ所示；当Ａ相　落后Ｂ相９ｏ。时，Ａ，Ｂ两相信号的电平状态相对变化为　Ｏ０＿　０１一ｌｌ一１Ｏ，即Ｓ４一Ｓ３一Ｓ２一Ｓ１，如图３ｂ所示。　Ｓ２　Ｓ３　Ｓ４　Ｓ１　Ｓ２　Ｓ３　０－＊＋Ｐ　０－－＊＋Ｐ　‘　。　。　‘　‘Ｏ—＋一Ｐ　Ｏ—　一Ｐ　Ａ　Ｉ　：　：　Ｌ　＋Ｐ　

Ｂ　南　Ｆ　吾　

ａ．信号超前Ｂ信号９Ｏ。　Ｓ３　Ｓ２　Ｓ１　Ｓ４　Ｓ３　Ｓ２　

Ａ　］ｏ．Ｉ　ｏ　］　Ｂ　１　０　０＿１　１　Ｂ：Ｉ：ｌ：　

ｂ．信号超前Ａ信号９０。　图３　Ａ．Ｂ信号相差不同时状态　变化的顺序　

ｌ　ｌ　

—Ｐ　ｌ『ｌ　ｉ　—Ｐ　ｆ　ｌ＋Ｐ　

通过图３，我们可以看出两路方波信号Ａ和Ｂ的相　位差为９０￣时，不会出现状态０ｏ一１１，１１—０ｏ，１０—０１，０１　一ｌＯ之间的状态转换。组合状态００—１Ｏ一１１—０１转换　时，每发生一次变化，＋Ｐ有相应脉冲输出，１个周期内，　＋Ｐ有４个脉冲输出，而一Ｐ则无相应脉冲输出，方向信　号Ｄ＝１，代表光电编码器正转。组合状态０ｏ一０１—１ｌ一　１Ｏ转换时，每发生１次变化，一Ｐ有相应脉冲输出，１个　周期内，一Ｐ有４个脉冲输出，而＋Ｐ则无相应脉冲输出，　方向信号Ｄ＝０，代表光电编码器反转。这样就构成了四　细分与辨向。根据状态转换，输出一Ｐ，＋Ｐ的电平变化　如图４所示。　四细分辨向电路的ＶＨＤＬ语言描述程序部分如下：　ｌｉｂｒａｒｙ　ｉｅｅｅ；　ｕｓｅ　ｉｅｅｅ．ｓｔｄ—ｌｏｇｉｃ一１１６４．ａｌｌ；　ｕｓｅ　ｉｅｅｅ．ｓ【ｄ—ｌｏｇｉｃ—ａｒｉｔｈ．ａｌｌ：　ｕｓｅ　ｉｅｅｅ．ｓｔｄ．１ｏｇｉｃ—ｕｎｓｉｇｎｅｄ．ａｌｌ；　ｅｎｔｉｔｙ　ｘｆ　ｉｓ　ｐｏｒｔ（ｅｌｋ：ｉｎ　ｓｔｄ—ｌｏｇｉｃ；　ａ，ｂ：ｉｎ　ｓｔｄ—ｌｏｇｉｃ；　ｕｐａｎ：ｏｕｔ　ｓｔｄ—ｌｏｇｉｃ；　ｐｐ，ｎｐ：ｏｕｔ　ｓｔｄ．１ｏｇｉｃ；　ｄｉｒ：ｏｕｔ　ｓｔｄ．１ｏｇｉｅ）；　ｅｎｄ　ｅｎｔｉｔｙ；　

０’；　１’；　０’；　

ａｒｃｈｉｔｅｃｔｕｒｅ　ｒｔｌ　ｘｆｉｓ　ｓｉｇｎａｌ　ｓｔａｔｅ：ｓｔｄ—ｌｏｇｉｃ—ｖｅｃｔｏｒ（１　ｄｏｗｎｔｏ　０）；　ｓｉｇｎａｌ　ａｂ，ａｂｌ：ｓｔｄ—ｌｏｇｉｃ—ｖｅｃｔｏｒ（１　ｄｏｗｎｔｏ　０）；　ｓｉｇｎａｌ　ｓｐｐ，ｓｎｐ：ｓｔｄ—ｌｏｇｉｃ；　ｂｅｇｉｎ　ｕｌ：ｐｒｏｃｅｓｓ（ａｂ，ａｂｌ，ｃｌｋ）　ｂｅｇｉｎ　ａｂ＜＝ａ＆ｂ：　ｉｆ　ｃｌｋ’ｅｖｅｎｔ　ａｎｄ　ｃｌｋ＝’０’ｔｈｅｎ　

ａｂｌ＜＝ａｂ：　ｅｎｄ　ｉｆ；　ｅｎｄ　ｐｒｏｃｅｓｓ；　ｕ２：ｐｒｏｃｅｓｓ（ａｂｌ，ａｂ，ｃｌｋ，ｓｔａｔｅ）　ｂｅｇｉｎ　ｉｆ　ｃｌｋ’ｅｖｅｎｔ　ａｎｄ　ｃｌｋ＝’１’ｔｈｅｎ　ｉｆ　ａｂ１＝“０ｏ”ｔｈｅｎ　ｃａｓｅ　ｓｔａｔｅ　ｉｓ　ｗｈｅｎ“１０＂＝＞ｓｔａｔｅ＜＝“００”；ｓｎｐ＜＝’ｌ’；ｄｉｒ＜＝’　

ｗｈｅｎ“０１＂＝＞ｓｔａｔｅ＜＝“Ｏ０＂；ｓｐｐ＜＝’１’；ｄｉｒ＜＝’　ｗｈｅｎ　ｏｔｈｅｒｓ＝＞ｓｔａｔｅ＜：“Ｏ０”；ｓｐｐ＜＝’０’；ｓｎｐ＜＝’　ｅｎｄ　ｃａｓｅ；　……其他状态变化的描述原理与此相同　

ｅｎｄ　ｉｆ；　ｅｎｄ　ｉｆ；　ｅｎｄ　ｐｒｏｃｅｓｓ；　ｕｐｄｎ＜＝ｓｐｐ　ｏｒ　ｓｎｐ；　ＰＰ＜＝ｓｐｐ：　ｎｐ＜＝ｓｎｐ：　ｅｎｄ　ｒｔｌ；　４仿真及结果分析　３　Ｐ　１０　９Ｍ　９Ｍ　３０　９　ｎｓ　４０　９　ｎ　ｉＩＩ聊硎１眦Ｉ『ＩｌｆＩｌ哪硼硼町瑚啊硼肌　哪啊哪棚ｍＩｉｌＩ『Ｉ唧删哪啪ｉＩＩ『ｉＩ哪ｍＩＩＩ盯Ｉ唧硼　广—］厂—］　厂］广］厂＿－１　厂］厂一　——］广］厂］　ｎ几　ｎ　ｎ　ｎ　ｎ　八几　几ｎ　ｎ　ｎ　ｎ　ｎ　ｎ　几ｎ　ｎ　

ｎ　ｎ　ｎ．几　丌ｎ　几　ｎ八　ｎ　ｎ　ｎ　ｎ　ｎ几　几兀　ｎ　

图５仿真渡形图　在Ｑｕａｒｔｕｓ１１９．１环境下完成编码、调试后，进行编译、　

仿真。仿真波形如图５所示，其中ｃｌｋ为时钟信号，ａ、ｂ　为光电编码器输出的两路相位差为９０。的方波信号，ｐｐ、　ｎｐ分别为正向四细分信号和反向四细分信号，ｕｐａｎ为四　细分信号，ｄｉｒ为方向信号。四细分与辨向电路设计包含　了细分与辨向电路的两种输出形式，便于信号的后续处　理。从仿真波形中可以看出，当Ａ相信号超前Ｂ相信号