中断系统和中断控制器8259A详解
提高了CPU的利用效率。
7.1.2 中断处理过程
∧∧
微 机
1.中断过程
原
理 及
● 对于不同的微机系统，CPU中断处理的具体过程不尽相同，但是一
应 用
个完整的中断基本过程应包括五个基本过程：
∨∨
中
中
保护现场
中
中
中
断
断
请
判
断 响
断 处
断 返
开中断
求
优
应
理
回
中断处理
产指断触生令接发中或口器断电和CP信路中U确 最号有断引定高。一屏脚有的来个蔽。中那至中触每断个于断发个请中中请器中C自关保形求断P断 求 。动中护成U且 源完 断 现 中响优 。成 ； 场 断应先下 保 服；进级列 护 务入中 中 中工 断 程中断 断作 点 序断服 服 服： ； 入周务 务 务口期就 程 程地，是 序 序弹址过 结C出P程 构断U。 如执点图行，返回主程恢中关序复断。中现返断场回
理
及 应
● 8086/8088CPU为外部设备提供了两条硬件中断信号线，
用
即NMI和INTR中断请求信号。
∨∨
1.NMI
● CPU采样NMI引脚的中断请求时，自动提供中断类型号2，然 后根据中断类型号，查找中断向量表指针，其后的处理与内部中 断一样。NMI上的请求信号有效宽度要大于2个时钟周期.
∧∧
∨∨
微 7.2.1 中断指令
机
原
理
及 应
1、中断指令
用 格式：INT n 或 INT
;n=0~255,为中断类型码分别为 ;双/单字节指令
指令的操作： (SP) ←(SP)-2,((SP+1),(SP)) ←(FR) (IF) ←0,(TF) ← 0 (SP) ←(SP)-2,((SP+1),(SP)) ←(CS) (SP) ←(SP)-2,((SP+1),(SP)) ←(IP) (IP) ←(n×4) (CS) ←(n×4+2)
∧∧
微 机
② 专用硬件方式——可编程的中断控制器。采用可编
原 理
程中断控制器，是当前微型计算机系统中解决中断优先
及 应
权管理的常用办法。
用
∨∨
如8259A，它具有8个优先权控制，级联后可扩展至64 级优先权控制，且每级中断都可设置为允许或屏蔽。
7.2 8086/8088的中断系统
∧∧
微
机
原 理
1.中断分类
∧∧
微 7.2.1 中断指令
机
原
理
及 应
2、溢出中断指令
用 格式：INTO ;单字节指令
∨∨
操作同INT n,n=4. 用于代符号数加减后溢出产生的中断. 通常放在一条算术运算指令后面.
∧∧
微 7.2.1 中断指令
机
பைடு நூலகம்
原
理
及 应
3、中断返回指令
用 格式：IRET
∨∨
指令的操作： (IP) ← ((SP+1),(SP) (SP) ←(SP)+2 (CS) ← ((SP+1),(SP) (SP) ←(SP)+2 (FR) ← ((SP+1),(SP) (SP) ←(SP)+2
∧∧
微 机 原
第7章 中断系统和中断控制器8259A
理
及
应 用
7.1 中断的基本概念
∨∨
•中断：是指CPU在正常运行程序时，由于内部或外部事件 引起CPU暂时中止执行现行程序，转去执行请求CPU为其 服务的那个外设或事件的服务程序，待该服务程序执行完 后又返回到被中止的程序这样一个过程。
•中断源：能发出中断申请的外设或引起中断的原因。
∧∧
微 机
（2）硬件优先权排队电路
原
理 及
① 简单硬件方式——中断优先权编码链法或链式优先
应 用
权排队电路。
∨∨
中断优先权编码电路主要由硬件编码器和比较器组成。 由编码器送出优先权最高的编码，由此编码获得相应 的中断服务程序入口地址。由比较器判别只有比当前 优先权高的中断请求才能送到CPU引脚。
链式优先权排队电路由硬件逻辑电路代替查询程序。 各中断源通过一个特定的信号串行连接成链。无中断 请求时，该信号可串行通过；链中某个中断源由中断 请求，CPU响应后，该信号在中断源出截止，只有该 中断源前的中断源可以打断CPU的服务程序。即：排 在最前面的中断源为优先权最高的，排在最后面的为 优先权最低。
7.1.3 中断优先权
∧∧
微 机
（1） 软件查询方式
原
理
●软件查询优先方式是最简单的中断优先处理方式。图6.5显示
及 应
了采用软件查询方式的接口电路。
用
∨∨
保留现场
A申请服务? N
B申请服务?
Y
外设A中断服务程序 Y
N C申请服务?
外设B中断服务程序 Y
N
外设C中断服务程序
恢复现场 软件查询方式流程图
除法错误：单除步数中为断断：点T中F＝断1：，与单步溢出中断：OF为
0或商超过自寄动存产器生中单断步类中似断。。用在调1时，执行INTO
表达范一围般。用在调试试程程序序中中。。
进入。
●对于INT n指令，其类型码为指令中给定的n。
溢出中断：OF为1时，执行INTO进入。
∧∧
外部中断——硬中断
微
机
原
1.能实现中断响应、中断服务和中断返回 2.能实现中断优先级排队 3.能实现中断嵌套
∧∧
微
机 原
•中断技术的优点：
理
及
应 用
并行操作：指CPU和多个外设并行操作。
∨∨
分时操作：指CPU可分时执行多个用户程序和多道作业。
实现实时处理、 故障处理。
基本功能调用：通过软件中断可实现DOS功能调用和基本BIOS 调用。
∧∧
中断源
微
机 原
● 引起中断的事件称为中断源，通常中断源有以下几种：
理
及
应 用
(1) 输入、输出设备: 如键盘、显示器和打印机等;
∨∨
(2) 数据通道: 如磁带等;
(3) 实时控制过程中的各种参数;
(4) 故障源: 如掉电保护等;
(5) 控制系统的现场测试信号以及软件中断。
● 为了满足上述各种条件下的要求,中断系统应具有以下功能
注意入 栈和出 栈的顺
序!!
低 IP
CS
FR 高
∧∧
微 7.2.2 中断分类
机 原 理 及 应 用
∨∨
∧∧
内部中断
微
机
原
理 及
●8086/8088中的各种中断的响应和处理过程是不相同的。主要
应 用
区别在于如何获取相应的中断类型码。
∨∨
●对于专用中断，中断类型码是自动形成的。 几种类型码为：类型0、1、3、4
及
应 用
● 8086/8088CPU可以处理256种类型的中断源，这些中断源可分为
∨∨
外部(硬件)中断和内部(软件)中断两大类。
内部中断：由执行指令引起
外部中断：由CPU得引脚线INTR、NMI引起。
2.中断向量表
● 在8086系统中，允许引入256种类型中断源（类型码为0～255）， 相应有256个中断服务程序首址。存放中断地址的一段内存空间称中 断向量表。
8259A中断控制器
CAS0 CAS1 CAS3
级 联 缓 冲 比较器
内 部 总 线
中 断 服 务 寄 存 器
ISR
优 先 权 处 理 器
中 断 请 求 寄 存 器
IRR
IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7
SP / EN
中断屏蔽寄存器 IMR
IRR,IMR
1.中断请求寄存器IRR
IRi(i=07)上有中断请求时，IRR相应位置1。
AEOI=1自动中断结束方式AEOI=0：非自动中断结束（EOI) µ PM=1：86系列CPU； µ PM=0：非86系列CPU 。
普通全嵌套方式
普通全嵌套方式也叫固定优先权方式。 优先权从IR0到IR7依次递降。 级别高的中断请求可以中断级别低的中断服 务子程序。 一中断被响应的过程中，自动屏蔽同级和更 低级别的中断。
8259A在PC机中的I/O端口地址
PC机中相当有两片8259A级联,一个主片,一个从片。
ICW1 ICW2 ICW3 ICW4 OCW1 OCW2 OCW3
主片 0x20 从片 0xa0
0x21 0xa1
0x21 0xa1
0x21 0xa1
0x21 0xa1
0x20 0xa0
0x20 0xa0
主片初始化程序
0
X
ESMM SMM 0
1
P
RR
RIS
A0=0 , D4=0 , D3=1 是OCW3的特征。 ESMM=1,SMM=0: 设置特殊屏蔽
ESMM=1,SMM=1: 清除特殊屏蔽
P=1：发查询命令 ; P=0：不发查询命令 RR=1,RIS=0: 读IRR寄存器 RR=1,RIS=1: 读ISR寄存器
8.1计算机组成之.8259A详细说明
4
5 6 7 8 9 10 11 12 13 14
25
24 23 22 21 20 19 18 17 16 15
D3
D2 D1
D0
CAS0 CAS1 GND
IR0
INT SP/EN
CAS2
-7-
中断系统和中断控制器8259A
中断响应线INTA：接收CPU在中断响应周期发来的中断响应 信号，8259A接到此信号后，送中断类型码（编程设定）；
- 10 -
中断系统和中断控制器8259A
2.屏蔽中断源方式
程序中安排清除中断允许标志位指令（CLI），可以使CPU对所有 可屏蔽中断INT一起进行屏蔽，但无法实现选择性屏蔽。8259A可编程设 定允许或屏蔽指定的可屏蔽中断源：
普通屏蔽方式：通过将中断屏蔽寄存器IMR的某些位置1， 使对应的中断请求被屏蔽，目的是屏蔽高优先级的中断源； 特殊屏蔽方式：该方式主要用于中断嵌套时，开放低优先级 的中断请求，使其能得到及时响应。在预实现特殊屏蔽的中 断服务程序中通过置入控制字将IMR中相应位置1， ISR中 对应位会自动清0，从而屏蔽了本级中断，使低优先级的中 断可以得到响应。在该中断服务程序结束前要退出特殊屏蔽 方式，恢复ISR相应位，再用EOI结束中断服务程序，而且 特殊屏蔽期间被响应的低级中断服务程序必须用特殊中断结 束命令退出。
[精彩]8259a芯片详解
![[精彩]8259a芯片详解](https://360docs-1393072327.cos.ap-beijing.myqcloud.com/6b7ee11a854769eae009581b6bd97f192279bf95.webp)
8259A:可编程中断控制器芯片（PIC)，它是可以用程序控制的中断控制芯片。
单个的8259A 能管理8级向量优先级中断。
在不增加其他电路的情况下，最多可以级联成64级的向量优级中断系统。
8259A内部结构由8个部分组成：（1）数据总线缓冲器（DA TA BUS BUFFER）：将8259A连接到系统数据总线上，控制字和状态信息通过此传送。
（2）读/写控制逻辑(READ/WRITE LOGIC)：主要是接收CPU的各种命令字，此外也可将8259A的状态信息传到数据总线上。
（3）级联缓冲器/比较器(CASCADE BUFFER/COMPARA TOR)：本功能模块储存和比较系统中的所有8259A的ID号。
主片将请求中断的从片的ID号发送到CAS0-2上，被选的从片就会在下一个或第二个INTA脉冲到来时将其中断程序地址发送到系统数据线上。
（4）中断请求寄存器IRR：保存8条外界中断请求信号IR0-IR7的请求状态。
Di位为1表示IRi引脚有中断请求，为0则无。
（5）中断屏蔽寄存器IMR：保存对中断请求信号IR的屏蔽状态。
Di位为1表示IRi中断被屏蔽，为0表示允许该中断。
（6）正在服务寄存器ISR：保存正在被8259A服务着的中断状态。
Di位为1表示IRi中断正在被服务中。
（7）优先权分析器PR：本逻辑模块决定IRR中中断请求的优先级，当INTA脉冲到来时将相应的位存入ISR中（8）控制逻辑(CONTROL LOGIC) 8259A共有28个引脚：符号引脚号输入/输出功能描述Vcc 28 I 电源+5V GND 14 I 接地C----S---- 1 I 片选：低电平有效，来自地址译码器的输出，当其有效时，CPU才能对8259A进行读写操作W----R---- 2 I 写信号：低电平有效，来自CPU的输出；当该有效且CS有效时，使8259A接受CPU送来的命令字。
R----D---- 3 I 读信号：低电平有效，来自CPU的输出；当CS有效且RD 有效时，使8259A将状态信息放到数据总路线上，供CPU检测D7-D0 4-11 I/O 数据线CAS0-CAS2 12，13，15I/O 单片工作时不用，级联时与从片相连S----P----/E----N----16 I/O 当工作在在缓冲器方式下控制缓冲器收发（EN），是输出信号，EN=1，数据方向由CPU→8259A；EN=0，方向相反；工作在非缓冲器方式时用来指定是主片（sp=1）还是从片（sp=0），是输入信号INT 17 O 向CPU发出的中断请求信号IR0-IR7 18-25 I 中断请求信号输入，来自外部接口电路I----N----T----A----26 I 中断响应信号，由此接收CPU发来的中断响应脉冲A0 27 I 和CS,WR,RD结合使用，用于内部寄存器选择，通常连接到CPU的A0地址线上在MCS-80/85系统上中断响应过程如下：(1)当IR7～IR0中有一个或几个中断源变成高电平时，使相应的IRR位置位。
第八章 中断和可编程中断控制器8259A
微型计算机原理与接口技术
第七章 微型计算机中断系统
例：某中断类型号为68H，其中断服务程序存在 A000H:2050H开始的存储单元，处理过程如图所示：
INT 68H MOV AX,0 ① 向量地址 =68H4 =1A0H ② 0:19C 类型 67H 中断向量 1A0 50 20 1A2 00 A0 1A4 类型 69H 中断向量 ⑤ 中断处理程序 A000:2050 STI PUSH DS A000 CS ③ 2050 IP
山东工商学院 高群
微型计算机原理与接口技术
第七章 微型计算机中断系统
可屏蔽中断从 8259A 的 8 个输入端引入，一般情况 下，优先级从高到低排列的次序为IR0~IR7。
山东工商学院 高群
微型计算机原理与接口技术
第七章 微型计算机中断系统
主程序运行中，IR2、IR4同时提出中断请求。IR2优先级 高，先为IR2服务。在IR2的服务程序中，要用STI指令开 中断，允许更高级中断进入。
专用 中断向量 （5 个）
2 号向量（非屏蔽）
00008H
1 号向量（单步）
00004H
0 号向量（除法错）
00000H
CS IP
山东工商学院 高群
16 位
微型计算机原理与接口技术
第七章 微型计算机中断系统
中断类型号是系统分配给每个中断源的代号。 其中00H～04H为专用中断，05H～3FH为系统保 留中断，用户一般是不能对它们定义的（这里面有一 些为固定的用途，如INT 21H即为MS－DOS的系统 调用），40H～FFH为用户定义的中断。 中断向量指针：中断向量最低字节存放的地址称 为中断向量指针（即这个中断向量存放的地址）。 中断向量指针=中断类型号×4
第七章--中断系统和中断控制器8259APPT课件
发出中断请求的条件：外部设备已准 备好，且该外设的中断请求没有被 系统评屏蔽。
-
5
2. 中断排队和中断响应
概念：CPU接收到中断请求后，从 中止现行程序到转向中断服务程序 入口的过程，称为中断响应。
条件：
1）中断是开放的；
中断类型号×4——该中断向量在表中 起始单元的地址。
寻找4个连续存储单元，获得IP及CS
-
25
17H*4=90H IP
46 00H
CS 3B A4H
例 n=24H
00H 46H A4H 3BH
0000：0090H 0000：0091H 0000：0092H 0000：0093H
中断处理子程序
3BA4:4600H
1) AH中预置功能号25H；
2) AL中预置中断类型码； 3 ) DS：DX中预置中断服务程序的人口地址 （段地址和偏移地址分别置人DS和DX）。 预置完以上参数后，执行INT21H指令就可把 中断服务程序的人口地址置人中断向量表 中适当的位置。
-
29
例7-2 设中断服务程序的人口地址为INTSUB,
1）AL中预置入中断类型码；
2）AH中预置入功能号35H。
执行INT21H指令，ES和BX中分别是中断 服务程序入口地址的段地址和偏移地址。
-
31
7.2.4 8086/8088的中断处理过程
中断处理过程包含：中断请求、中断 排队、中断响应、中断服务和中断返 回。
1. 中断响应条件，有内部中断发生或 NMI /INTR引脚上有效中断请求信号 且IF=1时，待CPU执行完当前指令后 方能响应中断。
8259工作原理
8259工作原理
8259工作原理是指8259A可编程中断控制器的工作原理。
8259A是一种用来处理中断信号的芯片，它可以管理多个设备的中断请求。
在8259A中，有8个中断请求线（IRQ0~IRQ7），这些中断
请求线可以连接到外部设备。
当一个设备需要通过中断通知CPU时，它会将相应的IRQ线拉低，8259A会将这个信号传
递给CPU。
8259A使用级联方式来管理多个设备的中断请求。
具体来说，它有一个主片和一个或多个从片。
主片连接到CPU，而从片
连接到各个外部设备。
主片负责管理整个中断系统，从片负责管理各自的设备的中断请求。
当一个设备的IRQ线被拉低时，从片会将这个信息传递给主片。
主片会根据中断请求的优先级确定要处理的中断请求，并将CPU相应的引脚拉高，通知CPU中断发生。
CPU会停止当前的工作，转而执行与中断相关的处理程序。
在8259A中，还有一些寄存器用来存储中断请求的相关信息。
这些寄存器可以被CPU读取和写入，以实现对8259A的配置
和控制。
总的来说，8259A的工作原理是通过管理中断请求线和级联连接的方式，实现外部设备与CPU之间的中断通信。
它可以在
多个设备同时发生中断时，决定中断的优先级，并通知CPU 执行相应的中断处理程序。
8259可编程的中断控制器
82598259A是一个可编程的中断控制器，应用在实时的、以中断方式进行监控的计算机系统中。
用一片8259A可以管理8个等级的中断申请。
并可再经级联扩展多至8片8259A，使得中断等级可扩展多至64级。
8259A可以作为一个I/O外围器件，用系统软件编程，它所具有的多种优先权方式可以通过主程序在任何时候进行改变或重新组织。
这意味着可以按照全系统的外围情况和要求，设计出一个完整的中断结构，用来实现优先管理、中断屏蔽以及自动中断矢量转移。
它几乎可以适合于任何一种中断控制的结构，因而得到了广泛的应用。
1 引脚图8259A为28脚双列直插式封装的器件。
2 内部结构其工作过程如下：第一步：当中断请求线(IR0～IR7)上有信号输入时，就把中断请求寄存器IRR相应的位置1。
第二步：当IRR的一位置1后，就会与IMR中相应的屏蔽位进行比较，如该屏蔽位为0，则请求被发送给优先级分析器；如该屏蔽位为1，则封锁该请求。
第三步：当一个中断请求被输入优先级分析器后，将由优先权分析器判定其优先权，然后向CPU 发中断申请，INT脚变高(INT联到8086的INTR)。
第四步：CPU的INTR引脚为异步状态接收，也就是它可以在任何时间(与时钟无关)接收中断。
在软件控制下利用STI指令(中断置位)或CLI(中断复位)指令可分别将CPU的“中断开放标志位”IF置位或复位，可以做到接受或不理睬在INTR上的中断申请。
第五步：假定CPU中的IF标志为1，则CPU在完成当前指令的即进入中断响应周期，这个中断响应周期将标志寄存器入栈，然后清除IF标志，关闭了中断。
再将代码段寄存器和指令指针也入栈（这是为了从中断服务程序返回），然后CPU发出第二个 INTA脉冲通知8259A，说明8086已经允许了它的中断请求。
若8086用于“最小方式”，则INTA脉冲信号为8086 INTA引脚上的信号；若8086用于“最大方式”时，则8086 LOCK脚在中断响应序列执行期间变为低电平。
中断系统和中断控制器8259A详解
微 机 原
第7章 中断系统和中断控制器8259A
理
及
应 用
7.1 中断的基本概念
∨∨
•中断：是指CPU在正常运行程序时，由于内部或外部事件 引起CPU暂时中止执行现行程序，转去执行请求CPU为其 服务的那个外设或事件的服务程序，待该服务程序执行完 后又返回到被中止的程序这样一个过程。
•中断源：能发出中断申请的外设或引起中断的原因。
IRR锁存
逻辑电路根据IMR判断 IMR对应位为0
优先权判别器PR
优
先
权
最
CPU响应中断 IF＝1 CPU的INTR端
高 8259A的INT端为1
INTA 8259A
ISR相应位置1， IRR响应位清0，
送中断类型码
●若允许嵌套，PR依据ISR的状态，判断新的中断请求优先权是否高 于正在服务的中断，是则送出INT＝1。 ●服务结束，8259A清除ISR响应位。
提高了CPU的利用效率。
7.1.2 中断处理过程
∧∧
微 机
1.中断过程
原
理 及
● 对于不同的微机系统，CPU中断处理的具体过程不尽相同，但是一
应 用
个完整的中断基本过程应包括五个基本过程：
∨∨
中
中
保护现场
中
中
中
断
断
请
判
断 响
断 处
断 返
开中断
求
优
应
理
回
中断处理
产指断触生令接发中或口器断电和CP信路中U确 最号有断引定高。一屏脚有的来个蔽。中那至中触每断个于断发个请中中请器中C自关保形求断P断 求 。动中护成U且 源完 断 现 中响优 。成 ； 场 断应先下 保 服；进级列 护 务入中 中 中工 断 程中断 断作 点 序断服 服 服： ； 入周务 务 务口期就 程 程地，是 序 序弹址过 结C出P程 构断U。 如执点图行，返回主程恢中关序复断。中现返断场回
8.3 可编程中断控制器8259A及其应用
8259A的工作方式（ 8259A的工作方式（2）——结束中断的方式 的工作方式
注意： 注意：
级连方式下，一般不用中断自动结束方式， 级连方式下，一般不用中断自动结束方式，而用 非自动结束方式。不管用哪一种非自动结束方式， 非自动结束方式。不管用哪一种非自动结束方式， 都至少连发两次中断结束命令，一次对主片， 都至少连发两次中断结束命令，一次对主片，一 次对从片。 次对从片。
(5)数据总线缓冲器 数据总线缓冲器
是双向三态8位缓冲器，用于连接系统数据总线和 8259A 内 部 总 线 ， 传 递 CPU 发 送 的 控 制 信 息 ， 返 回 8259A的状态信息 的状态信息
(6)读/写控制电路 读 写控制电路
Di位为 表示 中断正在服务中；为0表示没有被服务 位为1表示 中断正在服务中； 位为 表示IRi中断正在服务中 表示没有被服务
第8章 中断系统
§8.3 可编程中断控制器8259A及其应用
第8章 中断系统
中断接口8259A是可编程中断控制器， 中断接口8259A是可编程中断控制器，用于管理 8259A是可编程中断控制器 8080/8085、8086/8088、80286/80386的可屏蔽中断 8080/8085、8086/8088、80286/80386的可屏蔽中断
8.3.3
8259A中断控制器的引脚（ 8259A中断控制器的引脚（1） 中断控制器的引脚
8259A是一个使用+5V电源的28脚双列直插芯片。 8259A是一个使用+5V电源的28脚双列直插芯片。 是一个使用+5V电源的28脚双列直插芯片 中断请求输入信号，一般IR ① IR0～IR7—中断请求输入信号，一般IR0优先 级最高， 最低，但优先级可由编程改变。 级最高，IRQ7最低，但优先级可由编程改变。 INT—中断请求输出信号， CPU的INTR引脚 引脚。 ② INT—中断请求输出信号，接CPU的INTR引脚。 INTA—中断响应，由此脚接收来自CPU CPU的中断 ③ INTA—中断响应，由此脚接收来自CPU的中断 响应信号。 响应信号。 ④ CS—片选，当CS有效时，该芯片工作。 CS—片选， CS有效时 该芯片工作。 有效时， ⑤ WR—写信号，有效时CPU将命令字写入8259A。 WR—写信号，有效时CPU将命令字写入8259A CPU将命令字写入8259A。
中断系统和中断控制器8259A
中断系统和中断控制器8259A
1. 8259A的主要功能
每片8259A可管理8级优先权中断源，通过级联， 最多可管理64级优先权的中断源。
对任何一级中断源都可单独进行屏蔽。
向CPU提供可编程的标识码（中断号），为不能提 供中断号的外设提供中断管理。
中断系统和中断控制器8259A
中断系统和中断控制器8259A
（6） 数据总线缓冲器 这是8位双向三态缓冲器，用作8259A与数据总线的 接口，传输命令控制字、状态字和中断向量。
（7）读/写控制电路 该部件接收来自CPU的读/写命令，实现对8259A的 读/写操作。
（8）级联缓冲器/比较器 它们实现8259A芯片之间的级联，使得中断源可以 由8级扩展至64级。
中断系统和中断控制器8259A
（2）中断屏蔽寄存器IMR
IMR(Interrupt Mask Register)用来存 放屏蔽位信息，IMR的每一位可以禁止IRR 中对应位的中断请求输入信号进入。如果屏 蔽优先权级别较高的中断请求输入时，不会 影响到优先级较低的中断请求输入。
中断系统和中断控制器8259A
IRET指令将自动恢复先前保存的IP和CS值 以及标志寄存器FR或EFR的值，从而跳转到 主程序断点地址。
返回之后，CPU自动打开中断允许响应其它 中断请求。
中断系统和中断控制器8259A
8.1.3 中断的优先级
原因：中断处理的重要程度和时延要求不同
含义：按照中断源的重要程度为每个中断源分 配不同的优先级，并以优先级大小进行排序， 确定多个中断源请求时对不同中断源的服务次 序，称之为中断优先级。
8259A的内部结构框图
中断系统和中断控制器8259A