热载流子效应及其对器件可靠性影响的研究
热载流子效应及其对器件可靠性影响的研究
摘要：该文主要阐述了热载流子效应产生的物理机制及器件的退化，进一步介绍了在jedec标准中，对可靠性模型寿命计算做出的规范下，目前使用的三种寿命计算模型：衬底电流模型，vd模型，isub/id模型（即：胡模型），基于这些模型对器件寿命的估算，将为集成电路设计中器件优化与工艺改进提供重要参考信息。
关键词：热载流子；可靠性模型；寿命；jedec标准
中图分类号：tp3 文献标识码：a 文章编号：1009-3044（2013）05-1161-02
1 概述
随着微电子技术的不断发展，vlsi工艺中器件的特征尺寸：沟道长度、氧化层厚度等都在等比例缩小，但是与之相关的器件的电源电压并未随之相应减小，这是一个极大的矛盾。在减小的沟道长度上加上同样的电压，从电学的原理可知：过高的电压将导致沟道内的纵横向电场都增大。器件中载流子是在沟道中输运的，这种高电场将加速载流子的运动，从而使之成为热载流子。热载流子注到在si-sio2系统界面处以及栅氧层中将产生大量缺陷，从而导致器件退化乃至失效。
本文阐述了这种使器件失效的机制——热载流子注入效应（hci），分析了它产生的物理机制，它对器件可靠性及寿命的影响，这将对器件寿命的评估、性能优化以及工艺的改进提供可靠地信息。 2 热载流子的产生机制及器件性能退化
在mosfet中，这种像是被“加热”了的载流子有两个来源：沟道和衬底，相应的就有沟道热载流子效应（che）和衬底热载流子效应（she）。
che是沟道漏端边缘的热载流子在强电场下发生雪崩倍增，产生新的电子和空穴，从而形成倍增电流；she是由于强电场将产生的热空穴扫入衬底形成漏电流及其倍增电流形成的。衬底中的电子被耗尽区的电场拽出来，并加速向沟道方向运动，当电场足够高时，那些获得足够能量的载流子到达硅-二氧化硅界面，并进入氧化层中，形成氧化层陷阱电荷和界面态缺陷，这些陷阱和缺陷是引起器件性能失效的主要原因。
对hci的研究，目前重点是che，当源漏加强电压时，在漏端（d端）边缘会形成水平方向的强电场，水平方向的电场会使载流子做水平方向的运动，但是由于有“弹性散射”机制的存在，部分载流子会由于散射“幸运”的由原来的水平运动变成以垂直方向运动；同时d端附近的载流子还会发生碰撞电离，碰撞电离会使得热载流子能量增加，运动方向发生改变，从而也有可能会“幸运”的进入界面。
这些“幸运”的载流子移动到栅氧化层之后，有三种情况发生，能量较低的载流子进入氧化层中，只能在其中扩散和漂移最后被陷阱俘获；小部分载流子在反向电场的作用下会改变运动方向漂移回沟道，极小部分能量较高的载流子能击穿栅氧层，形成栅电流ig。通常把这部分能形成ig的载流子称为“幸运电荷（lucky
electron）”。
上述三种情况下hci对栅氧化层的损伤机制主要是两种：一是能量较低的载流子注入到栅氧，它们只能在栅氧化层中扩散和漂移，部分被陷阱俘获（上述情况1会形成）。二是能量较高的载流子形成新的界面态（上述三种情况都会形成）。
3 热载流子寿命模型介绍
mosfet可靠性研究中，遵循jedec标准中对模型寿命计算做出的规范，首先以器件失效判断标准为基础，规定相关参数的相对变化10%为器件失效的判断准则。寿命的估算的步骤一般为：测量得到器件参数退化量和过压时间；根据这两个参数量来确定正常电压条件下的器件寿命；寻找器件寿命与电压之间的数学关系，根据数学线性关系，将在过压下的寿命外推到正常工作条件下的寿命。目前使用的三个模型是：衬底电流模型，isub/id模型（即；胡model），vd模型，下面分别介绍这三个模型。
80年代提出的胡模型是一个半经验的物理模型，是当今业界普遍采用的模型之一，他的表达式为：
hot carrier injection原理
hot carrier injection原理
引言概述：
热载流子注入（Hot Carrier Injection，HCI）是一种重要的电子器件失效机制，尤其在纳米尺度下的集成电路中具有更加显著的影响。本文将详细阐述HCI的原理、机制和影响因素，并探讨其对现代电子器件的挑战和应对措施。
正文内容：
1. HCI的基本原理
1.1 载流子能量增加
1.2 载流子速度增加
1.3 载流子注入
2. HCI的机制
2.1 热电子注入
2.2 热空穴注入
2.3 热载流子注入的路径
3. HCI的影响因素
3.1 设备结构
3.2 工作温度
3.3 设备尺寸
3.4 材料特性 3.5 工作电压
4. HCI对电子器件的挑战
4.1 电流漏
4.2 电压漂移
4.3 器件寿命缩短
5. 应对HCI的措施
5.1 设备结构优化
5.2 材料选择
5.3 热管理技术
5.4 设备尺寸缩小
5.5 电压调节
6. HCI的研究进展
6.1 新材料的应用
6.2 设备结构的改进
6.3 热管理技术的发展
总结：
HCI作为一种重要的电子器件失效机制，在纳米尺度下的集成电路中具有显著的影响。本文详细阐述了HCI的原理、机制和影响因素，并探讨了其对电子器件的挑战和应对措施。随着新材料的应用、设备结构的改进和热管理技术的发展，HCI的研究正在不断取得进展，为提高电子器件的可靠性和性能提供了新的方向和思路。在未来的研究中，我们需要进一步深入理解HCI的机理，不断探索新的解决方案，以应对纳米尺度集成电路中HCI带来的挑战。
NMOS管热载流子衰退效应评价模型及寿命预测方法研究
第３１卷第５期 ２００８年１０月 电子器件
Ｃｈｉｎｅｓｅ Ｊｏｕｍａｌ Ｏｆ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ ｖ０１．３１ Ｎｏ．５ Ｏｃｔ．２００８
Ｅｖａｌｕａｔｉｎｇ Ｍｏｄｅｌ ｏｆ Ｈｏｔ Ｃａｒｒｉｅｒ ａｎｄ Ｌｉｆｅｔｉｍｅ Ｅｓｔｉｍａｔｉｎｇ ｏｆ ＮＭＯＳＦＥＴ
ＺＨＡＯ Ｗ＿删一ｂｉｎ¨，ＣＨＥＮ Ｈｕｉ—ｔｏｎｇ ，ＺＨＡＮＧ Ｘｉａｏ—ｗｅｎ。，ＺＨＯＵ Ｃｈｕａｎ—ｍｉａｏ 。 Ｚｏｎｇ－ｇｕａｎｇ
ｒ１＿Ｘ耐ｉａｎ Ｕｎｉｖｅｒｓｉｔｙ Ｓｃｈｏｏｌ ｏｆＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ，Ｘｉ＇ａｎ ７１００７１，Ｃｈｉｎａ； 、 Ｉ ２．Ｔｈｅ ５８ｔｈＲｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ ０ｆＣＥＴＣ，ｗ ２１４０３５，Ｃｈｉｎａ； ｌ Ｉ ３． Ｐ Ｆｉｆｔｈ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｉｎｆｏｒｍａｔｉｏｎ Ｉｎｄｕｓｔｒｙ Ｍｉｎｉｓｔｒｙ，Ｇｕａｎｇｚｈｏｕ ５１０６１０，Ｃｈｉｎａ ｊ
Ａｂｓｔｒａｃｔ：Ｈｏｔ－ｃａｒｒｉｅｒ ｉｓ ａ ｈｏｔｓｐｏｔ ｉｎ ｄｅｖｉｃｅ ｒｅｌｉａｂｉｌｉｔｙ ｒｅｓｅａｒｃｈ．Ｈｏｔ－ｃａｒｒｉｅｒ ｍｏｓｔｌｙ ｉｎｄｕｃｅｄ ｄｅｖｉｃｅ ｄｅｇｒａｄａｔｉｏｎ ｅｓｐｅ－
ｄａｌｌｙ ｆｏｒ ｓｕｂ－ｍｉｃｒｏｎ ｐｒｏｃｅｓｓ．Ｉｔ ｉｓ ｖｅｒｙ ｕｓｅｆｕｌ ｆｏｒ ｄｅｓｉｇｎ ａｎｄ ｐｒｏｃｅｓｓ ｍａｎｕｆａｃｔｕｒｅ ｂｙ ｔｈｅ ｒｅｓｅａｒｃｈｉｎｇ ｏｆ ｆａｉｌｕｒｅ
ｍｅｄ＇ｌａｎｉｓｍ ａｎｄ ｍｏｄｅｌ Ｉｎ ｔｈｉｓ ｐａｐｅｒ，ｆｏｒ ｄｉｆｆｅｒｅｎｔ ＮＭ｜０ＳＦＥＴ ｔｈ ｄｉｆｅｒｅｎｔ ｇａｔｅ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ，ｗｅ ｄｉｄ ａｃｃｅｌｅｒａｔｅ
ｓｔｒｅｓｓｉｎｇ ｅｘｐｅｒｉｍｅｎｔｓ ａｔ ｓｔｅａｄｙ ｐｒｏｃｅｓｓ ｌｉｎｅ Ｕｓｉｎｇ ｔｈｅ ｒｅｌａｔｅｄ ｍｏｄｅｌ ｐａｒａｍｅｔｅｒｓ ｐｉｃｋｅｄ ｕｐ。ｗｅ ｃａｎ ｅｓｔｉｍａｔｅ ｔｈｅ ｌｉｆｅ－
MOSFET器件热载流子效应SPICE模型
MOSFET器件热载流子效应SPICE模型
戴佼容;刘斯扬;张春伟;孙陈超;孙伟锋
【摘 要】为了预测MOSFET器件在热载流子效应影响下的退化情况,建立了一套描述MOSFET器件热载流子效应的可靠性SPICE模型.首先,改进了BSIM3v3模型中的衬底电流模型,将拟合的精确度提高到95％以上.然后,以Hu模型为主要理论依据,结合BSIM3v3模型中各参数的物理意义及其受热载流子效应影响的物理机理,建立了器件各电学参数在直流应力下的退化模型.最后,依据准静态方法将该模型应用于热载流子交流退化模型中.实验数据显示,直流和交流退化模型的仿真结果与实测结果的均方根误差分别为3.8％和4.5％.该模型能准确反映MOSFET器件应力下电学参数的退化情况,且为包含MOSFET器件的电路的性能退化研究提供了模拟依据.
【期刊名称】《东南大学学报（自然科学版）》
【年(卷),期】2015(045)001
【总页数】5页(P12-16)
【关键词】MOSFET;热载流子效应;退化
【作 者】戴佼容;刘斯扬;张春伟;孙陈超;孙伟锋
【作者单位】东南大学国家专用集成电路系统工程技术研究中心,南京210096;东南大学国家专用集成电路系统工程技术研究中心,南京210096;东南大学国家专用集成电路系统工程技术研究中心,南京210096;东南大学国家专用集成电路系统工程技术研究中心,南京210096;东南大学国家专用集成电路系统工程技术研究中心,南京210096 【正文语种】中 文
【中图分类】TN322
随着VLSI超大规模集成电路向深亚微米方向发展,器件沟道长度、结深和栅氧厚度等结构参数不断减小,但同时电源电压并未能随之等比减小,从而导致沟道区的横向和纵向电场显著增强,器件热载流子效应更加明显[1-2],电学特性(如阈值电压Vth、导通电阻Ron及饱和器件电流Idsat等)的退化更加严重.热载流子效应严重影响了深亚微米尺寸器件的可靠性和寿命,已经成为当今集成电路进一步往小尺寸发展的瓶颈.目前,已有大量关于MOSFET器件热载流子效应退化机理的研究[3-4],但对于能够描述MOSFET器件热载流子可靠性的SPICE模型涉及较少.实际上,SPICE模型是工艺代工厂和电路设计者之间的桥梁;基于MOSFET器件的SPICE模型,可以通过仿真手段来预测器件电学参数的变化,从而提前估算器件及相关集成电路的寿命.
hci热载流子效应可靠性测试方法JESD
hci热载流子效应可靠性测试方法JESD
从上面的模型我们可看出当温度增大时， E_{aa}/kT 减小，
exp(E_{aa}/{kT}) 减小。但 I_{sub} 随着温度的升高会减小，而有
N 这个指数的影响， I_{sub}^{-N} 增大，且增大程度会高于
exp(E_{aa}/{kT}) 的减小量，总体来看TTF会增大，温度升高，器件的寿命时间延长。
I_{sub}为什么随着温度升高减小呢？
I_{sub}=C_{1}\bullet I_{d} \bullet
exp(-\varphi_{i}/q\lambda E_{m})
C_{1} 是常量， I_{d} 是沟道电流， \varphi_{i} 碰撞离子能，
\lambda 电子平均自由程， E_{m} 是沟道电场。电子的平均自由程是指电子在器件中的平均自由运动的距离。随着器件环境温度升高，电子的平均自由程减少，器件的衬底电流下降，电子在沟道中碰撞离化的几率降低，热载流子注入效应减弱。
低温下，Si原子的振动变弱，衬底中运动的电子与硅原子间的碰撞减少，电子的自由程增加，从电场中获得的能量增加，容易产生热电子，提高注入氧化层的概率。另外，也容易发生碰撞产生二次电子，这些二次电子成为热电子，使注入到氧化层中的热电子进一步增多，导致低温下热电子注入效应增强。
热载流子效应解决方法
热载流子效应解决方法
一。
热载流子效应可是个让电子器件头疼的问题。简单说，就是在高电场下，载流子获得了过高的能量，导致器件性能变差，甚至损坏。那咋解决呢？
1.1 优化器件结构。
就像盖房子，结构得合理。比如说，减小沟道长度、降低电场强度，这就好比给载流子修了条宽敞平稳的路，让它们跑得顺顺当当，不那么容易“撒野”。
1.2 采用新材料。
材料是关键啊！找那些能抗热载流子“折腾”的新材料，比如高介电常数的材料，就像给器件穿上了一层坚固的铠甲，能抵挡住热载流子的“攻击”。
二。
除了上面说的，还有别的招儿。
2.1 控制工作条件。
别让器件太累，给它一个合适的工作环境。控制电压、电流，别让它们超过器件能承受的范围，这叫“量力而行”。
2.2 引入缓冲层。
就像给器件加个“减震垫”，缓冲层能缓解电场的冲击，让热载流子不那么“疯狂”。
2.3 改进制造工艺。
工艺得精细，不能马虎。提高制造的精度和纯度，减少缺陷，让热载流子没机会“钻空子”。 三。
最后再聊聊其他方面。
3.1 电路设计。
在电路设计上多下功夫，合理布局，分担压力，别让某个器件“独挑大梁”，大家一起干活儿，热载流子的影响就能减小。
3.2 监测与保护机制。
要时刻盯着器件的状态，有个风吹草动就能及时发现。就像给器件找了个“保镖”，一有危险马上采取保护措施，把损失降到最低。
解决热载流子效应得多措并举，从结构、材料、工作条件、制造工艺、电路设计到监测保护，一个都不能少。只要咱们用心，就能让电子器件稳稳当当工作，不被热载流子给“坑”了！
SiCMOSFET栅氧化层缺陷机理及改善措施
SiCMOSFET栅氧化层缺陷机理及改善措施
SiCMOSFET栅氧化层缺陷机理及改善措施
一、引言
随着半导体技术的不断发展，SiCMOSFET（碳化硅金属 -
氧化物 - 半导体场效应晶体管）在功率电子领域展现出了巨大的应用潜力。栅氧化层作为SiCMOSFET的关键组成部分，其性能对器件的可靠性和电学特性有着至关重要的影响。然而，栅氧化层中存在的缺陷会导致一系列问题，如漏电增加、阈值电压漂移等，因此深入研究栅氧化层缺陷机理并探索有效的改善措施具有重要的理论和实际意义。
二、SiCMOSFET栅氧化层缺陷机理
（一）氧化层生长过程中的缺陷
1. 界面态缺陷
在SiC与栅氧化层的界面处，由于原子排列的不连续性和化学键的差异，容易形成界面态。这些界面态会捕获电子或空穴，影响载流子的传输和器件的电学性能。在氧化层生长过程中，SiC表面的粗糙度、杂质吸附等因素都会加剧界面态缺陷的形成。
2. 氧化层中的本征缺陷
氧化层生长过程中可能会引入本征缺陷，如氧空位和硅间隙原子。氧空位会导致氧化层中的电荷不平衡，增加漏电通道；硅间隙原子则可能会影响氧化层的晶体结构，降低其绝缘性能。这些本征缺陷的形成与氧化工艺条件密切相关，如氧化温度、氧化气体流量等。
（二）热应力导致的缺陷
1. 热膨胀系数失配
SiC和栅氧化层的热膨胀系数存在较大差异。在器件的工作过程中，温度变化会导致两者之间产生热应力。这种热应力会使氧化层产生裂纹或变形，从而破坏氧化层的完整性，增加漏电的可能性。
2. 热载流子注入效应
高温环境下，器件中的载流子具有较高的能量，可能会注入到栅氧化层中。这些热载流子会与氧化层中的原子发生碰撞，产生缺陷，如产生新的界面态和晶格损伤。热载流子注入效应会随着器件工作温度的升高和工作电压的增大而加剧。
（三）电场作用下的缺陷
1. 电介质击穿
在高电场作用下，栅氧化层可能会发生电介质击穿。当电场强度超过氧化层的击穿电场时，氧化层中的电子会获得足够的能量，发生雪崩倍增效应，导致氧化层被击穿。电介质击穿会使氧化层失去绝缘性能，造成器件短路。 2. 电场诱导的缺陷迁移
hci热载流子效应可靠性测试方法JESD 2
hci热载流子效应可靠性测试方法JESD
HCI热载流子效应可靠性测试方法JESD是一种用于评估集成电路的可靠性的方法。JESD（Joint Electron Devices Engineering Council）成立于1958年，是一个由美国电子行业的几个关键成员组成的委员会。在热载流子效应可靠性测试中，JESD提供了一系列标准和指南，以确保芯片在高温、高电流等极端条件下的可靠性。
HCI（Hot Carrier Injection）是一种芯片在高电场和高温环境下的退化模式，会导致芯片性能的损坏。为了评估芯片的可靠性，需要对芯片进行热载流子效应可靠性测试。
JESD标准中的热载流子效应可靠性测试方法包括以下几个步骤：
1.确定测试条件：首先，需要确定测试电压和测试温度。通常，测试电压要高于芯片的常规工作电压，以模拟电路在电压过载条件下的反应。测试温度应选择高于芯片的最高工作温度。
2.制备测试芯片：在测试芯片上设置电路，以便能够测量并观察热载流子效应的反应。电路应包括用于测量芯片性能退化的关键指标的传感器，如电流、电压和温度传感器。
3.运行测试程序：在设定的测试条件下运行测试芯片，并记录芯片的性能指标。这些指标可以包括电流漏失、速度减慢、电压变化等。
4.分析测试数据：根据测试程序记录的数据，分析芯片在热载流子效应下的性能退化情况。可以使用统计方法或者建立模型来分析和预测芯片的可靠性。 5.修订设计：根据测试结果，对芯片的设计进行修订，以提高芯片在热载流子效应下的可靠性。可能需要改变电路结构、材料选择或制造工艺等。
6.重复测试：对修订后的芯片再次进行热载流子效应可靠性测试，以确认改进是否有效。如果测试结果仍然不满足要求，需要继续进行修订和测试。
通过以上步骤，JESD热载流子效应可靠性测试方法可以评估芯片在热载流子效应下的可靠性，并提供指导改进设计和制造过程的建议。这有助于确保芯片在极端条件下的性能和可靠性，提高芯片的使用寿命和可靠性。
N-LDMOS热载流子注入效应的分析和优化
第３０卷第４期 ２００７年８月 电子器件 Ｃｈｉｎｅｓｅ Ｊｏｕｒｎａｌ Ｏｆ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｖｏ１．３０ Ｎｏ．４ Ａｕｇ．２００７
Ｈｏｔ Ｃａｒｒｉｅｒ Ｉｎｊ ｅｃｔｉｏｎ Ｅｆｆｅｃｔ Ａｎａｌｙｓｉｓ ａｎｄ Ｏｐｔｉｍｉｚａｔｉｏｎ ｆｏｒ Ｎ－ＬＤＭＯＳ
ＷＡＮＧ Ｗｅｎ－ｂｏ ，ＳＯＮＧＬｉ—ｍｅｉ ，ＷＡＮＧ Ｘｉａｏ—ｈｕｉ ，ＤＵＨｕａｎ ，ＳＵＮＧｕｉ—ｐｅｎｇ ，１．Ｉｎｓｔｉｔｕｔｅ ｏｆＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ ｏ， ｉｎｅｓｅ Ａｃａｄｅｍｙ ｏｆ Ｓｃｉｅｎｃｅｓ，ＢｅＯｉｎｇ １０００２９， ｉｎａ 、 ２．ＨＶＰｒｏｃｅｓｓ Ｄｅｐａｒｔｍｅｎｔ，ＤｅｖｉｃｅＤｅｖｅｌｏｐｍｅｎｔ Ｄｅｐａｒｔｍｅｎｔ，Ｒｅｌｉａｂｉｌｉｔｙ／ＦａｉｌｕｒｅＡｎａｌｙｓｉｓ Ｌａｂ ＣＳＭＣ，Ｗｕｘｉ Ｊｉａｎｇｓｕ ２１４０００，Ｃ＾ｉｎａ，
Ａｂｓｔｒａｃｔ：ＨＣＩ（ＨＯｔ Ｃａｒｒｉｅｒ Ｉｎｊｅｃｔｉｏｎ）ｅｆｆｅｃｔ ｏｆ Ｎ—ＬＤＭＯＳ ｄｅｖｉｃｅ ｉＳ ｓｔｕｄｉｅｄ．Ｍｅｃｈａｎｉｓｍ ｏｆ ｈｏｗ ｔｈｅ ＨＣＩ ｅｆｆｅｃｔ ｃｏｍｅｓ ｉｎｔｏ ｂｅｉｎｇ，ｅｆｆｅｃｔ ｏｎ ｔｈｅ ｐｅｒｆｏｒｍａｎｃｅ ａｎｄ ｒｅｌｉａｂｉｌｉｔｙ ｏｆ ｔｈｅ ｄｅｖｉｃｅ ａｒｅ ａｎａｌｙｚｅｄ ａｎｄ ｍｅｔｈｏｄｓ ｔｏ ｉｍｐｒｏｖｅ ＨＣＩ ｅｆｆｅｃｔ ａｒｅ ｐｒｏｐｏｓｅｄ．Ｔｏ ｄｅｐｒｅｓｓ ＨＣＩ ｅｆｆｅｃｔ，ｗｅ ｓｉｍｕｌａｔｅ ｔｈｅ Ｎ—ＬＤＭＯＳ ｈｉｇｈ ｖｏｌｔａｇｅ ｐｒｏｃｅｓｓ ｗｉｔｈ ＩＳＡ ｏｆｆｅｒｅｄ ｂｙ ＣＳＭＣ ａｎｄ ａｄｊ ｕｓｔ ｄｅｖｉｃｅ ｓｔｒｕｃｔｕｒｅ ａｃｃｏｒｄｉｎｇ ｔｏ ｔｈｅ ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔ．Ｂｙ ｌｅｎｇｔｈｅｎｉｎｇ ｆｉｅｌｄ ｐｌａｔｅ，ｄｒｉｆｔ ｒｅｇｉｏｎ ａｎｄ Ｎ～ｗｅｌｌ ｏｖｅｒｌａｐ ｏｎ ａｃｔｉｖｅ ｒｅｇｉｏｎ，ｗｅ ｏｂｓｅｒｖｅ ｔｈａｔ ｕｎｄｅｒ ｔｈｅ ｓａｍｅ ｓｔｒｅｓｓ，ｔｈｅ ｓｕｂｓｔｒａｔｅ ｃｕｒｒｅｎｔ Ｉ 曲ｔｈａｔ ｒｅｐｒｅｓｅｎｔｓ ｔｈｅ ＨＣＩ ｅｆｆｅｃｔ ｆａｌｌｓ ｔｏ １／１０ ｏｆ ｔｈａｔ ｂｅｆｏｒｅ ｏｐｔｉｍｉｚａｔｉｏｎ．ＨＣＩ ｅｆｆｅｃｔ ｉｓ ｇｒｅａｔｌｙ ｉｍｐｒｏｖｅｄ． Ｋｅｙ ｗｏｒｄｓ：ＬＤＭＯＳ；ＨＣＩ（ｈｏｔ ｃａｒｒｉｅｒ ｉｎｊｅｃｔｉｏｎ）；ｒｅｌｉａｂｉｌｉｔｙ ＥＥＡＣＣ：２５５０
抑制半导体器件的短沟道效应的方法
抑制半导体器件的短沟道效应的方法
（1）影响阈值电压的短沟、窄沟效应
沟道长度减小到一定程度后,源、漏结的耗尽区在整个沟道中所占的比重增大,栅下面的硅表面形成反型层所需的电荷量减小,因而阈值电压减小。同时衬底内耗尽区沿沟道宽度侧向展宽部分的电荷使阈值电压增加。当沟道宽度减小到与耗尽层宽度同一量级时，阈值电压减小变得十分显著。短沟道器件阈值电压对沟道长度的变化非常敏感。
（2）迁移率场相关效应及载流子速度饱和效应
低场下迁移率是常数,载流子速度随电场线性增加。高场下迁移率下降,载流子速度达到饱和,不再与电场有关。速度饱和对器件的影响一个是使漏端饱和电流大大降低，另一个是使饱和电流与栅压的关系不再是长沟道器件中的近平方关系，而是线性关系。
（3）影响器件寿命的热载流子效应
器件尺寸进入深亚微米沟长范围，器件内部的电场强度随器件尺寸的减小而增强,特别在漏结附近存在强电场，载流子在这一强电场中获得较高的能量，成为热载流子。热载流子在两个方面影响器件性能:1)越过Si-SiO2势垒，注入到氧化层中，不断积累，改变阈值电压，影响器件寿命；2)在漏附近的耗尽区中与晶格碰撞产生电子空穴对，对NMOS管，碰撞产生的电子形成附加的漏电流，空穴则被衬底收集，形成衬底电流，使总电流成为饱和漏电流与衬底电流之和。衬底电流越大，说明沟道中发生的碰撞次数越多，相应的热载流子效应越严重。热载流子效应是限制器件最高工作电压的基本因素之一。
（4）亚阈特性退化，器件夹不断 亚阈区泄漏电流使MOSFET器件关态特性变差，静态功耗变大。在动态电路和存储单元中，它还可能导致逻辑状态发生混乱。因而由短沟道引起的漏感应势垒降低(DIBL)效应成为决定短沟道MOS器件尺寸极限的一个基本物理效应。
DIBL效应是指，当漏极加上高电压时。由于栅很短，源极同时受到漏极电场的影响，在此电场影响下，源结势垒降低。且漏极耗尽层扩展，甚至跟源结的耗尽区相连，至使器件无法关断。
第一次综述热载流子注入效应对MOS器件性能的影响讲解
综述报告-热载流子效应及其对器件特性的影响
- 1 -
热载流子效应及其对器件特性的影响
组长：尹海滨 09023105 整合资料撰写综述
组员：马祥晖 09023106 查找问题三资料
王小果 09023128 查找问题二资料
李洋 09023318 查找问题一资料
综述报告-热载流子效应及其对器件特性的影响
- 2 - 目录
一 绪论————————————————————————————————3
二 正文主题——————————————————————————————4
1 热载流子与热载流子注入效应—————————————————————4
1.1载流子的概念
1. 2热载流子的概念及产生
1. 3热载流子注入效应
1.4热载流子效应的机理
2 热载流子注入效应对MOS器件性能的影响———————————————6
2.1热载流子对器件寿命的影响
2. 2热载流子效应的失效现象
2.2.1雪崩倍增效应
2.2.2阈值电压漂移
2.2.3 MOSFET性能的退化
2.2.4寄生晶体管效应
2.3热载流子注入对MOS结构C-V和I-V特性的影响
2.3.1热载流子注入对MOS结构C-V特性的影响
2.3.2热载流子注入对MOS结构I-V特性的影响
3 提高抗热载流子效应的措施——————————————————————10
3.1影响热载流子效应的主要因素
3.2提高抗热载流子效应的措施
三 结论————————————————————————————————12
四 主要参考文献————————————————————————————12
综述报告-热载流子效应及其对器件特性的影响
- 3 - 一 绪论
随着科学技术的发展，半导体器件在未来将会有着良好的发展前景，据世界半导体贸易统计歇会（WSTS）日前发布的一份预测报告，世界半导体市场发展未来三年将会保持两位数的增长，这份报告中还表明，全球半导体业之所以能保持高增长，集成电路IC芯片的高需求功不可没，给全球半导体业注入了新的活力。在最近三年里，三网融合的大趋势有力的推动着芯片业的发展。无论是在移动通信业，无线数据传输业，还是PC机芯片都有着良好的发展趋势。而缩小芯片体积和提高芯片性能是阻碍集成电路发展的两大重要因素，为了进一步缩小芯片体积，科学家们正在研制一系列的采用非硅材料制造的芯片，例如砷化镓，氮化镓等；另外芯片器件性能的提高也是重中之重，其中芯片器件可靠性是衡量其性能的重要指标，尤其是在航天，航海等军事方面尤为重要。