实验十集成单稳态触发及其应用电路
实验十 集成单稳态触发及其应用电路
一、实验目的
1、熟悉单稳态触发器的内部结果和工作原理
2、了解单稳态触发器与前面介绍的触发器的不同之处
3、学会它的参数计算
二、预习要求
1、预习由门电路组成的单稳态触发器的工作原理
2、了解74LS141集成单稳态触发器的内部结构和工作原理
3、区别集成单稳态触发器与其他触发器的不同之处
三、实验原理
1、单稳态触发器的特点
（1）电路有一个稳态一个暂态
（2）在外来触发信号作用下，电路由稳态翻转到暂稳态
（3）暂稳态是一个不能长久保持的状态，由于电路中RC延时环节的作用，经过一段时间后，
电路会自动返回到稳态。暂稳态的持续时间取决于RC电路的参数值．
2、集成单稳74121的组成和工作原理
电路由触发信号控制电路、微分型单稳态触发器以输出脉冲电路组成。实际管脚如图10-1
图 10-1 74121功能管脚图
3、TTL集成器件74121是一种不可重复触发集成单稳态触发器，它的触发和定时方式如下：
（1）触发方式：若A1、A2两个输入中有一个或两个为低电平，B发生由0到1的正跳变若
B和A1、A2中的一个为高电平，输入中有一个或两个产生由1到0的负跳变，如表10-1示
表 10-1
输入 输出
A1 A2 B Q /Q
L X H L H
X L H L H
X X L L H
H H X L H
H 下降沿 H
下降沿 H H
下降沿 下降沿 H
L X 上升沿
X L 上升沿
（2）定时
单稳态电路的定时取决于定时电阻和定时电容的数值。74121的定时电容连接在芯片的
10、11引脚之间。若输出脉冲宽度较宽，而采用电解电容时，电容C的正极接在输入脚10。
对于定值电阻，使用者可以有两种选择：利用内部定时电阻（2K），此时将9号引脚接至电
源14脚。当采用外节定时电阻（1.4—40K）此时，9脚悬空，电阻接在11、14脚之间。
4、利用两片74121组成多谐振荡器如图10-2所示
（1）工作原理：设当电路处于Q1=0，Q2=0时，将开关S打开，电路开始振荡，其工作过程
如下：在起始时，单稳态触发器1的A1为低电平，开关S打开瞬间，B端产生正跳变，单
稳1被触发，Q1输出正脉冲，其脉冲宽度0.7R1C1，当单稳1暂稳态结束时，Q1的下降沿触
发单稳2，Q2端输出正脉冲，此后，Q2的下降沿又触发单稳1，如此周而复始地产生振荡，
其振荡周期为T=0.7（R1C1+R2C2）
图 10-2 由74121构成的多谐振荡器
四、实验步骤与要求
１．在预习阶段，按本实验要求设计好实验线路（包括计算选择好相应的电阻和电容）．
２．按所设计的电路图接线．
３．按所给定的要求，输入给定信号，检测其输出信号，是否满足设计要求．
４．调整外置电容或电阻值，检测其单稳态时间是否按规律进行变化．
５．写出实验报告．
实验思考
1、如果触发脉冲宽度大于单稳态触发器输出脉冲，电路会产生什么现象？应如何解决？
2、用集成单稳74121产生输出脉宽等于3ms的脉冲信号，如采用内部定时电阻，试问外接
电容Cext应取何值？
单稳态触发器
《数字电子技术》
2.1 微分型单稳态触发器 2.2 集成单稳态触发器 2.3 单稳态触发器的应用
单元2 单稳态触发器
引言
《数字电子技术》
单稳态触发器是输出有一个稳态和一个暂稳态的电路。 它不同于触发器的双稳态。单稳态触发器在无外加触发信 号时处于稳态。在外加触发信号的作用下，电路从稳态进 入到暂稳态，经过一段时间后，电路又会自动返回到稳态。 暂稳态维持时间的长短取决于电路本身的参数，与触发信 号无关。单稳态触发器在触发信号的作用下能产生一定宽 度的矩形脉冲，广泛用于数字系统中的整形、延时和定时。
单元2 单稳态触发器
2.1 微分型单稳态触发器
1、工作原理
《数字电子技术》
（1）稳态
在无触发信号（uI为高电平）且R＜ ROFF时，G2门关闭，uO2输出高电平；G1门 全1出0，uO1为低电平，电路处于稳态。
工作波形
单元2 单稳态触发器
2.1 微分型单稳态触发器
1、工作原理
《数字电子技术》
（2）暂稳态
tW ≈ 0.7RC 在应用微分型单稳态触发器时对触发信号uI的脉宽和
周期要有一定的限制。即要求脉宽要小于暂稳态时间，周 期要大于暂稳态加恢复过程时间，这样才能保证电路正常 工作。
单元2 单稳态触发器
2.2 集成单稳态触发器
《数字电子技术》
集成单稳态触发器根据工作状态的不同可分为不可重复触发和可重复
逻辑符号
引脚排列
单元2 单稳态触发器
2.2 集成单稳态触发器
《数字电子技术》
74LS121的 功能表
1、触发脉冲 74LSl21有两种触发方式，可以上升沿触发，也可下降沿触发。
（1）上升沿触发时，触发脉冲应从B端输入，且A1和A2中至少有一 个为低电平。此时，电路由稳态翻转W延时即可得一负脉冲 。因此利
单稳态触发器
单稳态触发器特点：电路有一个稳态、一个暂稳态。
在外来触发信号作用下，电路由稳态翻转到暂稳态。
暂稳态不能长久保持，由于电路中RC延时环节的作用，经过一段时间后，电路会自动返回到稳态。
暂稳态的持续时间取决于RC电路的参数值。
单稳态触发器的这些特点被广泛地应用于脉冲波形的变换与延时中。
一、门电路组成的微分型单稳态触发器1. 电路组成及工作原理微分型单稳态触发器可由与非门或或非门电路构成，如下图。
与基本RS触发器不同,(a)由与非门构成的微分型单稳态触发器 (b)由或非门构成的微分型单稳态触发图6.7微分型单稳态触发器构成单稳态触发器的两个逻辑门是由RC耦合的，由于RC电路为微分电路的形式，故称为微分型单稳态触发器。
下面以CMOS或非门构成的单稳态触发器为例，来说明它的工作原理。
⑴ 没有触发信号时，电路处于一种稳态没有触发信号时，为低电平。
由于门输入端经电阻R接至，因此为低电平; 的两个输入均为0，故输出为高电平，电容两端的电压接近0V，这是电路的“稳态”。
在触发信号到来之前，电路一直处于这个状态：, 。
⑵ 外加触发信号，电路由稳态翻转到暂稳态当时，的输出由1 0，经电容C耦合，使,于是的输出v02 =1, 的高电平接至门的输入端，从而再次瞬间导致如下反馈过程：这样导通截至在瞬间完成。
此时，即使触发信号撤除（），由于的作用，仍维持低电平。
然而，电路的这种状态是不能长久保持的，故称之为暂稳态。
暂稳态时，，。
⑶ 电容充电，电路由暂稳态自动返回至稳态在暂稳态期间，电源经电阻R和门的导通工作管对电容C充电，随着充电时间的增加增加，升高，使时，电路发生下述正反馈过程（设此时触发器脉冲已消失）：迅速截止，很快导通，电路从暂稳态返回稳态。
, 。
暂稳态结束后，电容将通过电阻R放电，使C上的电压恢复到稳定状态时的初始值。
在整个过程中，电路各点工作波形如图6.8所示。
图6.8 微分型单稳态触发器各点工作波形2. 主要参数的计算(1) 输出脉冲宽度暂稳态的维持时间即输出脉冲宽度，可根据的波形进行计算。
单稳态电路应用实例(五款单稳态电路应用)
单稳态电路应用实例（五款单稳态电路应用）
单稳态电路应用实例一
我们以555集成电路为核心和少量元器件组成的单稳态电路即可实现自动延时照明灯（用发光二极管LED取代）控制（图五）。
图六的工作给出如下：按一下SB，“2”脚输入一个低于脉冲，触发电路翻转到暂稳态，“3”脚输出高电平，LED立即点亮，延续近3秒后自动熄灭。
同时，通过电阻R1开始给电容C1充电，当电容两端电压充到C时，电路又恢复到稳态，几乎同时，电容C1被放电。
电路等待下次触发脉冲的到来，改变电路中电阻
R1、电容C1的数值，可方便地调整延时时间即暂稳态的宽度。
我们可以在上述电路的基础上，通过555输出驱动功率晶体管，可以实现大功率的工作环境。
在大型农业选种、加工和农场粮食分选过程中，用到较多的是电动筛，图六给出了光电式功率型电动筛控制原理图。
图六的电路引入了光电耦合器，整个电路工作过程如下：S1闭合时，光电耦合器工作，“2”接地；S1断开时，光电耦合器停止工作，“2”悬空。
该变化通过“2”输入555集成电路，从而控制输出。
在S2闭合的情况下，输出通过功率三极管驱动电动机以控制电动筛的运转。
单稳态电路应用实例二。
单稳态电路
二、单稳态电路单稳态电路只有一个稳定状态。
在外界触发脉冲的作用下，电路从稳态翻转到暂态，在暂态维持一段时间之后，又返回稳态，并在输出端产生一个矩形脉冲。
1、单稳态的电路组成它是由CC7555定时电路构成，电路图为：如图（1）所示它的工作特点：电路只有一个稳定状态；当外界触发脉冲来后，电路从稳态翻转到暂态，并在暂态停留一段时间，而且在输出端产生一个宽度为T W的矩形脉冲。
它的应用：在数字系统中，单稳态电路常用于整形。
即：把不规则的波形转换成宽度、幅度相同的波形。
例1.怎样改变输出脉冲的宽度(即延迟时间)呢？答：有三种方法1.改变电阻R；2.改变电容C；3.改变控制电压端的接法。
例2.如图(1)所示:改变控制电压端(引脚5)的电压值,可改变( ) 答案为：D A.输出电压的高低电平 B.输出电压的周期C.对输出波形无影响D.输出电压的脉冲的宽度第21章单稳态触发器内容提要：单稳态触发器是一种重要的时序数字电路，本章介绍单稳态触发器的电路构成、工作原理、特性和典型应用。
21.1 单稳态触发器21.1.1 概述单稳态触发器也是一种重要的时序逻辑电路，它和双稳态触发器不同，只有一个稳定状态，另一个是暂稳态，经过一段延迟时间后，将自动返回稳定状态。
这个延迟时间一般称为暂稳态时间，是由电路中有关的电阻电容时间常数确定的。
单稳态触发器进入暂稳态要靠触发脉冲的触发才行，有的单稳态触发器是由触发脉冲的上升沿触发翻转的；有的单稳态触发器是靠触发脉冲的下降沿触发翻转的。
在触发方式是单稳态触发器和双稳态触发器的异同见图21-1-1。
双稳输出单稳输出触发触发暂稳时间图21-1-1 单稳态和双稳态触发器触发方式的异同21.1.2 集成单稳态触发器21.1.2.1 集成单稳态触发器简介产品集成单稳态触发器的型号有许多，如74121、74LS122、74LS123、CC4098、CC4538、CC14528、CC14538等，现以74LS122为例加以说明。
集成单稳态触发器
Vcc A3 B 2 A2 A1 B 1 A0 B 0
Vcc A3 B 3
B 0 A0 B 1
16 74LS85 1
9
16 C D4585
9
8
FA > B
1
8
FA = B
FA < B
A>B
FA = B
A>B
A=B
A<B
B3
A=B
GND
B 2 A2
A<B
A1 Vss
退出
常用的全加器集成电路是74LS183，它是包含两个完全独 立的全加器。可实现2位二进制数加法运算。管脚排列如图 4.5.5(a)所示。74LS283则是一个四位二进制加法器，可实现 4位二进制数的加法运算。其管脚排列如图4.5.5(b)所示。
第七讲 数字集成电路及应用
4.5.1 集成编码器 编码器的逻辑功能是将加在电路若干个输入端中的某一个输 入端的信号变换成相应的一组二进制代码输出。常用的编码器 集成电路有8/3线优先编码器和10/4线优先编码器等器件。 图4.5.1(a)是8/3线优先编码器74LS148的管脚排列图。I0～ I7是输入信号输入端，输入8个信号，低电平有效。C、B、A 为三输出端，可组成8组二进制码输出，且为反码输出。在 I0～I7输入端中，优先权排列顺序为I7(最高)……I0（最低）。 74LS148编码器的真值表如表4-1所示。 图4.5.1(b)是10/4线优先编码器74LS147的管脚排列图。该器 件无使能控制端。它有9根输入线I1～I9，4根输出线DCBA， 编码优先权顺序为I9（最高）……I1（最低），输入为低电平 有效，输出为反码输出。74LS147编码器的真值表如表4-2。
第二节 单稳态触发器
＆ ui G1
Q C
＆
Q
ui
R
a
G2 o t
ui o Q o Q tP o c
Q t
o
Q t tP
t
o
t b
t
积分型单稳态触发器
ui
1
R
＆
Q
C
13-9 积分型单稳态触发器
二、单稳态触发器的应用
单稳态触发器可广泛应用于： 脉冲的整形 定时 延时
单稳态触发器作定时电路的应用
ui uo o uA tP o uA uB 单稳电路 o ui a o b 13-10 单稳态触发器作定时电路的应用 a.逻辑图 b.波形图 t tP ＆ t
t
uB
单稳态触发器延时
a
tP
三、集成单稳态触发器
主要参数
（1）正向阈值电压UT＋ （2）负向阈值电压UT－ （3）输入脉冲上升或下降速度 （4）输入脉冲宽度tw （5）外接定时电阻Rext （6）外接定时电容
CT74121集成单稳态触发器
第二节 单稳态触发器
一、TTL与非门组成的微分型单稳态触发器
二、单稳态触发器的应用 三、集成单稳态触发器
一、TTL与非门组成的微分型单稳态触 发器
1.电路组成 图13-8所示两个与非门G1和G2 首尾相接，G1到G2用RC微分电路耦合，G2到G1直
接耦合。RC微分电路完成暂稳态的定时。该电路
集成触发器功能测试及应用
六. 创新实验内容
利用集成D触发器74LS74设计一个十进制加法计数
器（同步和异步均可），画出实验电路图，自拟实验步
骤和测试方法。
七.实验报告要求
1. 整理实验数据及表格，说明触发器的逻辑功能 及触发特点并说明防抖动电路的工作原理。 2. 画出示波器观察计数器的输出波形图，说明计 数器输出波形与CP脉冲的关系。 3. 分析同步计数器与异步计数器的工作特点并记 录延迟时间的测试结果。 4. 总结实验过程中遇到的问题及解决问题的方 法。 5. 回答思考题。
74LS74的触发边沿。
表2
R 0 1 1 1 1 1 S 1 0 1 1 1 1 D × × 0 0 1 1 Qn × × 0 1 0 1 Q n+1
图3
3. 集成JK触发器74LS112组成的计数器测试 74LS112是下降沿触发的双JK触发器，具有置数和清零 功能，其管脚排列如图4 。
图4
（ 1 ）由集成与非门 74LS00 组成的电路如图 1 所示，根据输 入信号R、S的不同的输入状态的变化，测试触发器输出 Q 和 Q 的状态，并填入表1 。
Q Q Q Q
表1
S 1 1 Q Q
R
G1 & & G2 R
1 S1
R (a) 图1
S (b)
注意观察当R、S输入触发信号同时由00变化到11时，输出和 状态变化情况；观察当R、S输入触发信号不同时由00变化到 11时，输出和状态变化情况。体会触发器状态“不定”和 “不变”的含义。
八. 思考题
1. 异步时序逻辑电路的缺点是什么？ 2. 如何采用D触发器构成JK触发器？试画出电路图。 3. 试设计一时序脉冲产生电路，要求输出Y0、Y1、Y2、Y3 与输入时钟CP脉冲满足图7 所示的时序关系。 4. 试设计一单脉冲产生电路，要求按下按键开关，输出 脉冲为上升沿；按下按键开关不动，输出脉冲为高电平； 松下按键开关，输出脉冲为下跳沿；松下按键开关，输出 脉冲为低电平。要求该电路防抖动、且有一定的带负载能力。
器件实验报告八—555集成定时器及其应用
555集成定时器及其应用实验报告一、实验内容与目的1.单稳态触发器功能的测试,对于不同的外界元件参数，测定输出信号幅度和暂稳时间。
2.多谐振荡器功能的测试与验证，给定一个外界元件，测量输出波形的频率、占空比，并且计算理论值，算出频率的相对误差。
实验仪器：自制硬件基础电路实验箱，双踪示波器，数字万用表，集成定时器NE555 2片；电阻100kΩ、10kΩ各2只；51kΩ、5.1kΩ、4.7kΩ各1只；电容30μF、10μF、0.1μF、2200pF各1只；电位器100kΩ1只；元器件：LM555。
二、实验预习内容：本实验旨在了解555定时器的内部结构和工作原理：单稳态触发器、多谐振荡器的工作原理。
实验资料：（1）构成单稳态触发器电路如下图所示，接通电源→电容C充电（至2/3Vcc）→RS触发器置0→Vo =0，T导通，C放电，此时电路处于稳定状态。
当2加入VI<1/3Vcc时，RS触发器置1，输出Vo=1，使T 截止。
电容C开始充电，按指数规律上升，当电容C 充电到2/3Vcc时，A1翻转，使输出Vo=0。
此时T又重新导通，C很快放电，暂稳态结束，恢复稳态，为下一个触发脉冲的到来作好准备。
其中输出Vo脉冲的持续时间tw=1.1RC,一般取R=1kΩ--10MΩ，C>1000PF,只要满足VI的重复周期大于tp0 ,电路即可工作，实现较精确的定时。
(2) 多谐振荡器电路如下图所示，电路无稳态，仅存在两个暂稳态，亦不需外加触发信号，即可产生振荡（振荡过程自行分析）。
电容C在1/3Vcc--2/3Vcc之间充电和放电，输出信号的振荡参数为：周期T=0.7 C(R1+2R2)频率f=1/T=1.44/(R1+2R2)C,占空比D=( R1+R2 )/( R1+2R2)。
555电路要求R1与R2 均应大于或等于1kΩ ，使R1+R2 应小于或等于3.3MΩ。
三、实验过程与数据分析1.单稳态触发器逻辑功能的测试。
电子技术实验报告5-触发器及其应用
电子技术实验报告5-触发器及其应用学生实验报告系别电子信息学院课程名称电子技术实验班级 10通信A班实验名称实验五触发器及其应用姓名葛楚雄实验时间 2012年5月16日学号 2010010101019 指导教师文毅报告内容一、实验目的和任务1. 掌握基本RS、JK、T和D触发器的逻辑功能。
2. 掌握集成触发器的功能和使用方法。
3. 熟悉触发器之间相互转换的方法。
二、实验原理介绍触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。
触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。
1、基本RS触发器图14-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。
基本RS触发器具有置“0”、置“1”和保持三种功能。
通常称为置“1”端，因为 =0时触发器被置“1”;SSRRRR为置“0”端，因为=0时触发器被置“0”。
当==1时状态保持，当==0时为不定状态，应当避SS免这种状态。
基本RS触发器也可以用两个“或非门”组成，此时为高电平有效。
图14-1 二与非门组成的基本RS触发器(a)逻辑图 (b) 逻辑符号基本RS触发器的逻辑符号见图14-1(b)，二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。
2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚逻辑图如图14-2所示;JK触发器的状态方程为:n，1nnQ,JQ，KQ图14-2 JK触发器的引脚逻辑图其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
数电实验报告—触发器及其应用
实验三触发器及其应用一、实验目的1、熟悉基本RS触发器、D触发器的功能测试。
2、了解触发器的触发方式及出发特点。
3、熟悉触发器的实际应用。
二、实验设备数字电路实验箱、数字双踪示波器、74LS00、74LS74。
三、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成时序电路的最基本逻辑单元。
也是数字逻辑电路中一种重要的单元电路。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
按其功能可分为RS触发器、JK触发器、D触发器、T和T'触发器。
触发方式有电平触发和边沿触发两种。
1、基本RS触发器是最基本的触发器。
如图所示由二个与非门交叉耦合构成。
具有置“0”、置“1”和“保持”三种功能。
2、D触发器在时钟脉冲CP的前沿（正跳变0 1）发生翻转，具有置0、置1两种功能。
D触发器应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生器等。
四、实验内容1、设计水泵开关要求水位上到B水泵关闭，水位下降到A水泵开启。
（74LS00）设A（B）为0表示水位低于A（B），A（B）为1时水位高于A （B）。
据此可列出真值表：A B RD SD Q0 0 1 0 11 0 1 1 保持1 1 0 1 0RD = B SD = A实现该逻辑功能的电路图如下：2、设计智力竞赛中二人抢答装置，要求先抢答者按下开关同时封锁后抢答者的开关控制，最后由主持人清除灯光显示。
利用74LS00和74LS74实现该设计：3、实现二分频电路二分频波形：。