通用SPI Flash控制器的设计与验证
第３７卷
Ｖｌ０１－３７ 第８期
ＮＯ．８ 计算机工程
Ｃｏｍｐｕｔｅｒ Ｅｎｇｉｎｅｅｒｉｎｇ ２０１ １年４月
Ａｐｒｉｌ ２０１ｌ
・博士论 文・ 文章编号：１００ｏ—３４２８（２０ｌ】）０８—ｏ０２２—０３ 文献标识码；Ａ 中图分类号：ＴＰ３６８．２
通用ＳＰＩ Ｆｌａｓｈ控制器的设计与验证
罗莉，夏军，邓字
（国防科技大学计算机学院，长沙４１００７３）
摘要：为提高ｘ处理器的呵靠性、节省其芯片管脚及功耗，以串行外没接口（ＳＰ１）Ｆｌａｓｈ作为程序加载存储器，设计一款通用的ＳＰＩ ＦＩａｓｈ
控制器，给出其组成结构及具体实现方法。采用基于属性描述语言（ＰｓＬ）的断言检查对该控制器进行功能验证，以降低验证复杂度、提高 验证速度和质量。实验结果证明，其功能覆盖率达到了１００％。
关健词：串行外设接口Ｆｌａｓｈ；Ｆｌａｓｈ控制器；属性描述语占；断言；功能覆盖率；覆盖率驱动的验证
Ｄｅｓｉｇｎ ａｎｄ Ｖｅｒｉｆｉｅａｔｉｏｎ ０ｆ Ｇｅｎｅｒａｌ ＳＰＩ Ｆｌａｓｈ Ｃｏｎｔｒｏｌｌｅｒ
ＬＵＯ Ｌｉ，ＸＩＡＪｕｎ，ＤＥＮＧＹｕ
（Ｃｏｌｌｅｇｅ ｏｆ Ｃｏｍｐｕｔｅｒ，Ｎａｔｉｏｎａｌ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｄｅｆｅｎｓｅ Ｔｅｃｈｎｏｌｏｇｙ，Ｃｈａｎｇｓｈａ ４１００７３，Ｃｈｉｎａ）
［Ａｂｓｔｒａｃｔ｜Ｉｎ ｏｒｄｅｒ ｔｏ ｅｎｈａｎｃｅ ｒｅｌｉａｂｉｌｉｔｙ ｏｆ Ｘ ｐｒｏｃｅｓｓｏｒ ａｎｄ ｓａｖｅ ｉｔｓ ｐｏｗｅｒ ａｎｄ ｃｈｉｐ ｐａｄ，ｔｈｉｓ ｐａｐｅｒ ｄｅｓｉｇｎｓ ａ ｇｅｎｅｒａｌ Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ
ｌｎｔｅｒｆａｃｅ（ＳＰＩ）Ｆｌａｓｈ ｃｏｎｔｒｏｌｌｅｒ，ｗｈｉｃｈ ｔａｋｅｓ ＳＰＩ Ｆｌａｓｈ ａｓ ｐｒｏｇｒａｍ—ｌｏａｄｉｎｇ ｍｅｍｏｒｙ．Ｔｈｅ ｃｏｍｐｏｎｅｎｔ ｓｔｒｕｃｔｕｒｅ ａｎｄ ｒｅａｌｉｚａｔｉｏｎ ｍｅｔｈｏｄ ａｒｅ ｇｉｖｅｎ． Ａｓｓｅｒｔ ｃｈｅｃｋｓ ｏｆ Ｐｒｏｐｅｒｔｙ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｌａｎｇｕａｇｅ（ＰＳＬ）ａｒｅ ｕｓｅｄ ｔｏ ｖｅｒｉｒｙ ｆｕｎｃｔｉｏｎｓ ｏｆ ｔｈｅ ｃｏｎｔｒｏｌｌｅｒ ｔｏ ｄｅｃｒｅａｓｅ ｖｅｒｉｆｉｃａｔｉｏｎ ｃｏｍｐｌｅｘｉｔｙ ａｎｄ ｅｎｈａｎｃｅ ｖｅｒｉｆｉｃａｔｉｏｎ ｑｕａｌｉｔｙ ａｎｄ ｓｐｅｅｄ Ｅｘｐｅｒｉｍｅｎｔａｌ ｒｅｓｕｌｔ ｓｈｏｗｓ ｔｈａｔ ｆｕｎｃｔｉｏｎ ｃｏｖｅｒａｇｅ ｏｆ ｔｈｅ ｃｏｎｔｒｏｌｌｅｒ ｏｂｔａｉｎｓ １００％． ［Ｋｅｙ ｗｏｒｄｓ！Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ ｌｎｔｅｒｆａｃｅ（ＳＰＩ）Ｆｌａｓｈ；Ｆｌａｓｈ ｃｏｎｔｒｏｌｌｅｒ；Ｐｒｏｐｅｒｔｙ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｌａｎｇｕａｇｅ（ＰＳＩ ）；ａｓｓｅｒｔｉｏｎ；ｆｕｎｃｔｉｏｎ ｃｏｖｅｒａｇｅ；
ｃｏｖｅｒａｇｅ—ｄｒｉｖｅｎ ｖｅｒｉｆｉｃａｔｉｏｎ ＤＯＩ：１Ｏ．３９６９／ｊ．ｉｓｓｎ．１０００—３４２８．２０１１．０８．００８
１概述
串行外设接口（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ，Ｓｐ１）是一种高
速的、全双工、同步串行通信接１３，主要用于微处理器、微
控制器和外围扩展芯片之间的连接。ＳＰＩ总线接口使用４根
信号线：串行时钟（ＳＣＫ），串行输入数据线（Ｓ１），串行输出数
据线（ＳＯ）和从设备选择线（ｓｃｓ）。由于ＳＰ１系统接口电路设计 简单、可靠性高，因此已发展成为一种工业标准，有着极为
广泛的应用。
目前有很多具有ＳＰＩ接Ｖ１的芯片，其中，用于微处理器
的程序加载存储器的有Ｘｉｃｏｒ公司Ｘ２５ＸＸＸ系列的 ＥＥＰＲＯＭ【１－２ｌ，￣Ｓｐａｎｓｉｏｎ公司的１０４ ＭＨｚ Ｆｌａｓｈ Ｍｅｍｏｒｙ１３１和ｓＴ
公司的５０ ＭＨｚ Ｆｌａｓｈ Ｍｅｍｏｒｙ 。Ｆｌａｓｈ Ｍｅｍｏｒｙ（简称Ｆｌａｓｈ）
是一种非易失性、高集成度、块擦写的半导体芯片。与ＥＰＲＯＭ
相比，Ｆｌａｓｈ比较方便，不需要用紫外灯光照射法擦除，ＣＰＵ 可以依靠程序擦除Ｆｌａｓｈ中的一部分或者全部数据，反复使
用次数可以达到数万次甚至数十万次，所以，Ｆｌａｓｈ也被用于
代替ＥＥＰＲＯＭ作为微处理器的程序加载存储器。
国防科技大学自主设计的ｘ处理器是一款集成度和复杂 度极高的多核ＳｏＣ芯片，为了提高其可靠性、节省芯片的管
脚和功耗，本文设计了ＣＰＵ内嵌的ＳＰＩ Ｆｌａｓｈ控制器，以支 持通用的ＳＰＩ Ｆｌａｓｈ。ＳＰＩ Ｆｌａｓｈ控制器根据ＣＰＵ请求产生ＳＰＩ 总线控制信号，以实现对Ｆｌａｓｈ存储器的访问。为了提高验
证重用性，采用功能覆盖率驱动的验证方法 ，选用属性描 述语言（Ｐｒｏｐｅｒｔｙ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｌａｎｇｕａｇｅ，ＰＳＬ）断言 ０检查功能
点。经过仿真验证，功能覆盖率达到１００％，表明ＳＰ１ Ｆｌａｓｈ
控制器达到了设计要求。并且将本文设计的ＣＰＵ植入模拟加
速器中，通过执行外挂Ｆｌａｓｈ存储的验证指令，证明其能成 功地从Ｆｌａｓｈ引导启动操作系统，运行应用程序。 ２ ＳＰＩ Ｆｌａｓｈ控制器的设计与实现
本文设计的ＳＰＩ Ｆｌａｓｈ控制器支持状态寄存器的硬件保
护模式（ｗｐ输入为０且状态寄存器的ＳＲＷＤ位为１）和以下厂
商通用的ＳＰＩ Ｆｌａｓｈ命令：ＮＯＲＭＡＬ＿ＲＥＡＤ（普通读），
ＦＡＳＴＲＥＡＤ（快读），ＷＲＥＮ（写使能），ＷＲＤＩ（写禁止），
ＲＥＡＤＳＲ（读状态寄存器），ＷＲＩＴＥ—ＳＲ（写状态寄存器），
ＰＡＧＥＰＲＯＧＲＡＭ（页编程），ＳＥＣＴＯＲ—ＥＲＡＳＥ（扇区擦除）， ＢＵＬＫ ＥＲＡＳＥ（体擦除）和ＲＤ＿ｌＤ（读ＩＤ）。
ＳＰＩ控制器位于ＣＰＵ的ＵＣＢ（Ｕｎｉｏｎ Ｃｏｎｔｒｏｌ Ｂｕｓ）下，ＣＰＵ 通过向ＵＣＢ发出命令报文访问ＳＰＩ控制器。ＵＣＢ总线接口
信号含义如下：（１）ｒｄ—ｒｅｑ—ｖｌｄ，为１代表有效，表示一次ＵＣＢ 读请求。（２）ｗｒ＿ｒｅｑ—ｖｌｄ，为１代表有效，表示一次ＵＣＢ写请 求。（３）ａｄｄｒ—ｉｎ，输入ＵＣＢ报文的ａｄｄｒｅｓｓ域。（４）ｄａｔａ—ｉｎ，输
入ＵＣＢ报文的ｄａｔａ域，包括Ｆｌａｓｈ访问的命令编码和写命令 的数据。（５）ｄａｔａ—ｏｕｔ，返回给读请求的数据。（６）ｒｅｑ—ａｃｐｔｅｄ， 为高表示ＳＰＩ控制器已将当前请求接收（寄存），ＵＣＢ总线接
口模块收到该信号后将发出下一个请求。（７）ｓｉｚｅ—ｉｎ，输入 ＵＣＢ报文的ｓｉｚｅ域，即读写请求的数据长度，一次最多为
８个字节。 ＳＰＩ Ｆｌａｓｈ控制器结构如图１所示，主要包括５个部分：译
码单元，寄存器配置单元，计数器单元，控制状态机，发送
和接收移位控制单元。其中，译码单元的功能是确认接收到 的ＵＣＢ报文经过译码后能映射为Ｆｌａｓｈ的有效编址空间和有
作者简介：罗莉（１９７１一），女，副教授、博士，主研方向：高性能
微处理器，计算机体系结构；夏军，副研究员、博士；邓宇， 助理研究员、博士 收稿日期：２０１０—０９—２０ Ｅ－ｍａｉｌ：ｌｕｏｌｉ＿ｈｉ＠ｓｉｎａ．ｃｏｒｎ
第３７卷第８期 罗莉，夏军，邓宇：通用ＳＰＩＦｌａｓｈ控制器的设计与验证 ２３
效命令，一旦确认是有效的命令，输入接口的控制信号都会 被寄存，然后启动控制状态机工作。寄存器配置单元通过软
件可见的寄存器对ＳＰＩ Ｆｌａｓｈ的读模式和时钟ＳＣＫ进行配置，
即Ｆｌａｓｈ是采用普通读模式还是快速读模式、ＳＣＫ是采用主 时钟的２分频、４分频、１６分频、３２分频还是６４分频。计
数器单元由周期计数器和延迟计数器构成。周期计数器用于
对主时钟（Ｉ／Ｏ时钟）进行计数，它们之间的频率关系由配置寄 存器决定。延迟计数器初值设为４０个周期，以满足厂商要求
的ＳＰＩ Ｆｌａｓｈ ２次命令之问的时问间隔必须大于１００ ｎｓ。
ＵＣＢ总线
要 里 口 口Ｊ １ Ｉ 暑 ｃ口Ｉ 一 ， 日 号 。Ｊ 、 ｒ 、 、 ２ 、 ｒ ｒ ， 千
译码单元 应答电路 十
请求寄存
控制状态机 寄存器配置单元｝— 上 ＋ ＳＰＩ ｌａｓｈ 周期计数器 延迟计数器 ｌ ！制器
、 ｌ 发送和接收移位控制单元
、 ｒ Ｉ ＣＳ ｌ ＳＣＫ ，㈨ ｓ－ｔ ＋ ＋ 、
ＳＰｌ Ｆｌａｓｈ
图１ ＳＰＩ Ｆｌａｓｈ控制器逻辑结构
ＳＰＩ Ｆｌａｓｈ控制器的关键部件是控制状态机，其状态转换
如图２所示。
图２ ＳＰＩ Ｆｌａｓｈ控制状态机的状态转换
ＳＰＩ Ｆｌａｓｈ控制状态机包含如下状态： （１）ＳＰＩ—ＩＤＬＥ，系统复位后的初始状态，在接收ＵＣＢ报
文的有效请求后进入ＳＰＩ—ＡＣＣＥＰＴ状态。
（２）ＳＰＩ—ＡＣＣＥＰＴ，用于接收命令，同时锁存输入的控制
信号。 （３）ＳＰＩ—ＣＯＭＭＡＮＤ—ＢＹＴＥ，用于发送ＳＰ１命令字节，该
状态有３种情况：如果接收的是命令ＰＡＧＥ＿ＰＲＯＧＲＡＭ、
ＳＥＣＴＯＲＥＲＡＳＥ、ＢＵＬＫＥＲＡＳＥ和ＷＲＩＴＥ—ＳＲ，则标志位 ｃｏｍｐｏｕｎｄ—ｃｍｄ被置１，状态机向ＳＰＩ总线发送一个ＷＲＥＮ 命令字节，然后进入ＳＰ１一ＤＥＬＡＹ—ＣＹＣＬＥＳ状态延时等待；
如果接收的是命令ＲＥＡＤ—ＳＲ、ＷＲＩＴＥ—ＳＲ、ＲＥＡＤ—ＩＤ，则
进入ＳＰＩ—ＤＡＴＡ—ＢＹＴＥＳ状态；如果接收的是ＷＲＥＮ、ＷＲＤＩ、
ＢＵＬＫＥＲＡＳＥ，则状态机向ＳＰ１总线发送命令字节，进入
ＳＰＩＡＤＤＲＥＳＳＢＹＴＥＳ０－ＳＰＩＡＤＤＲＥＳＳ～ＢＹＴＥＳ２状态。
（４）ＳＰ１一ＡＤＤＲＥＳＳ—ＢＹＴＥＳ０、ＳＰＩ—ＡＤＤＲＥＳＳ～ＢＹＴＥＳ １、
ＳＰＩＡＤＤＲＥＳＳＢＹＴＥＳ２，用于分别发送ＳＰＩ命令的３个地址
字节。
（５）ＳＰＩ—ＤＵＭＭＹ—ＢＹＴＥ，用于发送执行ＦＡＳＴ—ＲＥＡＤ命 令时需要的Ｄｕｍｍｙ字节。
（６）ＳＰＩ—ＤＡＴＡ—ＢＹＴＥＳ，用于接收或发送数据字节。
（７）ＳＰＩ—ＡＣＫ，用于向ＵＣＢ总线返回应答。
（８）ＳＰｌ—ＤＥＬＡＹ—ＣＹＣＬＥＳ，用于延时ＳＰＩ命令，使２次
ＳＰＩ命令之间的间隔大于１００ ｎｓ。
在ＳＰＩ—ＥＮＤ状态，如果标志位ｃｏｍｐｏｕｎｄ—ｃｍｄ被设置为 ０，则进入ＳＰＩ—ＩＤＬＥ状态；否则，ｃｏｍｐｏｕｎｄ—ｃｍｄ被设置为 １（代表有效），进入ＳＰＩ—ＣＯＭＭＡＮＤ—ＢＹＴＥ状态，同时
ｃｏｍｐｏｕｎｄｃｍｄ被设置为０。每个ＳＰＩ控制命令的执行由若干
个状态组成，如ＦＡＳＴ—ＲＥＡＤ命令经历如下１０个状态：
ＳＰＩＡＣＣＥＰＴ，ＳＰＩＣＯＭＭＡＮＤＢＹＴＥ，ＳＰＩＡＤＤＲＥＳＳ
ＢＹＴＥＳ０， ＳＰ１一ＡＤＤＲＥＳＳＢＹＴＥＳ１， ＳＰ１ＡＤＤＲＥＳＳ— ＢＹＴＥＳ２， ＳＰＩＤＵＭＭＹ—ＢＹＴＥ， ＳＰＩＤＡＴＡ～ＢＹＴＥＳ， ＳＰ１ＡＣＫ，ＳＰＩＤＥＬＡＹＣＹＣＬＥＳ，ＳＰＩＥＮＤ。 发送和接收移位控制单元在周期计数器和控制状态机的
控制下负责发送和接收符合ＳＰＩ时序要求的信号。
３基于断言的验证
ＳＰＩ Ｆｌａｓｈ控制器采用功能覆盖率驱动的验证方法，功能
点属性的说明采用断言描述，当设计违反属性时，断言将报
违反。功能覆盖率用来检查功能属性覆盖的统计结果，目前
SPI参数设置流程
SPI参数设置流程
SPI参数设置流程
Sinic-Tek Vision Technology Co., Ltd.
⽬录
●SPI的测试流程与测试⽬标
●流程与⽬标的简要说明
●参数设置的⼏个⽅式
●常见类型的设置参考值
●实验状况下不良锡膏在炉后的表现●总结
Sinic-Tek Vision Technology Co., Ltd.
SPI的测试流程与测试⽬标
Sinic-Tek Vision Technology Co., Ltd.
流程与⽬标的简要说明
●
SPI 的最终⽬标是通过参数设置来降低炉后产品的短路与空焊锡少的问题,提⾼品质。
●
炉后的短路与空焊产品反馈给SPI 的参数设定.(加严或者放松对应元件的参数)
Sinic-Tek Vision Technology Co., Ltd.●反馈后的SPI 参数设置成为⼀个标准元件库。●
SPI 通过测试与改善来完善标准元件库。
参数设置的⼏个⽅式
●
提前知道客户端对哪些元件有特殊需求。新设备⼀般通过⼚商经验来第⼀次设定产品的参数。
●
根据客户端的实际制程状况来做对应的⼀些实验。可以针对在测试过程中经常报出来的类型标上记号到炉后查看实际的焊接效果来确定参数加严还Sinic-Tek Vision Technology Co., Ltd.是放松。
●
在不断改善中逐渐实现符合客户端状况的⼀套元件SOP 。
常见类型的设置参考值
TYPE
CONDITIONSTYPE CONDITIONS
体积: Under 50% Over 160%⾯积: Under 50% Over 160%⾼度: Under 50% Over 160%Shift X: 30% Shift Y: 30%Bridge setting: 300um
体积: Under 50% Over 160%⾯积: Under 50% Over 160%⾼度: Under 50% Over 160%Shift X: 30% Shift Y: 30%Bridge setting: 200um
基于APB总线的SPI控制器的设计
…………………………一 廑 ＿（（（（＿ｌ
基于ＡＰＢ总线的ＳＰＩ控制器的设计
东南大学集成电路学院符宏利 田 茜 吴金
【摘要】随着以ＩＰ核复用为基础的ＳｏＣ－￣计技术的发展，ｓｏｃ的规模不断扩大，片上各个模块之间的通信问题越来越突 出。本文描述了一个可用于传感器网络核心芯片中＠ＳＰＩ接口模块的设计。该设计可灵活配置为主从机模式，同时配置主机时 可以支持对基带控制器的操作；最后，通过详细的功能验证表明，该设计能满足ＳＰＩ通信协议，性能可靠。 ． 【关键词】基带；ＳＰＩ；接口模块；ＩＰ
１．引言 随着以ＩＰ核复用为基础的ＳｏＣ 设计技术的发展以及对ＳｏＣ设计越来
越高的功能要求，ＳｏＣ的规模不断扩 大，集成的ＩＰ模块不断增多，使得
片上各个模块之间的通信问题越来 越突出，许多通信协议出现了 。
然而，随着处理器需要的外设越来 越多，这时串行总线相比于并行总 线用的接口线数较少的优点就逐渐
显现出来了。当我们需要在集成模
块，比如微控制器和一些低速外设 之间通信时，是没有必要用过于复
杂的协议的 ；此时，ＳＰＩ（Ｓｅｒｉａｌ 通信可靠等优点，比较适合在集成 模块和片上外设以中低速传输数据
的。实现ＳＰＩ协议的ＩＰ核已经成为业 界的设计热点之一［３ 。本文中，我
们将介绍一种可灵活配置为主从机模 式，并在配置主机时可以支持对基带
控制器的操作的ＳＰＩ接口的设计。 ２．ＳＰＩ协议分析（ＳＰＩ工作原
理） ＳＰＩ有两种工作模式 Ｊ：主模式
和从模式；工作在主模式的为Ｍａｓ—
ｔｅｒ，工作在从模式的为Ｓｌａｖｅ。ＳＰＩ 接口信号在两种工作模式下的作用
是不一样的。
Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ，串行外围 只有ＭａＳｔ ｅｒ可以发起数据传 设备）将是很好的选择。它具有电 输。可以通过对Ｍａｓｔｅｒ的数据寄存 路结构简单（只有四根接口线）， 器执行写操作启动数据传输。数据
孳ＭＯ￣Ｉ一 一．．ＪＬＭ ＬＭ ＬＭ ＬＭ ＬＭ ＬＭ．／Ｉ …鞋噩疑罐 稆吕吕吕吕曝 ｌ ｌ『－＿ｆ１．ｓ ｌ——一——一——．Ｉ壮“
SPI、I2C、UART三种串行总线协议的区别和SPI接口介绍（转）
SPI、I2C、UART三种串⾏总线协议的区别和SPI接⼝介绍（转）
SPI、I2C、UART三种串⾏总线协议的区别
第⼀个区别当然是名字：
SPI(Serial Peripheral Interface：串⾏外设接⼝);
I2C(INTER IC BUS)
UART(Universal Asynchronous Receiver Transmitter：通⽤异步收发器)
第⼆，区别在电⽓信号线上：
SPI总线由三条信号线组成：串⾏时钟(SCLK)、串⾏数据输出(SDO)、串⾏数据输⼊(SDI)。SPI总线可以实现多个SPI设备互相连接。提
供SPI串⾏时钟的SPI设备为SPI主机或主设备(Master)，其他设备为SPI从机或从设备(Slave)。主从设备间可以实现全双⼯通信，当有多个
从设备时，还可以增加⼀条从设备选择线。
如果⽤通⽤IO⼝模拟SPI总线，必须要有⼀个输出⼝(SDO)，⼀个输⼊⼝(SDI)，另⼀个⼝则视实现的设备类型⽽定，如果要实现主从设
备，则需输⼊输出⼝，若只实现主设备，则需输出⼝即可，若只实现从设备，则只需输⼊⼝即可。
I2C总线是双向、两线(SCL、SDA)、串⾏、多主控（multi-master）接⼝标准，具有总线仲裁机制，⾮常适合在器件之间进⾏近距离、⾮
经常性的数据通信。在它的协议体系中，传输数据时都会带上⽬的设备的设备地址，因此可以实现设备组⽹。
如果⽤通⽤IO⼝模拟I2C总线，并实现双向传输，则需⼀个输⼊输出⼝(SDA)，另外还需⼀个输出⼝(SCL)。（注：I2C资料了解得⽐较
少，这⾥的描述可能很不完备）
UART总线是异步串⼝，因此⼀般⽐前两种同步串⼝的结构要复杂很多，⼀般由波特率产⽣器(产⽣的波特率等于传输波特率的16倍)、
UART接收器、UART发送器组成，硬件上由两根线，⼀根⽤于发送，⼀根⽤于接收。
显然，如果⽤通⽤IO⼝模拟UART总线，则需⼀个输⼊⼝，⼀个输出⼝。
面向国产化的MCUFPGA通用控制器设计
6|电子制作2019年05月电子电路设计与方案
0 引言近年来我国军用雷达市场高速增长，预计到2025年军用雷达市场规模有望达到573亿元，年复合增长率高达11.5%[1]。而我国的雷达控制系统设计往往选用国外先进的处理器以获得较高的系统性能，由于国外芯片在安全性和市场供应方面存在极大的隐患，会导致我国军事安全方面的问题。因此把我国自研芯片应用到军事雷达系统迫在眉睫。目前主流的雷达控制器设计结构是基于MCU+FPGA主从控制器的设计方案。而对于该设计方案所采用的电子芯片，当前绝大部分已经实现了国产化，针对现有雷达控制器进行国产化改造和优化设计，在可行性和必要性方面具有较大的实际意义。本文主要针对当前国产芯片现状，提出了一种通用雷达控制器的硬件设计方案。1 国产芯片选型本系统主从控制器选用ARM和FPGA芯片。ARM系列的芯片以其低成本、低功耗、性能优良的特点被广泛应用，ARM系列芯片包含ARM7、ARM9、ARM9E、ARM10、Cortex等通用处理器。本设计选用的主控制器MCU为基于ARMCortex™ M3 核的 32 位高性能通用微控制器。该芯片具有丰富的外设接口，包括ADC、IIC、SPI、CAN等；同时芯片的工作温度范围为-40°C ~ +85°C（工业级），能够保证系统在恶劣的工作环境下正常运行。FPGA（现场可编程门阵列）芯片以其灵活、可重复编程的优点同样被大力推崇。常用的FPGA芯片主要有Spartan、Virtex、Cyclone等系列。本设计选择的从控制器为基于Virtex系列的国产芯片，该芯片具有充足的可编程I/O口，支持多种单端和差分电平如LVDS、LDT，接口能够充分满足控制器与外围其他模块的连接需要；同时芯片提供了军品级的温度工作范围-55℃ ~ 125℃。系统的外围电路芯片主要包括电源芯片、时钟芯片、串并转换芯片、四通道MLVDS 收发器芯片以及CAN收发器芯片。电源芯片选用SM74401，电压调整范围为0.8-3.6V；时钟芯片选用外部晶振SCXO-7050DFB以及驱动芯片CDCV304PW；串并转换芯片选用低功耗高速串并转换芯片GM8812，最高速率为 3.125Gbps，能够实现16路数据的串并转换；MLVDS 收发器选用GM8804，传输速率高达 250Mbps，能够实现双工或者半双工传输。本设计所选用的芯片均为国产芯片。2 MCU和FPGA通信结构设计 ■2.1 FPGA的配置目前FPGA的配置有两种方法实现：一种是采用专用的PROM(可编程只读存储器)，上电时自动把PROM中的数据加载到FPGA中，另一种是通过其他的微处理器，将片外的非易失性存储器Flash中存储的配置数据加载到FPGA中。本设计采用第二种配置方式，通过MCU对FPGA进行配置。FPGA有5种配置模式：从串配置、主串配置、从并配置、主并配置、边界扫描，配置模式通过模式引脚M2、M1、M0的高低电平设定。本系统使用从串模式将[M2:M1:M0]引脚设置为[1:1:1]，芯片有6个配置引脚CONFIG_DONE、CONFIG_INT、CONFIG_PROG、CONFIG_CLK、CFG_DIN，设计时将这些配置管脚与MCU对应的I/O接口相连。 ■2.2 MCU与FPGA之间的通信MCU和FPGA之间的通信包括中断通信和数据通信。中断通信通过普通的I/O口连接。数据通信在ARM和FPGA这种主从控制系统中，一般有三种通信方式：串行通信、并行通信和共用存储器通信。串行通信能够以较少的管脚实现较快的通信方式；并行通信占用管脚多，通信效率高；共用存储器方式用于数据交换量较大的场合。由于本设计中MCU和FPGA之间没有太多的数据交换，因此选择了串行通信方式。使用MCU的另一个SPI外设与FPGA的普通I/O端口使用SPI总线进行通信。3 硬件系统设计本雷达控制系统通过VPX背板与雷达系统中的其他模块连接通信，VPX背板能为雷达控制系统提供电源电压。基于VPX的可扩展性，本雷达系统设计时选用了1片FPGA+1片MCU+2片Flash，2片Flash一片用于存储雷面向国产化的MCU+FPGA通用控制器设计
SPI、I2C、UART、USB串行总线协议的区别
SPI、I2C、UART、USB串行总线协议的区别
SPI、I2C、UART三种串行总线协议的区别
第一个区别当然是名字：
SPI(Serial Peripheral Interface：串行外设接口);
I2C(INTER IC BUS)
UART(Universal Asynchronous Receiver Transmitter：通用
异步收发器)
第二，区别在电气信号线上：
SPI总线由三条信号线组成：串行时钟(SCLK)、串行数据输出(
SDO)、串行数据输入(SDI)。SPI总线可以实现 多个SPI设备互
相连接。提供SPI串行时钟的SPI设备为SPI主机或主设备(Mast
er)，其他设备为SPI从机或从设备(Slave)。主从设备间可以
实现全双工通信，当有多个从设备时，还可以增加一条从设备
选择线。
如果用通用IO口模拟SPI总线，必须要有一个输出口(SDO)，一
个输入口(SDI)，另一个口则视实现的设备类型而定，如果要
实现主从设备，则需输入输出口，若只实现主设备，则需输出
口即可，若只实现从设备，则只需输入口即可。
I2C总线是双向、两线(SCL、SDA)、串行、多主控（multi-mas
ter）接口标准，具有总线仲裁机制，非常适合在器件之间进
行近距离、非经常性的数据通信。在它的协议体系中，传输数
据时都会带上目的设备的设备地址，因此可以实现设备组网。
如果用通用IO口模拟I2C总线，并实现双向传输，则需一个输
入输出口(SDA)，另外还需一个输出口(SCL)。（注：I2C资料
了解得比较少，这里的描述可能很不完备）
UART总线是异步串口，因此一般比前两种同步串口的结构要复
杂很多，一般由波特率产生器(产生的波特率等于传输波特率
的16倍)、UART接收器、UART发送器组成，硬件上由两根线， 一根用于发送，一根用于接收。
显然，如果用通用IO口模拟UART总线，则需一个输入口，一个
基于AMBA总线的SPI协议IP核的设计与验证
第３３卷 电子测量技术
基于ＡＭＢＡ总线的ＳＰＩ协议ＩＰ核的设计与验证
赵杰 曹 凡 工殿亮
（中国科学技术大学物理系微电子实验室 合肥２３００２６）
摘要：基于ＡＭＢＡ总线接口，设计了一个可灵活配置为Ｍａｓｔｅｒ／Ｓｌａｖｅ模式、可设置传输速率并能适用于４种时钟
模式的ＳＰＩ协议ＩＰ核。详细说明了该ＩＰ核的系统构架、接口信号和子模块设计，使用Ｖｅｒｉｌｏｇ ＨＤＬ实现硬件设计， 通过ＦＰＧＡ时序仿真，验证了该设计在实际工程应用中的有效性。 关键词：ＳＰＩ协议；ＩＰ核；ＡＭＢＡ总线；Ｖｅｒｉｌｏｇ ＨＤＬ；ＦＰＧＡ 中图分类号：ＴＮ９１９ 文献标识码：Ａ
Ｄｅｓｉｇｎ ａｎｄ ｖｅｒｉｆｉｃａｔｉｏｎ ｏｆ ＩＰ ｃｏｒｅ ｏｆ ＳＰＩ ｐｒｏｔｏｃｏｌ ｂａｓｅｄ ｏｎ ＡＭＢＡ Ｂｕｓ
Ｚｈａｏ Ｊｉｅ Ｃａｏ Ｆａｎ Ｇａｎｇ Ｄｉａｎｌｉａｎｇ （Ｌａｂ ｏｆ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｐｈｙｓｉｃｓ Ｄｅｐａｒｔｍｅｎｔ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ ｏｆ Ｃｈｉｎａ Ｈｅｆｅｉ ２３００２６）
Ａｂｓｔｒａｃｔ：Ｎｏｗａｄａｙｓ ｔｈｅ ａｐｐｌｉｃａｔｉｏｎ ｏｆ ＳＰＩ Ｂｕｓ ｉｓ ｋｅｅｐ ｇｒｏｗｉｎｇ，ａｎｄ ＩＰ ｃｏｒｅ ｏｆ ＳＰＩ ｐｒｏｔｏｃｏｌ ｈａｓ ｂｅｃｏｍｅ ａ ｈｏｔ ｓｐｏｔ ｉｎ ＩＣ ｄｅｓｉｇｎ ｆｉｅｌｄ．Ｈｏｗｅｖｅｒ，ｔｈｅ ｆｕｎｃｔｉｏｎａｌｉｔｙ ｏｆ ｔｈｅ ｄｅｓｉｇｎｓ ａｌｒｅａｄｙ ｐｒｅｓｅｎｔｅｄ ｉｓ ｎｏｔ ａｍｐｌｅ．Ｕｓｕａｌｌｙ ｔｈｅｙ ｃｏｕｌｄｎ’ｔ ｆｕｎｃｔｉｏｎ
ａｓ ＳＰＩ Ｓｌａｖｅ，ｏｒ ｃｏｕｌｄｎ’ｔ ｔｒａｎｓｍｉｔ ａｎｄ ｒｅｃｅｉｖｅ ｄａｔａ ｉｎ ａｌｌ ｆｏｕｒ ｃｌｏｃｋ ｍｏｄｅｓ．Ｂａｓｅｄ ｏｎ ＡＭ［ＢＡ Ｂｕｓ，ｗｅ ｄｅｓｉｇｎｅｄ ａｎ ＩＰ ｃｏｒｅ ｏｆ ＳＰＩ ｐｒｏｔｏｃｏｌ，ｗｈｉｃｈ ｃｏｕｌｄ ｂｅ ｃｏｎｆｉｇｕｒｅｄ ａｓ ＳＰＩ Ｍａｓｔｅｒ ｏｒ ＳＰＩ Ｓｌａｖｅ，ｃｏｕｌｄ ｓｅｔ ｄｉｆｆｅｒｅｎｔ ｔｒａｎｓｍｉｓｓｉｏｎ ｓｐｅｅｄ，ａｎｄ ｃｏｕｌｄ ｗｏｒｋ ｉｎ ａｎｙ ｏｎｅ ｏｆ ｔｈｅ ｆｏｕｒ ｃｌｏｃｋ ｍｏｄｅｓ．Ｔｈｉｓ ａｒｔｉｃｌｅ ｉｎｔｒｏｄｕｃｅｓ ｔｈｅ ｓｔｒｕｃｔｕｒｅ，ｉｎｔｅｒｆａｃｅ ａｎｄ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ
基于SPI的USB控制器接口设计
基于Ｓ Ｐ Ｉ的Ｕ Ｓ Ｂ控制矗接口设计
●武汉理工大学 卢珞先 罗婷
关键词 ＭＡＸ３４２０ ＳＰＩ ＵＳＢ
目前，ＵＳＢ接口的使用越来越广泛，许多设备上都提
供了ＵＳＢ接口。传统的ＵＳＢ控制器需要使用包括数据
线和控制线在内的＿卜多根线，占用丁大量的ＣＰＵ资源。
而现代设备正在向体积小、功能强的方向发展，ＣＰＵ更足
要求表贴封装，功耗低，其自身资源非常有限，所以在扩展
接口方面必须要尽可能少地占用已有芯片资源。本文介
绍了如何使用ＭＡＸ３４２０进行ＵＳＢ接口扩展。ＭＡＸ３４２０
提供。Ｔ ＳＰ１接口，只需３～４根线便可实现ＵＳＢ接口。
１ ＭＡＸ３４２０简介
ＭＡＸ３４２０是Ｍａｘｉｍ公司推出的一款全速ＵＳＢ外
设，包括必要的数字逻辑和模拟电路，支持ＵＳＢ２．０协议。
ＭＡＸ３４２０内建全速收发器，支持±１５ ｋＶ的ＥＳＤ保护，
可以编程控制ＵＳＢ总线的连接和断开；内含的串行接口
引擎可以控制底层的ＵＳＢ协议细节，如错误校验和总线
重连接 ＭＡＸ３４２０通过ＳＰＩ接口操作其内部寄存器，工
作频率为２６ ＭＨｚ，任何支持ＳＰＩ主模式的ＣＰＵ只使用
３～４根线便可增加ＵＳＢ功能。
２ ＭＡＸ３４２０的外围电路
作为一款全速ＵＳＢ外设，ＭＡＸ３４２０的外围电路并不
复杂，如图１所示。图中采用ＵＳＢ自身供电方式，右上角
的３．３Ｖ稳压器表示产生３．３ Ｖ电压、为ＣＰＵ供电的电压
转换芯片，常用的有ＡＳ２８３０、ＬＭ１１１７等。与ＣＰＵ连接
的引脚共有６个，其名称和功能如表１所列。其中，ＵＳＢ
配置必需的引脚是ＳＣＬＫ、ＳＳ和ＭＩＳＯ三个 芯片的供电
电压为０－－４ Ｖ，可以采用３．３ Ｖ供电；采用１２ ＭＨｚ晶振，
内部锁相环进行４倍频；还提供了４个通用输出口和４个
通用输入口，便于ＣＰＵ的Ｗｏ口扩展。 图１ ＭＡＸ３４２０外围电路原理图
表１ ＭＡＸ３４２０与ＣＰＵ的连接引脚
引脚名称 功能 ＲＥＳ 设备复位引脚 ＳＣＬＫ ＳＰＩ串行时钟输入 ＳＳ ＳＰＩ从模式选择 ＭＩＳＯ ＳＰＩ串行数据输出（主人从出） ＭＯＳｌ ＳＰＩ串行数据输入（主出从入） 中断输出，触发ＣＰＵ外部中断，中 ＩＮＴ 断方式和跳变沿可根据需要设置
基于AMBA总线的SPI可复用模块的设计与验证
２０１２年第３１期 ＳＣＩＥＮＣＥ＆ＴＥＣＨＮＯＬＯＧＹ ＩＮＦＯＲＭＡＴＩＯＮ ０ ＩＴ论坛０ 科技信息 图１面向旅游者的系统菜单 （１）信息查询。景区景点信息是游客最为关心的信息，游客通过对 景点景区信息的查询可以获得各旅游景点、名胜古迹、公园、度假村、 展览馆的地理位置、名称、地址、电话及介绍资料和图片、图像等多媒 体信息。同时可查询景点景区所在地及附近的旅馆酒店、交通站点、邮 电、银行、医疗机构、购物中心等配套服务设施。 （２）图形操作功能 提供图层控制，地图无极放大、缩小，地图漫 游．对象选择等基本的地图操作功能，同时还提供鹰眼功能．使用户随 时了解到当前缩放的区域在整个地图中的位置 （３）旅游综合信息预报。包括近期天气状况、新出台的旅游法规和 政策、最近的节庆活动、新的旅游项目、城市客流量、景区景点所在地 政治、经济、安全信息的预报。 （４）空间分析功能。旅游空间图形具有拓扑关系，系统可以计算景 点的空间距离、路线选择、叠加图形信息、建立缓冲区、完成景点透视 等。通过这些空间分析功能．游客可以完成空间距离查询、缓冲区查找 周边环境、最优路径选择（包括时间最短、费用最少、线路利用率最高 等）、线路查询（火车、航班、公交车时刻表、票价等信息，公交换乘信息 等）。 （５）风景区三维虚拟展示功能。应用３Ｄ技术、虚拟现实（ＶＲ）技术 建立真三维旅游地理信息系统．实现地理空间在电脑中的三维化，并 对其加以操作，使人如置身于真实的旅游境界 ２）面向管理者的功能 在数据库支持下．通过一系列的开发和比较分析．将使系统集成 旅游资源评价、客源市场分析、旅游规划设计等功能，从而达到科学性 与合理性 （１）旅游资源评价。根据输入的数据对旅游资源进行评价，包括对 游客密度、游客容量、旅游节律性等进行评价。可以向旅游管理规划部 门提供给一个合理的开发序位 （２）客源市场分析。系统根据游客输入的景区、Ｅｌ期信息进行统计 分析。可统计景区的Ｅｌ接待人数。多年同期对比情况，占核定最佳日期 接待量的百分比．占核定最大日期接待量的百分比．当日饭店宾馆出 租率等信息 分析的结果可以用统计图或表格的形式展现给用户。 （３）旅游规划设计。借助ＧＩＳ的空间分析功能，进行旅游规划与设 计。利用ＧＩＳ的拓扑叠加功能，通过环境层与旅游资源评价图叠加，来 分析优先发展区域，利用ＧＩＳ的网络分析功能．分析旅游线路布局；利 用ＧＩＳ的缓冲区功能可以确定风景区的保护区域、道路红线等。 ４结束语 ＷｅｂＧＩＳ技术在旅游方面的应用具有非常广阔的前景．它与Ｉｎｔｅｒ． ｎｅｔ技术的相互结合．必将给人们的生活带来巨大的帮助。在ＷｅｂＧＩＳ 平台上开发旅游信息系统是未来区域旅游发展和管理的必然趋势．也 是数字化城市的必然要求。ＷｅｂＧＩＳ技术在旅游方面的成功应用，必将 满足人们从ｌｎｌｅｍｅｔ上获取更多的旅游信息、享受到更好的旅游服务 的要求．同时借助旅游信息系统强大的分析功能．以一种理性的思维 方式来对旅游业做出全面的思考．使得旅游开发、规划、管理得到更好 的发展 同时．随着基于ＷｅｂＧＩＳ的郑州市旅游信息系统的开发应用 将为郑州市的旅游业的发展开拓出一条新路 ｌ 【参考文献】 ［１］阎正，何建帮，等．城市地理信息系统标准化指南【Ｍ】｜ｊＥ京：科学出版社，１９９９． ［２］修文群，等．地理信息系统ＧＩＳ数字化城市建设指南眦］．北京：北京希望电子 出版社．２００１． ［３］刘南，刘仁义．ＷｅｂＧＩＳ原理及其应用：主要ＷｅｂＧＩＳ平台开发实例［Ｍ］．北京： 科学出版社．２００２． ［４］李江风．旅游信息系统概论【Ｍ１．武汉：武汉大学出版社，２００３． 作者简介：朱留军（１９８２～），男，河南郑州人，助理讲师。 １３０ 【责任编辑：周娜］ （上接第１３７页）当片选信号拉低后，ＳＣＫ＝０，同时写入３２位地址 和３２位命令，然后读人３２位数据；当片选托高时，ＣＳ＝１，ＳＣＫ：０。代码 如下： ｂｅｇｉｎ ｉｆ（ｂｉｔ＿ｃｎｔ＞＝ｆｆ＿ｌｅｎ［＇ＳＰＩ—ＬＥＮ＿ＤＡＴＡ】）ｂｅｇｉｎ ｓｐｉＣＳ＝１’ｂ０；ｂｉｔｃｎｔ＝３２’ｂ０； ｅｎｄ ｅｌｓｅ ｂｅｇｉｎ ｒｅｇ＿ｗ［ｂｉｔ—ｃｎｔ＋ｌ’ｂ１］＝ｓｐｉ—ｍｉｓｏ；ｂｉｔ＿ｃｎｔ＝ｂｉｔ＿ｃｎｔ＋１’ｂｌ； ｅｎｄ ｓｐｉ＿ｓｃｋ＝１’ｂ０；ｓｐｉｃｓ＝１’ｂｌ； ３ ＳＰＩ模块的仿真和验证 完成ＳＰＩ模块的设计后，并对其进行了仿真和验证。先用 ＶｅｒｉｌｏｇＨＤＬ语言描述其ＲＴＬ电路．再用Ｘｉｌｉｎｘ公司的Ｘｉｌｉｎｘ ＩＳＥ Ｄｅｓｉｇｎ Ｓｕｉｔｅ １２．２软件进行综合，然后再用ＶＣＳ对其仿真。其中设置参 数为：命令寄存器１９ｂｉｔ，地址寄存器１６ｂｉｔ，数据寄存器１５ｂｉｔ，工作在 主机模式，高位收发数据，ＣＰＯＬ＝Ｏ。仿真结果如图３所示。
基于Xilinx FPGA的SPI Flash控制器设计与验证
第３５卷第２期 ２０１２年４月 电子器件
Ｃｈｉｎｅｓｅ Ｊｏｕｍａｌ ｏｆ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｖｏ１．３５ Ｎｏ．２ Ａｐｒ．２０１２
Ｄｅｓｉｇｎ ａｎｄ Ｖｅｒｉｆｉｃａｔｉｏｎ ｏｆ ＳＰＩ Ｆｌａｓｈ Ｃｏｎｔｒｏｌｌｅｒ Ｂａｓｅｄ ｏｎ Ｘｉｌｉｎｘ ＦＰＧＡ
ＧＵＡＮ Ｓｈａｎｓｈａｎ，ＺＨＯＵ Ｊｉｅｍｉｎ
（Ｃｉｖｉｌ Ａｖｉａｔｉｏｎ Ｃｏｌｌｅｇｅ，Ｎａ ｎｇ Ｕｎｉｖｅｒｓｉｔｙ ｏｆＡｅｒｏｎａｕｔｉｃｓ＆Ａｓｔｒｏｎａｕｔｉｃｓ，Ｎａｎｊｉｎｇ ２１００１６）
Ａｂｓｔｒａｃｔ：ＳＰＩ Ｆｌａｓｈ ｃｏｎｔｒｏｌｌｅｒ ｂａｓｅｄ ｏｎ Ｘｉｌｉｎｘ ＦＰＧＡ ｐｕｔｓ ｆｏｒｗａｒｄ ａ ｋｉｎｄ ｏｆ ｏｎ—ｌｉｎｅ ｃｏｎｆｉｇｕｒａｔｉｏｎ ｍｅｔｈｏｄ ｏｆ Ｆｌａｓｈ．
Ｔｈｅ Ｆｌａｓｈ ｃｈｉｐ ｉｔｓｅｌｆ ｈａｓ ｔｏｏ ｍｏｒｅ ｆｕｎｃｔｉｏｎ ｉｎｓｔｒｕｃｔｉｏｎｓ ｔｈａｔ ｍａｋｅ ｉｔｓ ｄｅｒｅｃｔ ｏｐｅｒａｔｉｏｎ ｂｅｃｏｍｅ ｖｅｒｙ ｄｉ岱ｃｕｌｔ．ｂｕｔ ＦＰＧＡ ｏｃｃｕｐｉｅｓ ｒｉｃｈ ｌｏｇｉｃ ｒｅｓｏｕｒｃｅｓ ａｎｄ ｐｒｏｄｕｃｅｓ ａｃｃｕｒａｔｅ ｔｉｍｉｎｇ ａｂｉｌｉｔｙ．ＦＰＧＡ ｃａｎ ｂｅ ｕｓｅｄ ａｓ ｍａｓｔｅｒ ｅｑｕｉｐｍｅｎｔ
ａｎｄ ＳＰＩ Ｆｌａｓｈ ａｓ ｓｌａｖｅ．ＦＰＧＡ ｃｏｎｎｅｃｔｓ ｉｎ ｓｅｒｉｅｓ ｗｉｔｈ ｃｏｍｐｕｔｅｒ ｆｏｒ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｄａｔａ ａｃｑｕｉｓｉｔｉｏｎ ａｎｄ ｃｏｎｔｒｏｌｓ ｔｈｅ
ＳＰＩ Ｆｌａｓｈ ｉｎ ｏｔｈｅｒ ｈａｎｄ ｔｈａｔ ｉｔｓ ＦＰＧＡ ｃｏｎｆｉｇｕｒａｔｉｏｎ ｆｏｒ ｃｏｎｔｒｏｌ ａｎｄ ｓｔｏｒａｇｅ ｈａｓ ｂｅｅｎ ｉｍｐｌｅｍｅｎｔｅｄ． Ｋｅｙ ｗｏｒｄｓ：ＦＰＧＡ；ＳＰＩ Ｆｌａｓｈ；Ｖｅｒｉｌｏｇ ＨＤＬ；ｓｉｍｕｌａｔｉｏｎ ＥＥＡＣＣ：７２１０Ｂ ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１００５－９４９０．２０１２．０２．０２３
基于STM32SPI接口的M25P80FLASH的驱动设计与实现
基于ＳＴＭ３２ ＳＰＩ接口的Ｍ２５Ｐ８０ ＦＬＡＳＨ的驱动设计与实现
邓国荣
（暨南大学信息技术研究所，广东广州５１００７５）
摘要：介绍了ＳＴＭ３２ ＳＰＩ接口控制Ｍ２５Ｐ８０ ＦＬＡＳＨ驱动的设计与实现，分析了ＳＴＭ３２ ＳＰＩ接口与Ｍ２５Ｐ８０硬件连接，探讨了ＳＰＩ 控制器初始化配置，最后实现Ｍ２５Ｐ８０读和写功能。仿真结果显示，该方案能够正确地控制Ｍ２５Ｐ８０ＦＬＡＳＨ的读写。 关键词：ＳＴＭ３２；ＳＰＩ；Ｍ２５Ｐ８０；ＦＬＡＳＨ；仿真
０ 引言
Ｍ２５Ｐ８０ ＦＬＡＳＨ可以按页、扇区和整片擦除，并提供按页 写数据功能，能够方便地保存数据。ＳＴＭ３２有独立的ＳＰＩ控制 器，该控制器可以直接控制ＳＰＩ ＦＬＡＳＨ的读写操作，自动生成
读写ＳＰＩＦＬＡＳＨ控制时序。因此，本文采用ＳＴＭ３２的ＳＰＩ接口 控制Ｍ２５Ｐ８０ ＦＬＡＳＨ读写，分析了Ｍ２５Ｐ８０ ＦＬＡＳＨ的读写时
序和ＳＰＩ接口的初始化，最终实现了Ｍ２５Ｐ８０ ＦＬＡＳＨ的读写， 仿真结果显示，该方案正确、可行。
１ ＳＴＭ３２ ＳＰＩ接口简介
ＳＴＭ３２ ＳＰＩ接口结构框图如图１所示。ＳＴＭ３２ ＳＰＩ接口内
部有一个移位寄存器，当数据从ＭＯＳＩ管脚输入时，数据首先 通过移位寄存器移位输入，然后保存在接收缓冲区中，由地址
和数据总线读出，当数据写出时，写入数据首先被写入发送缓 冲区，然后由移位寄存器从ＭＩＳＯ管脚移出。ＳＰＩ接口输入和输
出控制时序由波特率发生器产生，然后从ＳＣＫ管脚输出，在数 据读写过程中同步产生。
图１ ＳＴＭ３２ ＳＰＩ接口结构图
２ ＳＴＭ３２ ＳＰｌ接口与Ｍ２５Ｐ８０之间的硬件连接
ＳＴＭ ３２ ＳＰＩ接口
与Ｍ２５Ｐ８０ ＳＰＩ ＦＬＡＳＨ
硬件连接如图２所示。
ＭＯＳＩ对应连接
Ｍ２５Ｐ８０的数据输出口 ＭＯＳＯ Ｄ ＭＯＳＩ Ｑ
ｓ１Ｍ３２ Ｍ２５Ｐ∞ ＳＣＫ Ｃ ＣＳ Ｓ
Ｑ，ＭＯＳＯ对应Ｍ２５Ｐ８０图２ ＳＴＭ３２与Ｍ２５Ｐ８０之间的硬件连接