晶圆背涂粘结技术
芯片用硅晶片的加工技术
芯片用硅晶片的加工技术芯片是现代电子技术的核心组成部分，而硅晶片加工技术是芯片制造的关键技术之一。
本文将深入探讨芯片用硅晶片的加工技术。
硅晶片是芯片的主要材料之一。
硅晶片加工技术是将硅晶片处理成芯片的关键技术之一。
硅晶片加工的主要步骤包括：晶圆清洗、光刻、蚀刻、离子注入、金属沉积和封装等。
下面将对这些步骤进行详细介绍。
晶圆清洗是硅晶片加工的第一步。
晶圆是指硅晶片的圆形薄片，直径一般为200毫米或300毫米。
在加工过程中，晶圆表面的杂质会影响芯片的质量，因此需要先将晶圆清洗干净。
清洗过程包括去除油脂、粘尘、金属杂质等步骤。
光刻是硅晶片加工的第二步。
光刻是指将设计好的芯片图案通过光刻胶转移到硅晶片表面的过程。
光刻胶是一种光敏树脂，它可以通过紫外线曝光形成图案，然后通过蚀刻将图案转移到硅晶片表面。
光刻的精度对芯片的性能至关重要。
蚀刻是硅晶片加工的第三步。
蚀刻是指将硅晶片表面的部分材料通过化学反应腐蚀掉的过程。
蚀刻技术可以制作出复杂的芯片结构，如微处理器、存储芯片等，同时也是芯片制造中最困难的步骤之一。
离子注入是硅晶片加工的第四步。
离子注入是指将离子注入到硅晶片中，以改变其导电性能。
在芯片制造中，离子注入技术用于制作晶体管等元器件。
金属沉积是硅晶片加工的第五步。
金属沉积是指将金属沉积在硅晶片表面以制作电极、导线等元器件的过程。
封装是硅晶片加工的最后一步。
封装是指将芯片封装在塑料或陶瓷外壳中，以保护芯片并方便使用。
封装技术对芯片的性能和可靠性有着重要的影响。
总的来说，芯片用硅晶片的加工技术是一个高度精密的过程，需要严格的质量控制和设备控制。
随着科技的不断进步，硅晶片加工技术也在不断改进和创新，以适应芯片制造的不断需求。
back grinding wafer saw 原理
back grinding wafer saw 原理背面研磨晶圆锯割原理
背面研磨晶圆锯割是一种常用于半导体行业的工艺，用于切割薄片晶圆。
该工
艺主要有两个步骤：背面研磨和锯割。
首先是背面研磨。
在晶圆制备过程中，通常会使用薄片晶圆来制作芯片。
但薄
片晶圆的厚度很小，为了使其更容易操作，需要将其背面进行研磨，使其变薄。
背面研磨是通过将晶圆固定在研磨机上，并通过研磨头将其背面磨掉一定厚度。
这样可以使晶圆达到所需的厚度，以便后续的工艺步骤。
接下来是锯割。
在背面研磨完成之后，需要将晶圆进行锯割，切割成多个芯片。
晶圆通常首先被分割成一系列的小片，然后进一步进行精确的锯割，以获得所需尺寸和形状的芯片。
锯割通常是通过采用一种高速旋转的锯片，将晶圆切割成芯片的形式。
切割过程需要非常精确，以确保每个芯片的质量和性能。
背面研磨晶圆锯割原理主要是基于对晶圆进行背面加工和切割的需求。
通过背
面研磨可以使晶圆变薄，以适应后续工艺步骤的需求。
而锯割则是将晶圆切割成多个芯片，以便进行后续的封装和测试。
总之，背面研磨晶圆锯割工艺是半导体行业中常用的技术，用于制备薄片晶圆，并将其切割成多个芯片。
这种工艺原理的应用可以提高芯片的制备效率和质量，促进半导体产业的发展。
晶圆电阻封装与功率
晶圆电阻封装与功率1. 引言晶圆电阻是一种用于集成电路的关键元件。
随着集成电路的发展，对晶圆电阻在封装和功率方面的要求也越来越高。
本文将介绍晶圆电阻的封装技术以及与功率相关的考虑因素。
2. 晶圆电阻封装技术晶圆电阻的封装技术是将其固定在集成电路芯片上，并保护免受外界环境的影响。
常见的晶圆电阻封装技术包括焊接、贴片和球栅阵列（BGA）等。
2.1 焊接封装焊接封装是将晶圆电阻通过焊点连接到集成电路芯片上。
常见的焊接方式有手工焊接和自动化焊接两种。
手工焊接需要操作人员用手持焊枪进行焊接，操作简单但效率较低。
自动化焊接则通过机器设备完成，速度快且精度高，适用于大规模生产。
2.2 贴片封装贴片封装是将晶圆电阻粘贴在集成电路芯片上，并使用导电胶水或焊锡等材料进行固定。
贴片封装可以提高封装密度，适用于小型化和高集成度的集成电路。
2.3 球栅阵列（BGA）封装球栅阵列（BGA）封装是一种先进的封装技术，通过焊接晶圆电阻的引脚与印刷电路板上的焊球连接。
BGA封装具有高密度、高可靠性和良好的热传导性能，适用于高功率应用。
3. 晶圆电阻与功率晶圆电阻在集成电路中承担着功率分配和调节的重要角色。
在设计和选择晶圆电阻时，需要考虑以下几个因素：3.1 功率耗散晶圆电阻的功率耗散是指其在工作过程中消耗的能量。
功率耗散与电流大小、电压差以及晶圆电阻本身的特性有关。
为了保证晶圆电阻正常工作并避免过热，需要根据实际应用场景选择合适的功率耗散能力。
3.2 温度特性晶圆电阻的温度特性是指其在不同温度下的电阻变化情况。
温度对晶圆电阻的影响通常通过温度系数来衡量。
在高功率应用中，由于功率耗散较大，晶圆电阻容易受到热量的影响而产生温升。
因此，在选择晶圆电阻时需要考虑其温度特性，以保证工作稳定性和可靠性。
3.3 热管理晶圆电阻在高功率应用中可能会产生大量热量，如果不能及时有效地散热，将会导致温度升高、性能下降甚至损坏。
为了有效管理热量，可以采取一些措施，如增加散热器、使用导热材料等。
晶圆级玻璃工艺
晶圆级玻璃工艺晶圆级玻璃工艺是一种在半导体制造过程中使用的重要工艺，其主要应用于晶圆的加工和封装过程中。
晶圆级玻璃工艺的发展和应用推动了半导体行业的进步和创新。
晶圆级玻璃是一种高纯度、高温稳定性和低热膨胀系数的特殊玻璃材料。
它具有优异的化学稳定性和机械强度，能够承受高温和高压的工艺条件。
在半导体制造过程中，晶圆级玻璃主要用于保护晶圆，提供良好的绝缘和密封性能，同时还能够实现光学和电学功能的集成。
晶圆级玻璃工艺的主要步骤包括：玻璃基板制备、玻璃基板清洗、玻璃基板涂覆、热处理、光刻、蚀刻、金属化、封装等。
首先，玻璃基板制备是整个工艺的基础。
通常采用浮法、拉伸法或离心法等工艺制备出薄而平整的玻璃基板。
然后，对玻璃基板进行清洗，以去除表面的杂质和污染物，保证后续工艺的顺利进行。
接下来，玻璃基板涂覆是实现功能集成的关键步骤。
通过溶液法或薄膜沉积技术，在玻璃基板表面形成一层薄膜。
这种薄膜可以实现光学、电学和机械性能的调控，为后续工艺提供良好的基础。
然后，将涂覆的玻璃基板进行热处理，使薄膜与基板紧密结合，提高膜层的稳定性和附着力。
在光刻和蚀刻过程中，使用光刻胶和光刻机对玻璃基板进行图案的制作和转移。
光刻胶是一种特殊的光敏材料，它在紫外光的作用下可以发生化学反应，形成图案。
然后，通过蚀刻技术将光刻胶未覆盖的区域进行腐蚀，形成所需的结构和孔洞。
接下来，通过金属化工艺，在玻璃基板表面形成金属线路和电极，实现电子器件的连接和功能扩展。
金属化工艺通常包括金属薄膜沉积、光刻、蚀刻和退火等步骤。
最后，将完成的晶圆级玻璃封装在适当的封装材料中，实现对晶圆的保护和封装。
晶圆级玻璃工艺的发展和应用为半导体行业带来了许多优势。
首先，晶圆级玻璃具有良好的化学稳定性和机械强度，可以有效保护晶圆免受外界环境的影响。
其次，晶圆级玻璃具有优异的光学性能，可以实现光学功能的集成，提高器件的性能和效率。
此外，晶圆级玻璃还具有良好的绝缘和密封性能，可以保证器件的可靠性和稳定性。
晶圆制造工艺设计流程
晶圆制造工艺流程1、外表清洗2、初次氧化3、 CVD(Chemical Vapor deposition) 法沉积一层 Si3N4 (Hot CVD 或 LPCVD) 。
〔1〕常压 CVD (Normal Pressure CVD)〔2〕低压 CVD (Low Pressure CVD)〔3〕热 CVD (Hot CVD)/(thermal CVD)〔4〕电浆增强 CVD (Plasma Enhanced CVD)〔5〕MOCVD (Metal Organic CVD) & 分子磊晶成长 (Molecular Beam Epita*y) 〔6〕外延生长法 (LPE)4、涂敷光刻胶〔1〕光刻胶的涂敷〔2〕预烘 (pre bake)〔3〕曝光〔4〕显影〔5〕后烘 (post bake)〔6〕腐蚀 (etching)〔7〕光刻胶的去除5、此处用干法氧化法将氮化硅去除6 、离子布植将硼离子 (B+3) 透过 SiO2 膜注入衬底，形成 P 型阱7、去除光刻胶，放高温炉中进展退火处理8、用热磷酸去除氮化硅层，掺杂磷 (P+5) 离子，形成 N 型阱9、退火处理，然后用 HF 去除 SiO2 层10、干法氧化法生成一层 SiO2 层，然后 LPCVD 沉积一层氮化硅11、利用光刻技术和离子刻蚀技术，保存下栅隔离层上面的氮化硅层12、湿法氧化，生长未有氮化硅保护的 SiO2 层，形成 PN 之间的隔离区13、热磷酸去除氮化硅，然后用 HF 溶液去除栅隔离层位置的 SiO2 ，并重新生成品质更好的 SiO2 薄膜 , 作为栅极氧化层。
14、LPCVD 沉积多晶硅层，然后涂敷光阻进展光刻，以及等离子蚀刻技术，栅极构造，并氧化生成 SiO2 保护层。
15、外表涂敷光阻，去除 P 阱区的光阻，注入砷 (As) 离子，形成 NMOS 的源漏极。
用同样的方法，在 N 阱区，注入 B 离子形成 PMOS 的源漏极。
晶圆封装bumping工艺
晶圆封装bumping工艺
现今，由于科技的不断发展，人类在研发更新型、更小型、更节能的电子设备和电子元件方面取得了很大的进展。
随着这些设备和元件越来越小，封装技术也在不断发展，以使设备和元件能够在受限的空间内运行。
晶圆封装bumping工艺是现代封装技术中最新的一种，它提供了一种更紧凑的封装方法，以满足小型的空间要求。
晶圆封装bumping工艺是将晶圆封装到电子设备中的一种技术。
这项技术是将微小的倒角针头放置在陶瓷或金属材料上，然后将晶圆置于其上，以使连接紧密而牢固。
为了提供最大的连接强度，晶圆上的压痕通常由使用热力压痕或激光刻压痕的方法产生。
此外，在准备接口前，还需要用钝的钢丝把晶圆的表面清洁干净。
这种封装技术的优点在于它提供了一种更紧凑的封装方式，而不会损害晶圆的性能和连接效果。
在晶圆上的压痕越小，压痕和晶圆之间的空隙就越小，接口形成的密封性就越好，从而有效防止电子线路板元件之间的氧化和短路。
另外，由于它可以有效地保护晶圆元件，使晶圆封装bumping工艺成为抗震性能良好的首选。
此外，晶圆封装bumping工艺还可以大大降低电路板的安装成本，因为它可以减少接口的数量，缩短安装时间。
另外，晶圆封装bumping 工艺具有较高的可靠性，因为它可以有效阻止外部环境对焊盘的磨损和腐蚀。
总之，晶圆封装bumping工艺是目前封装技术中最新的一种，它提供了一种更紧凑的封装方法，可以确保晶圆元件在受限的空间范围
内正常运行，同时也可以降低电路板上元件的安装成本，并可提高可靠性。
未来，晶圆封装bumping工艺将受到越来越多的应用，成为电子设备的可靠的封装技术。
晶圆键合技术
1.定义晶圆键合技术是指通过化学和物理作用将两块已镜面抛光的同质或异质的晶片紧密地结合起来，晶片接合后，界面的原子受到外力的作用而产生反应形成共价键结合成一体，并使接合界面达到特定的键合强度。
英文 Wafer Bonding Technology2.分类3 键合条件影响键合质量的内在因素是晶片表面的化学吸附状态、平整度及粗糙度；外在因素主要是键合的温度和时间。
通常还需要加压来克服表面起伏与增加表面原子间的成键密度，来达到提高键合强度的目的。
决定键合成功与否的基本条件:(1)几何条件:利用键合技术可以有效解诀晶格失配的问题，要保证两个键合晶片的表面平整度与弹性模量的差异要小。
(2)机械条件:键合所需的表面需要非常平滑，表面的粗糙度要求达到2nm 以上，配合化学机械研磨(C雔}任)实现。
(3)物理条件:由于磊晶或长晶的过程往往会有一些缺陷，如:晶界(grainboundaries)�大、晶格错位(dislocation)?双尖峰(spikes?等，这些也需使用CMP的方式去除。
(4)化学条件:两个欲键合表面的洁净度非常重要，键合时需注意去除表面金属、有机物等杂质。
(5)能量条件:在热处理的过程中，温度可能会造成表面残余物质的化学反应，键合过程中引入热应力导致形变等对器件不利的结果。
为了达到良好的键合质量，通常需要对欲键合的晶片进行前期准备，主要通过表面处理、预键合及热处理三个过程。
进行表面处理之前，4.键合界面的性质(1）键合界面的位错和空洞。
除了硅硅直接键合这种同质材料键合之外，大部分都是通过异质材料进行键合。
而由于两个键合的材料不同，晶片之间必然存在着热失配及晶格失配等问题。
键合界面将会产生应力，为了应力弛豫，界面处会形成一定的位错，会严重影响器件的性能。
此外，晶片表面会有一定的杂质、多孔层结构和空洞。
这些杂质和多孔层结构的产生可能是由于表面未清洗洁净及界面附近的原子重组造成的，空洞是晶片在退火时产生的气泡引起的。
晶圆封装bumping工艺
晶圆封装bumping工艺晶圆封装bumping工艺是一种新兴的封装技术，它实现了晶圆组件与PCB连接的途径。
它为制造晶圆集成电路（IC）和PCB电路板之间的连接提供更多的可能性。
晶圆封装bumping工艺以精细的封装结构取代了传统的封装芯片的技术，使用晶圆封装bumping工艺可以有效地压缩PCB的体积，加强信号传输的稳定性，提高了产品的性能和可靠性。
晶圆封装bumping工艺的基本原理是采用微波焊接的方法，使用高功率的高频微波来激活封装bump结构，焊接晶圆组件和PCB之间的联系。
封装bump是由金属（铜、铝、铅、锡等）组成的低容量，高电压封装结构，具有优异的可焊性和高电压耐受性，满足各种电子元件和PCB之间的连接要求。
晶圆封装bumping工艺的工艺步骤包括：组件安装、MMIC组装、IC芯片安装与焊接、封装bump的制备、PCB晶圆层的保护、封装bump 的焊接、PCB层的清洗和检查等。
首先，IC芯片需要根据原理图和原理参数的要求进行安装和定位，确保元件之间的高密度连接，并在组装过程中对芯片封装进行测试。
其次，封装bump的制备，根据PCB的封装要求，制备出符合参数的封装bump。
然后，将封装bump焊接到PCB上，使用高频微波进行焊接，经过控温、控制封装bump焊点的过程。
接着，进行清洗和检查，确保封装的质量符合PCB的要求，满足绝缘和耐电压的要求，并完成最终的接插件装配。
晶圆封装bumping工艺对于提高PCB的性能和可靠性具有重要作用，此外，这种技术还可以提高元件与PCB之间的稳定性和可靠性。
此外，晶圆封装bumping工艺可以大大减少PCB的厚度，更加节省空间，比传统的封装芯片技术更有效率。
但是，晶圆封装bumping工艺需要一定的技术要求，必须精确控制封装bump的制作过程，确保封装bump的数量和位置的精确性，以保证封装的质量。
总之，晶圆封装bumping工艺是一项先进的技术，它不仅提高了元件与PCB之间的连接质量，而且有利于节省空间，使得制造的产品更加紧凑。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
采用芯片粘结剂的晶圆背面涂覆工艺
在晶圆背面涂覆工艺中采用芯片粘结剂作为浆料，将其涂覆到晶圆背面之后再烘干。其
优点是同干膜方法相比成本降低20-30%，可以控制键合层厚度并且得到更高的单位时间产
量。
数十年来，半导体产业一直都使用粘结浆料将芯片粘结到引线框架和其他基板上。通常
粘结剂的涂覆采用注射器或更小的针孔，通过顶压的方法实现。某些制造商，特别是在汽车
用混合电路产业，还通过丝网印刷的方法涂覆粘结剂。
但这样做存在什么弊端呢？事实上会产生如下几个问题：
速度—在高度竞争的半导体产业中，时间就是金钱。在某些情况下，粘结剂的涂覆会成
为整个产品生产率的瓶颈因素。如果可以更快地完成粘结剂涂覆，那么就可以提高生产线运
转速度，成本也会降低。原则上讲，有几种方法可以加速涂覆工艺，但到目前为止还没有本
质性的改变。
尺寸—采用传统的芯片粘结浆料，粘结剂会在芯片的四周形成一圈镶边。采用视觉指示
器检测镶边的情况可以确定施放的粘结剂是否足够，并且这些在芯片四周的粘结剂还提高了
芯片的剪切强度。然而，粘结剂镶边也增加了芯片占用的面积，这也意味着无论采用何种封
装形式，其尺寸都必须比芯片本身大一点点。在考虑到由于浆料体积、流动性和浆
料及芯片放置位置波动带来的误差容限，这些额外的面积就变得非常显著了（图1）。由
于所有的粘结剂浆料主要成分都是易于流动的树脂，因此芯片之间必须留有足够的空隙，保
证溢出的树脂不会影响到周围的键合焊盘。
质量/可靠性—将一个芯片放置到粘结浆料点的位置是一项精细操作。必须很好地控制
放置力和时间，以保证芯片背面被粘结剂完全覆盖；而且施加的力不能太大，否则粘结剂会
从键合的位置挤压出来。芯片放置的水平位置也极其重要。任何残余倾斜都将在最薄的键合
位置上产生较高的应力，会影响后续的引线键合工艺或影响可靠性。此外，如果不能对前面
介绍的几个参数进行控制，产品的短期和长期可靠性都要受到影响。
改变了什么？
由于设计人员致力于将封装变得更小更轻，以及制造企业致力于通过提高组装速度来降
低封装成本，上面提到的所有问题都变得更加突出。通常的情况是解决了一个问题但同时其
他问题变得更为严重。例如，可以通过采用更高精度的芯片键合机来解决芯片倾斜波动问题，
但与当前的键合机相比，工艺的成本将变得更高或者速度变得更低。
另一个趋势是将多个芯片放到一个封装内。这些芯片被相邻放置，在这种情况下，通过
选择粘结剂可以优化芯片的间距。另外的可能是将芯片叠层放置。这种情况下芯片通常非常
薄，并且粘结剂的厚度需要严格控制，否则无法防止粘结剂对芯片表面的污染。
显而易见，如果可以改变传统的浆料粘结方法将具有很大的吸引力。一种已有的解决方
案是采用干膜作为粘结材料，采用这种方法可以控制粘结层的厚度。或者也可以预先将干膜
冲压成型或在晶圆分割成单独芯片之前粘结到晶圆背面。将这种材料粘结到引线框架上需要
施加一定的热和压力，但这层粘结材料还是足够坚硬，可以避免形成芯片周围大的镶边或者
造成显著的芯片倾斜。
这种方法广泛用于芯片叠层应用，在这种情况中成本并不是一个重要的考虑因素。但不
幸的是生产和应用干膜的成本都比采用浆料要高。因此，该种方法并不适合大规模生产或对
成本敏感的应用。
采取怎样的解决方案？
一种实用的解决方案是晶圆背面涂层（WBC）。采用WBC方法，使用的粘结剂是特别设
计的浆料，可以将其涂覆到晶圆背面并烘干（图2）。这种方法具有多个优点，包括：
● 浆料的成本比干膜低20-30%。
● 可以根据客户要求控制键合层厚度。
● 对镶边现象的控制与干膜产品相似。
● 不需要采用涂覆操作，这样可以得到更高的单位时间产量。
● 完成涂覆的晶圆可以长期存放。
晶圆可以粘结到传统的划片蓝膜上并采用标准机械锯进行分离（图3）。唯一需要对标
准芯片键合机进行改动的地方是需要在样品台上加装加热器，这样可以保证粘结剂足够柔软
可以润湿表面。
采用丝网印刷平台可以很快涂覆粘结层，就像在表面贴装产品线上沉积焊料浆料一样
（图4）。该平台的价格比较低廉，精度足够并且重复性好，可以保证以最低的损失完全覆
盖晶圆。
采用这样的印刷机，可以在晶圆背面以极小的厚度波动沉积同心的粘结层。如果采用漏
版和刮刀的合适组合，整个流程一般需要10-15秒。根据粘结剂的性能，也可以采用乳胶丝
网代替金属漏版。为了适应晶圆级漏版/丝网印刷工艺，开发了自动晶圆加载/卸载装置。现
有的模块可兼容直径为300mm甚至更大的标准尺寸晶圆。这些模块直接集成到标准晶圆存储
结构中，例如JEDEC标准卡盘或FOUP这些广泛为半导体工艺接受的装置。将完成涂覆的晶
圆卸载之后，可以放置到卡盘/托盘上或直接送入固化炉中。典型的加载/卸载装置采用工业
标准的SMEMA协议与其他相关设备通信。
丝网的方法则从设计到结构都参照了表面贴装
工业已有的技术。通过采用大单孔的不锈钢丝网可以获得非常好的结果。已经实现了有效厚
度仅为37mm的丝网。刮刀也进行了特别设计，其刚度很高，可以避免通过孔隙时粘结剂溢
出，会得到非常薄和均匀的涂层。对标准印刷机的运行和夹持机制进行改进后可以实现WBC。
这包括为兼容超薄晶圆而进行的工具校正。在整个工艺过程中晶圆必须保持平坦，这样才会
避免粘结层厚度的波动。采用一个平坦度符合该应用要求的平板来支撑晶圆。通过平板上多
孔陶瓷的通道获得真空，可以无损坏的吸牢晶圆（图5）。
非接触式的测量设备可以精确地计算出粘结层的厚度，但在量产条件下对每个晶圆都进
行快速的检查是不现实的。这样，在使用形貌仪对工艺进行校正后，在生产过程中每隔一段
时间对样品进行测试的方案显得更为可行。
一旦整套系统搭建之后，由于漏版或丝网印刷设备和工艺都非常稳定，所以几乎不需要
对工艺进行大的调整。整套系统，包括印刷机、晶圆夹持设备和线上固化炉需要约32万美
元，如果采用200 mm晶圆，其单位时间产量可达60-85 wph。
除了可以解决上面列出的几个基本问题外，WBC方法还有一些额外的优点。其中包括：
● 由于消除了镶边现
象，在芯片尺寸为小于0.5×0.5 mm时，对粘结浆料的用量减少10倍。
● 由于应用集中到某个印刷领域的湿粘结剂，提高了对存货的控制。这也减少了采用
化学品工艺中对工程和安全控制的昂贵需求。事实上可以采用晶圆代工设备印刷粘结剂，这
样又消除了在封装或“后道”设备阶段对湿粘结浆料的需求。
● 由于只有一种浆料厚度，而不是像采用干膜工艺那样需要多种厚度和宽度，又可以
获得额外的存货控制。
WBC的现状如何？
第一代的WBC产品目前已经面世了，并且具有导电和绝缘两种粘结剂。具有更好可印刷
性能和热性能的第二代材料可在今年问世。为获得更快的单位时间产量和处理更薄的晶圆，
对晶圆夹持设备的改进与材料开发也在同时进行。实际上，厚度为30mm，直径为150 mm晶
圆工艺已经成功了。因此，现有的情况说明，随着工艺的进一步改进，WBC将会在标准半导
体工艺中占据一席之地。