EDA实验指导书
嘉立创EDA联合实验室培训指导手册
嘉立创EDA联合实验室培训指导手册
嘉立创EDA联合实验室培训指导手册：
1.1.1实验目的1.熟悉EDA硬件实验箱构成、配置、相关器件信息。
2.检查Altera公司EDA设计工具软件QuartusII6.0/5.0安装情况。
3.掌握QuartusIⅡ软件编辑、编译和仿真的方法。
4.熟悉QuartusIⅡ软件的设计流程。
1.1.2实验内容1.熟悉实验箱的结构与组成。
2.学习QuartusIⅡ6.0软件的安装，熟悉重要菜单命令含义。
（选择内容）
3.动手操作掌握QuartusIⅡ6.0软件设计流程，体验基本的组合逻辑设计。
4.掌握电子设计自动化实验特点、掌握实验规则。
1.1.3实验原理二选一选择器的基本原理：a、b为两个输入信号，s为选择信号，y为输出信号。
当s为'0'时y输出a信号，s为’1’时y输出b信号。
ず其它原理可以参考EDA实验指导例程、EDA实验指导书等。
1.1.4实验步骤1.实验前须认真阅读实验注意事项。
2.检查主芯片型号。
3.检查实验箱各部件的工作情况及信息。
a）拨码开关b）按键c)发光二极管d）数码管e)蜂鸣器f）点阵LED4.检查箱内是否有：
（1）下载线（2）RS232接口线等。
EDA4序列信号发生器与检测器设计
南昌大学实验报告学生姓名：邱永洪学号：6100210026 专业班级：中兴101班实验类型：□验证□综合■设计□创新实验日期：2012/11/12实验四序列信号发生器与检测器设计一、实验目的1、设计序列信号发生器2、用有限状态机的方法设计检测器二、实验内容与要求1、设计序列发生器，完成序列为0111010011011010的序列发生器2、用有限状态机设计序列检测器，实现串行序列11010的检测器3、对检测到的次数计数，并将实时产生的序列6位动态显示三、设计思路及程序1、序列发生器的设计设计一个‘0111010011011010’的序列发生器，利用S0到S15的16个状态机循环产生‘0111010011011010’序列。
CLK为时钟脉冲输入口，D-RESET为复位口使其重新发送序列，COUNT为序列输出口。
程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY COUNT ISPORT (CLK,RST :IN STD_LOGIC;COUNT :OUT STD_LOGIC );END COUNT;ARCHITECTURE behav OF COUNT ISTYPE FSM_ST IS (s0,s1,s2,s3,s4,s5,s6,s7,s8,s9,s10,s11,s12,s13,s14,s15);SIGNAL REG:FSM_ST;SIGNAL Q:STD_LOGIC;BEGINPROCESS(CLK,RST)BEGINIF RST ='1' THEN REG<=s0;Q<='0';ELSIF CLK'EVENT AND CLK='1' THENCASE REG ISWHEN s0=> Q<='0'; REG<=s1;WHEN s1=> Q<='1';REG<=s2;WHEN s2=> Q<='1';REG<=s3;WHEN s3=> Q<='0';REG<=s4;WHEN s4=> Q<='0';REG<=s5;WHEN s5=> Q<='0';REG<=s6;WHEN s6=> Q<='1';REG<=s7;WHEN s7=> Q<='1';REG<=s8;WHEN s8=> Q<='0';REG<=s9;WHEN s9=> Q<='1';REG<=s10;WHEN s10=> Q<='1';REG<=s11;WHEN s11=> Q<='0';REG<=s12;WHEN s12=> Q<='0';REG<=s13;WHEN s13=> Q<='1';REG<=s14;WHEN s14=> Q<='1';REG<=s15;WHEN s15=> Q<='0';REG<=s0;WHEN OTHERS=>REG<=s0;Q<='0';END CASE;END IF;END PROCESS;COUNT <=Q;END behav;2、设计序列检测器基本思想是采用有限状态机设计，先设定5个状态S0、S1、S2、S3、S4 ，实现序列11010的检测，用到状态机。
EDA课程设计报告--四位加法器设计
《EDA》课程设计题目：四位加法器设计学号： 200906024245姓名：梁晓群班级：机自094指导老师：韩晓燕2011年12月28日—2011年12月30日目录摘要----------------------------------3EDA简介---------------------------3概述----------------------------------4 1.1目的与要求-------------------4 1.2实验前预习-------------------41.3设计环境----------------------5四位全加器的设计过程----------52.1 半加器的设计-----------------62.2一位全加器的设计-----------92.3四位全加器的设计----------11收获与心得体会----------------13摘要本文主要介绍了关于EDA技术的基本概念及应用，EDA设计使用的软件Quartus7.2的基本操作及使用方法，以及半加器、1位全加器和四位全加器的设计及仿真过程。
EDA简介EDA的概念EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作.EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。
EDA代表了当今电子设计技术的最新发展方向，它的基本特征是：设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（ASIC）实现，然后采用硬件描述语言（HDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件，这样的设计方法被称为高层次的电子设计方法。
sopc实验指导书(1)
CON目录第一章实验箱简介 (2)第二章EDA实验单元 (5)实验一七人表决器 (5)实验二格雷码变换 (13)实验三BCD码加法器 (15)实验四四位全加器 (17)实验五四人抢答器 (19)实验六四位并行乘法器 (20)实验七设计基本触发器 (21)实验八设计74LS169计数器功能模块 (25)实验九步长可变的加减计数器 (27)实验十可控脉冲发生器 (28)实验十一正负脉宽数控调制信号发生器 (30)实验十二序列检测器 (32)实验十三四位并行流水乘法器 (34)实验十四出租车计费器 (37)实验十五多功能数字钟 (39)实验十六数字秒表 (41)实验十七频率计 (43)实验十八交通灯控制器 (45)实验十九数码锁 (47)实验二十VGA彩条发生器 (49)附录 (51)第一章实验箱简介EDA/SOPC实验箱是集EDA和SOPC开发为一体的综合性实验箱，它不仅可以独立完成几乎所有的EDA设计，也可以完成大多数的SOPC开发。
采用Altera公司的Cyclone系列的12万门FPGA为核心，整个系统采用模块化设计，各个模块之间可以自由组合，使得该实验箱的灵活性大大提高。
同时实验箱还提供了丰富的接口模块，供人机交互，从而大大增加了实验开发者开发的乐趣，满足了普通高等院校、科研人员等的需求。
开发工程师可以使用VHDL语言、Verilog HDL语言、原理图输入等多种方式，利用Altera公司提供的Quartus II及Nios软件进行编译，下载，并通过EDA/SOPC实验箱进行结果验证。
实验箱提供多种人机交互方式，如键盘阵列、按键、拨挡开关输入；七段码管、大屏幕图形点阵LCD显示；串口通信；VGA接口、PS2接口、USB接口、Ethernet接口等，利用Altera 公司提供的一些IP资源和Nios 32位处理器，用户可以在该实验箱上完成不同的SOPC设计。
EDA/SOPC实验箱提供的资源有：●Altera公司的EP1C6Q240C8，12万门级FPGA，另外可选配更高资源的FPGA●FPGA配置芯片采用可在线变成的EPC2，通过JTAG口和简单的跳线即可完成设计的固化●1个数字时钟源，提供48MHz、12MHz、1MHz、100KHz、10KHz、1KHz、100Hz、10Hz、2Hz和1Hz等多个时钟●1个模拟信号源，提供频率和幅度可调的正弦波、三角波和方波●两个串行接口，一个用于SOPC开发时的调试，另一个可以完成其它的通信●1个VGA接口●1个PS2接口，可以接键盘或鼠标●1个USB接口，利用PDIUSBD12芯片实现USB协议转换●1个Ethernet接口，利用RTL8019芯片实现TCP/IP协议转换●基于SPI接口的音频CODEC模块●1个输入、输出探测模块，供数字信号的观察●16个LED显示●8个拨挡开关输入●8个按键输入●1个4X4键盘阵列●8个七段码管显示●1个扬声器模块●1个交通灯模块●1个直流电机模块●1个高速AD和1个高速DA●240×128大屏幕图形点阵LCD显示●存储器模块提供256K×32Bit的SRAM和2M×8Bit的FLASHROM实验箱基本布局如下图1-1所示：图1-1 EDA/SOPC 试验箱系统布局下面就部分模块做简要介绍。
自动化电路实验指导书(复试材料)及参考资料(一)
附件1：南京理工大学实验教学大纲大纲编号：04037001课程名称：电路综合实验___________开课实验室：电工实验室______________执笔人：马鑫金_审定人：黄锦安___________________修（制）订日期：2005.3___________________一、目的与要求：（约100～150汉字）本课程是《电路》课程结束语后在以下内容中选取进行，目的是为了主要为了培养学生扎实的实验基本功和严谨的学风，掌握复杂的实验原理从而训练学生分析问题、解决问题的能力和撰写小论文的能力，充分展现学生的综合素质。
要求掌握EDA方面的相关软件，并用其设计满足要求的综合实验线路，完成实验后交EDA虚拟和实验台完成的实验报告或撰写小论文。
二、实验项目与主要内容：序号实验项目名称学时主要内容实验类型1用EDA软件设计线路对以下4个实验先行虚拟8目的：掌握电路实验的现代设计方法。
内容：用EDA软件设计线路对给出的实验课题先行虚拟。
方法：在微机上操作。
要求：掌握用EDA软件完成实验课题的可行性研究。
操作2线性二端口网络的研究4目的：掌握复杂电路用实验方法测量参数的能力。
内容：自行设计两个二端口网络，用实验方法测量相关参数。
方法：在实验台上完成。
要求：在用EDA虚拟的基础上用实验的方法，完成实验内容并给出结论，写出实验报告。
设计3运算放大器电路应用与设计6目的：掌握多端元件的分析、应用能力。
内容：自行设计运算放大器的各种基本应用电路，并设计对电路有特殊作用的如负阻抗、回转器、旋转器电路的参数及完成实验和测量。
方法：在实验台上完成。
要求：在用EDA虚拟的基础上用实验的方法调试并完成实验内容，写出论文。
设计4RC电路的应用4目的：训练学生分析问题、解决问题的综合能力。
内容：提出移相、裂相、谐振等问题由学生设计电路完成。
设计方法：在实验台上完成。
要求：在用EDA虚拟的基础上用实验的方法选择、调试电路元件参数，写出论文。
射频电路 实验指导书
Ansoft Designer Ansoft Designer 是 Ansoft 公司推出的微波／射频电路和通信系统仿真软件。它采用了 新视窗技术，可将射频电路系统、版图和电磁场仿真工具无缝地集成到同一设计环境。这种集成 不是简单的界面集成，其关键是 Ansoft Designer 独有的“按需求解”的技术，即能够根据需要选 择求解器，从而实现对设计过程的完全控制。 Ansoft Designer 还能方便地与其它设计软件集成到一起，并可以和测试仪器连接，完成各种 设计任务。主要应用于：频率合成器、功率分配器、合成器、放大器、混频器、滤波器、移相器、 锁相等各种微波/射频电路设计以及电路板和各种部件模块设计；通信系统设计；雷达系统设计； 微带天线设计等。 3. Ansoft HFSS Ansoft HFSS 是 Ansoft 公司推出的基于有限元算法的三维电磁场仿真软件，是世界上第一 个商业化的三维电磁场仿真软件，业界公认的三维电磁场设计和分析的电子设计工业标准。 HFSS 提供了简洁、直观的用户界面，精确自适应的场解器和功能强大的电性能分析后处理器。 能计算任意形状三维无源结构的 S 参数和全波电磁场。 HFSS 软件拥有强大的天线设计功能。它可以计算天线增益、方向性、远场方向图剖面、远 场 3D 图和 3dB 带宽；绘制极化特性：包括球形场分量、圆极化场分量和轴比。 由 Ansoft HFSS 和 Ansoft Designer 构成的 Ansoft 高频解决方案是目前唯一以物理原型为基 础的微波／射频解决方案，提供了从系统到电路直至部件级的快速而精确的设计手段，覆盖了 微波／射频设计的所有环节。 Microwave Office Microwave Office 是 AWR 公司推出的微波 EDA 软件，为微波／射频平面设计提供了完整、 快速和精确的解答。它是通过”VoltaireXL”和”EMSight”两个模拟器来对微波／射频平面电路进 行模拟和仿真的。 该软件采用”VoltaireXL”的模拟器来处理集总元件构成的微波／射频平面电路问 题。”VoltaireXL” 模拟器内设一个元件库，在建立电路模型时，可以调出微波／射频电路所用 的元件，其中无源器件有电感、电阻、电容、谐振电路、微带线、带状线、同轴线等等，非线 性器件有双极晶体管， 场效应晶体管，二极管等等。该软件采用”EMSight”的模拟器来处理任 何多层平面结构的三维电磁场的问题。”EMSight”模拟器是一个三维电磁场模拟程序包，可用于 平面微波／射频电路和天线结构的分析。其特点是把修正谱域矩量法与直观的视窗图形用户界 面(GUI)技术结合起来，使得计算速度加快许多。它可以分析射频集成电路 (RFIC)、微波单片集 成电路(MMIC)、 微带贴片天线和高速印制电路板(PCB)等电路的电气特性。 5. Winsmith 或其它 Smith 圆图软件 Winsmith 软件（或 Smith-Chart 等）是 Smith 圆图软件，运用这些软件可以快速实现匹 配电路的设计和阻抗的计算。 6. CST MICROWAVE STUDIO CST MICROWAVE STUDIO 仿真软件是德国 CST（Computer Simulation Technology）公司 推出的高频三维电磁场仿真软件，是一款基于时域有限差分算法和 PC 机 Windows 环境下的仿真 软件。是为快速、精确仿真电磁场高频问题而专门开发的 EDA 工具。它主要应用在复杂设计和 更高的谐振结构。微波工作室可以通过散射参数使电磁场元件结合在一起，把复杂的系统分离成 更小的子单元，通过对系统每一个单元行为的 S-参数的描述，可以快速的分析和降低系统所需的 内存。微波工作室考虑了在子单元之间高阶模式的耦合，结构分成小部分而没有影响系统的准确 性。传统的电路仿真软件仿真是快速的，但是，当考虑集肤效应损耗和材料的复杂性，结果的准 确性将受到大幅度的影响。像微波工作室的 3D 仿真软件克服了这种限制，可以解决任意几何形 4.
EDA实验指导(基于DE2-115)
EDA实验指导（基于DE2-115）信息科学与工程学院电子信息系徐雯娟编著EDA实验指导（基于DE2-115）实验一：一位全加器设计——原理图设计初步以下拟通过1位全加器的设汁，介绍原理图输入的基木设计方法。
软件基于quartus213.0版本。
1位全加器可以用两个半加器及一个或门连接而成，因此需要先完成半加器的设计。
下面将给出使用原理图输入的方法进行底层元件设计和层次化设计的主要步骤。
1.新建工程点击两次“next”后，如下图。
假设本项设计的文件夹取名为adder4,路径为:d：\ex\adder4(建议大家把所有的EDA实验都放在一个文件夹中，如ex，然后为每个实验在这个文件夹中新建一个文件夹，以实验名命名，如adder4)。
选择目标芯片：cycloneIVE系列的EP4CE11529C7,如图：直接next，之后到达完成界面，这里会看见关于整个工程的一些信息，核对一下是否正确，然后点击“finish”。
此时界面上会出现顶层文件名和项目名：2.新建原理图文件原理图编辑输入流程如下：(1)新建原理图文件。
打开QuartusII,选菜单“File”一“New”，在弹出的“New-”对话框中选择“Design Files”的原理图文件编辑输入项“Block block diagram/schematic File"按"OK"后将打开原理图编辑窗。
（2）在编辑窗中调入元件，完成半加器的原理图输入。
点击按纽“”或直接双击原理图空白处，从“Symbol”窗中选择需要的符号，或者直接在“name”文本框中键入元件名，如“and2”为2输入与门，点OK按钮，即将元件调入原理图编辑窗中。
例如为了设计半加器，分别调入元件and2，not，xnor和输入输出引脚input和output。
并如图用点击拖动的方法连接好电路。
然后分别在input和output的PIN NAME上双击使其变黑色，再用键盘分别输入各引脚名:a、b,co和s。
eda
实验项目一一、实验目的1、通过3－8译码器的设计，让学生掌握组合逻辑电路的设计方法。
2、掌握组合逻辑电路的静态测试方法。
3、初步了解可编程器件设计的全过程。
二、实验内容使用MAXPLUSII软件,设计一个3－8译码器,得出正确的仿真验证结果。
三、实验原理、方法和手段3-8译码器三输入，八输出。
当输入信号按二进制方式的表示值为N时，输出端标号为N的输出端输出高电平表示有信号产生，而其它则为低电平表示无信号产生。
因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为高电平情况下，能表示所有的输入组合。
3-8译码器采用原理图输入的方式将三个输入端与其的非以八种与的方式进行连接进而得出输出。
四、设计输入五、仿真输出六、实验总结（被加数）Ai（被加数）Bi（半加和）Hi（本位进位）Ci实验二 半加器设计实验类型：综合 一、实验目的设计并实现一个一位半加器。
二、实验内容使用MAXPLUSII 软件,设计一个一位半加器,得出正确的仿真验证结果。
三、实验原理、方法和手段半加器电路是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路，是实现两个一位二进制数的加法运算电路。
计算机中数的操作都是以二进制进位的，最基本的运算就是加法运算。
按照进位是否加入，加法器分为半加器和全加器电路两种。
计算机中的异或指令的功能就是求两个操作数的和。
一位半加器有两个输入、输出。
一位半加器示意图Bi Ai Bi Ai Hi ∙+∙= Bi Ai Ci ∙=采用原理图输入的方式将两个输入端同或输出是，与输出co四、设计输入五、仿真输出六、实验总结实验项目 五一、实验目的设计并实现一个带进位的通用加法器设计。
二、实验内容使用MAXPLUSII 软件设计一个带进位的通用加法器,得出正确的仿真验证结果。
三、实验原理、方法和手段加法器，是产生数的和的装置。
常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。
EDA实训
动态显示
首先从段选线上送出字型编码，再控制位选端， 字符就显示在指定数码管上，其他位选端无效的数码 管都处于熄灭状态，持续1.5ms时间，然后关闭所有 显示；接下来又送出新的字型编码，按照上述过程又 显示在另外一位数码管上，直到每一位数码管都扫描 完为止，这一过程即为动态扫描显示。数码管其实是 轮流一次点亮的，但由于人的视觉驻留效应，因此当 每个数码管点亮的时间小到一定程度时，人就感觉不 出字符的移动或闪烁，觉得每位数码管都一直在显示， 达到一种稳定的视觉效果。
返回
比较器
对两个或多个数据项进行比较，以确定他们 是否相等，或确定它们之间的大小关系及排 列顺序称为比较。能够实现这种比较功能的 电路或装置称为比较器。 比较器是将一个模拟信号与一个基准电压相 比较的电路。 比较器的两路输入为模拟信号，输出则为二 进制信号，当输入电压的差值增大或减小时， 其输出保持恒定。
流程图
DAC 0832
• DAC0832是采样频率为八位的D/A转换芯片， 集成电路内具备双缓冲、单缓冲和直通三种 使用方式，以便适于各种电路的需要（如要 求多路D/A异步输入，同步转换等）。 • D/A转换结果采用电流或电压的形式输出， D/A转换速度远高于A/D转换速度。 • 若需要相应的模拟电压信号，可通过一个高 频输入阻抗的线性运算放大器实现。
主页
Lab 3. 6位七段译码扫描显示电路设计
实训要求及内容：
利用VHDL设计并实现10MHz分频器电路得到1KHz信号引 入六个数码管串行扫描电路，同时要求顺序扫描显示数 字图形 632541 到六个数码管上要求用Quartus II 完 成仿真设计并仿真下载到硬件验证其功能。根据以上的 实训内容写出实训报告，包括设计原理、程序设计、程 序分析、仿真分析、硬件测试和详细实LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY lab1 IS PORT(CLR: CLK: LM311: CQI: END lab1; IN STD_LOGIC; IN STD_LOGIC; IN STD_LOGIC; OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
可编程器件EL-EDA-IV型
可编程器件EL-EDA-IV型实验指导书第一部分实验开发系统硬件介绍一、实验系统概述：此系列实验系统针对数字电路设计CPLD/FPGA及模拟电路设计技术有一总体上的概念。
其中II、III型均为数字电路设计实验开发系统，IV、V型为数、模混合可编程器件实验开发系统。
这些系列设备都能不同程度地满足高校的现代电子技术EDA教学和数字电路及其它相关实验课程的要求。
由于可编程器件的设计灵活性，其系统更能满足高校的相关课程设计，毕业设计及大学生电子设计竞赛等。
对于程度较高的同学，本系统极其丰富的功能单元和可搭接的灵活性，使他们完全能够做出超出大纲要求的具有复杂性和创造性的综合实验。
同时该系统也是从事教学及科研的广大教师和电子工程师的理想开发工具。
希望读者能从中得到裨益，并提出宝贵的改进意见。
二、配套软件：Max+plus II 10.0基础版(商业版见报价单及相关资料说明)1.运行环境Win95/982.层次化设计支持3.原理图输入支持4.文本输入支持5.AHDL输入支持6.VHDL输入支持7.原理图设计宏库基本库8.仿真和时序分析支持9.逻辑综合支持10. 硬件编程/下载支持11.支持芯片Max7000全系列（如7000A、7000B、7000E、7000S等）和Max9000系列等Flex6000、8000、10K（如10K系列的10K10、20、30、50、10K100等）、10KE系列等三、系统硬件组成：（一）IV型实验箱结构组成：1．CPLD/FPGA适配器板：标准配置是本公司的EPF10k10或MAX7128接口板。
主要负责整个系统与不同公司不同类型的芯片实现通讯，下载接口是数字芯片的下载接口（DIGITAL JTAG），主要用于CPLD/FPGA芯片的数据下载。
该适配器板目前我公司提供有Altera、Lattice、Xilinx公司的不同门数的芯片。
也可根据客户需求专门订做。
２．扫描驱动类接口：1）8位八段数码管显示输出系统的显示采用8位8段共阴极数码管（高电平有效），所对应的接口序号为：8位段驱动接口：a、b、c、d、e、f、g、Dp；8位位驱动采用3-8译码产生，对应的接口为：SEL0~SEL2，悬空为高电平，其具体的对应关系如下表所示：2）4×8键盘输入本矩阵键盘为4×8键盘，其接口电路原理图如图Y-5所示，I/O口分别为KIN0、KIN1、KIN2、KIN3、SEL0、SEL1、SEL2，其中SEL0、SEL1、SEL2位于16×16点阵区。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1
实验四、4位乘法器的实现
一、实验前准备
本实验例子使用独立扩展下载板EP1K10_30_50_100QC208(芯片为EP1K100QC208)。
EDAPRO/240H实验仪主板的VCCINT跳线器右跳设定为3.3V； EDAPRO/240H实验仪主
板的VCCIO跳线器组中“VCCIO3.3V”应短接，其余VCCIO均断开；独立扩展下载板
“EP1K10_30_50_100QC208”的VCCINT跳线器组设定为2.5V；独立扩展下载板
“EP1K10_30_50_100QC208”的VCCIO跳线器组设定为3.3V。请参考前面第二章中关于
“电源模块”的说明。
二、实验目的
1、掌握利用Verilog HDL语言实现乘法器的方法
2、掌握利用8位数码显示模块的设计
三、实 验 内 容
1、用Verilog HDL语言按照移位循环相加方法实现4x4乘法器模块。
2、用Verilog HDL语言实现8位数码显示模块。
三、实验原理
乘法运算模块可采用移位相加原理实现，本实验采用乘法器模块和显示模块在顶层模
块中例化的方法实现。
四、实验步骤
1、按照以下步骤完成每一个模块的设计：新建设计文件夹（不可用中文）-》新建设计
文件-》输入设计项目（原理图/Verilog HDL文本代码）-》存盘（注意原理图/文本取名）-》
将设计项目设置成Project-》选择目标器件-》启动编译-》（可选：建立仿真波形文件-》仿
真测试和波形分析）
2、新建顶层原理图文件，调入第1步中设计好的各模块，以原理图方式实现顶层设计-》
存盘（注意原理图/文本取名）-》将设计项目设置成Project-》选择目标器件-》启动编译-》
建立仿真波形文件-》（可选：建立仿真波形文件-》仿真测试和波形分析）-》引脚锁定并编
译-》编程下载/配置-》硬件测试
五、 硬件测试说明
1、乘数与被乘数接8位数字开关A组。
2、结果显示接动态数码管。
六、硬件连线说明
如果独立扩展板芯片为EP1K30QC208 PIN分配
CLK 79 接GCLK1
Rst 71 接按键F12,需要连线到右下角F12的连线插孔
Display[6] 93 接数码管段位引线A
Display[5] 92 接数码管段位引线B
Display[4] 90 接数码管段位引线C
Display[3] 89 接数码管段位引线D
Display[2] 88 接数码管段位引线E
Display[1] 87 接数码管段位引线F
Display[0] 86 接数码管段位引线G
2
Sel[2] 70 接SS2
Sel[1] 69 接SS1
Sel[0] 68 接SS0
data_a[3] 39 接8位数字开关A SW1
data_a[2] 40 接8位数字开关A SW2
data_a[1] 41 接8位数字开关A SW3
data_a[0] 44 接8位数字开关A SW4
data_b[3] 45 接8位数字开关A SW5
data_b[2] 46 接8位数字开关A SW6
data_b[1] 47 接8位数字开关A SW7
data_b[0] 53 接8位数字开关A SW8
如果独立扩展板芯片为EP1K 30TC144 PIN分配
CLK 55 接CLK(T)-CLOCK(P)
Rst 67 接按键F12,需要连线到右下角F12的连线插孔
Display[6] 91 接数码管段位引线A
Display[5] 90 接数码管段位引线B
Display[4] 88 接数码管段位引线C
Display[3] 87 接数码管段位引线D
Display[2] 86 接数码管段位引线E
Display[1] 83 接数码管段位引线F
Display[0] 81 接数码管段位引线G
Sel[2] 70 接SS2
Sel[1] 69 接SS1
Sel[0] 68 接SS0
data_a[3] 37 接8位数字开关A SW1
data_a[2] 38 接8位数字开关A SW2
data_a[1] 39 接8位数字开关A SW3
data_a[0] 41 接8位数字开关A SW4
data_b[3] 42 接8位数字开关A SW5
data_b[2] 43 接8位数字开关A SW6
data_b[1] 44 接8位数字开关A SW7
data_b[0] 46 接8位数字开关A SW8