【CN110061107A】一种微米级二极管芯片及制备方法【专利】
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日
(21)申请号 201910336922.2
(22)申请日 2019.04.24
(71)申请人 深圳第三代半导体研究院地址 518000 广东省深圳市龙华区观湖街道虎地排121号锦绣大地11号楼
(72)发明人 田朋飞 闫春辉 周顾帆 方志来 张国旗
(74)专利代理机构 北京中知法苑知识产权代理事务所(普通合伙) 11226代理人 李明
(51)Int.Cl.H01L 33/00(2010.01)H01L 33/06(2010.01)H01L 33/32(2010.01)
(54)发明名称一种微米级二极管芯片及制备方法(57)摘要本发明提供一种微米级二极管芯片，包括：第一台面，第二台面，氮化镓层，n-GaN层，应力释放层，多量子阱发光层，p-GaN层，第一电极，第二电极，绝缘层，所述第一台面与第二台面尺寸不同。本发明避免原有LED输出光功率小，热膨胀率和晶格常数同GaN失配大的技术问题，实现了在同一块芯片上集成了通信，照明，探测等多种功能的同时，
光提取效率高的技术效果。
权利要求书2页 说明书6页 附图4页CN 110061107 A2019.07.26
CN 110061107
A1.一种微米级二极管芯片，其特征在于，包括：
第一台面，第二台面，氮化镓层，n-GaN层，应力释放层，多量子阱发光层，p-GaN层，电流
扩展层，第一电极，第二电极，绝缘层，所述第一台面与第二台面尺寸不同。
2.一种如权利要求1所述的微米级二极管芯片，其特征在于，所述第一台面与第二台面
中较大尺寸台面尺寸为100微米*100微米～1毫米*1毫米；所述第一台面与第二台面中较小
尺寸台面尺寸为3微米*3微米～250微米*250微米。
3.一种如权利要求1所述的微米级二极管芯片，其特征在于，采用沉积微米尺寸的电流
扩展层限制二极管发光面积的方法制备第二台面。
4.一种如权利要求1所述的微米级二极管芯片，其特征在于，所述第一台面为照片光
源，所述第二台面为通信系统发射端，芯片背面为通信系统接收端。
5.一种微米级二极管芯片制备方法，其特征在于，包括：
步骤1：在衬底上通过曝光获得台面区域，所述台面区域包括第一台面；
步骤2：在所述台面区域采用沉积微米尺寸的电流扩展层限制二极管发光面积的方法
获得第二台面；
步骤3：曝光定义隔离区域及电极区域。
6.一种如权利要求5所述微米级二极管芯片制备方法，其特征在于，所述步骤1包括：在
蓝宝石衬底GaN基外延片的基础上均匀旋涂光刻胶，通过曝光定义台面区域，所述蓝宝衬底
打磨抛光。
7.一种如权利要求5所述微米级二极管芯片制备方法，其特征在于，所述步骤2包括：
步骤1.1：采用湿法腐蚀的方法将无光刻胶区域的电流扩展层腐蚀至p-GaN表面；
步骤1.2：采用干法刻蚀的方法将无光刻胶区域刻蚀至n-GaN区域；
步骤1.3：去除残余光刻胶，重新均匀旋涂光刻胶并曝光获得所述台面区域，所述台面
区域包括第一台面。
8.一种如权利要求5所述微米级二极管芯片制备方法，其特征在于，所述步骤2采用沉
积微米尺寸的电流扩展层限制二极管发光面积的方法为：沉积减小ITO尺寸；或，采用CHF3等离子钝化p-GaN层；或，采用低能电子束辐照激活p-GaN参杂。
9.一种如权利要求5所述微米级二极管芯片制备方法，其特征在于，所述采用CHF3等离
子钝化p-GaN层包括：
步骤2.1：采用湿法腐蚀的方法将无光刻胶区域的电流扩展层腐蚀至p-GaN表面；
步骤2.2：去除残余光刻胶，热退火令ITO与p-GaN形成欧姆接触；
步骤2.3：采用化学气相沉积的方法沉积SiO2绝缘层；
步骤2.4：定义第二台面。
10.一种如权利要求6所述微米级二极管芯片制备方法，其特征在于，所述步骤3包括：
步骤3.1：生长绝缘层；
步骤3.2:曝光定义绝缘层腐蚀区域；
步骤3.3：采用干法刻蚀或湿法腐蚀在腐蚀区域刻蚀隔离区域；
步骤3.4：去除残余光刻胶，重新均匀旋涂光刻胶并曝光，定义出电极区域；
步骤3.5：蒸镀Ni/Au金属层，去除残余光刻胶。
11.一种如权利要求6-10所述微米级二极管芯片制备方法，其特征在于，
所述光刻胶为权 利 要 求 书1/2页
2CN 110061107 A
【CN110066169A】一种氧化硅基低介电常数微波介质陶瓷及制备方法【专利】
(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 201910307083.1(22)申请日 2019.04.17(71)申请人 华南理工大学地址 510640 广东省广州市天河区五山路381号(72)发明人 胡星 黄新杰 凌志远 陈玉辉 (74)专利代理机构 广州粤高专利商标代理有限公司 44102代理人 何淑珍 江裕强(51)Int.Cl.C04B 35/453(2006.01)C04B 35/14(2006.01)C04B 35/622(2006.01)
(54)发明名称一种氧化硅基低介电常数微波介质陶瓷及制备方法(57)摘要本发明公开了一种氧化硅基低介电常数微波介质陶瓷及制备方法，其化学组成的表达式为xZnO-yAl2O3-mSiO2-nSrTiO3，其中38mol％≤x≤64mol％，6mol％≤y≤9mol％，26mol％≤m≤50mol％，0≤n≤7mol％，x+y+m+n＝1。其制备方法包括以下步骤：(1)陶瓷中间体粉料的制备；(2)xZnO-yAl2O3-mSiO2-nSrTiO3陶瓷的制备。本发明的微波介质陶瓷的介电常数为6.4～8.2，品质因数大于9,346GHz，谐振频率温度系数较小。本发明的微波介质陶瓷在与微波通讯领域相关
的工业生产活动中具有巨大应用价值。
权利要求书1页 说明书5页 附图1页CN 110066169 A2019.07.30
CN 110066169
A1.一种氧化硅基低介电常数微波介质陶瓷，其特征在于，其化学组成的表达式为xZnO-yAl2O3-mSiO2-nSrTiO3，其中38mol％≤x≤64mol％，6mol％≤y≤9mol％，26mol％≤m≤50mol％，0≤n≤7mol％，x+y+m+n＝1。2.一种如权利要求1所述氧化硅基低介电常数微波介质陶瓷的制备方法，其特征在于，包括如下步骤：(1)按化学组成的表达式xZnO-yAl2O3-mSiO2的化学计量比称取ZnO、Al2O3、SiO2，混合，球磨，烘干，预烧后得xZnO-yAl2O3-mSiO2陶瓷中间体粉料；(2)按所述微波介质陶瓷的化学组成的表达式xZnO-yAl2O3-mSiO2-nSrTiO3的化学计量比称取xZnO-yAl2O3-mSiO2陶瓷中间体粉料和SrTiO3粉料，混合，球磨，烘干，添加粘结剂造粒，模压成型，烧结，得所述微波介质陶瓷。3.根据权利要求2所述的氧化硅基低介电常数微波介质陶瓷的制备方法，其特征在于，步骤(1)所述的ZnO、Al2O3、SiO2的纯度为99％以上。4.根据权利要求2所述的氧化硅基低介电常数微波介质陶瓷的制备方法，其特征在于，步骤(1)所述的球磨为湿式球磨，球磨时间为30～120分钟。5.根据权利要求2所述的氧化硅基低介电常数微波介质陶瓷的制备方法，其特征在于，步骤(1)中的预烧温度为1100～1200℃，预烧的气氛为空气，预烧的时间为1～6小时。6.根据权利要求2所述的氧化硅基低介电常数微波介质陶瓷的制备方法，其特征在于，步骤(2)中所述的球磨为湿式球磨，球磨时间为30～120分钟。7.根据权利要求2所述的氧化硅基低介电常数微波介质陶瓷的制备方法，其特征在于，步骤(2)中添加的粘结剂的量为xZnO-yAl2O3-mSiO2陶瓷中间体粉料质量的5～10％。8.根据权利要求2所述的氧化硅基低介电常数微波介质陶瓷的制备方法，其特征在于，所述粘结剂为质量浓度5～10％的聚乙烯醇溶液。9.根据权利要求2所述的氧化硅基低介电常数微波介质陶瓷的制备方法，其特征在于，步骤(2)中烧结的温度为1140～1400℃，烧结的气氛为空气气氛，烧结的时间为1～6小时。10.根据权利要求2所述的氧化硅基低介电常数微波介质陶瓷的制备方法，其特征在于，
【CN110055797A】一种制备芳纶纳米纤维的方法【专利】
(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 201910340388.2(22)申请日 2019.04.25(71)申请人 陕西科技大学地址 710021 陕西省西安市未央区大学园1号(72)发明人 杨斌 王琳 张美云 宋顺喜 罗晶晶 丁雪瑶 聂景怡 谭蕉君 (74)专利代理机构 西安通大专利代理有限责任公司 61200代理人 徐文权(51)Int.Cl.D21C 5/00(2006.01)
(54)发明名称一种制备芳纶纳米纤维的方法(57)摘要本发明公开了一种制备芳纶纳米纤维的方法，将对位芳纶纤维、KOH加入DMSO溶液中，得到对位芳纶纤维、KOH和DMSO的混合体系；将对位芳纶纤维、KOH和DMSO的混合体系置于冰水浴中进行超声处理，得到对位芳纶纤维悬浮液A；向对位芳纶纤维悬浮液A中加入水，得到对位芳纶纤维悬浮液B；将对位芳纶纤维悬浮液B密封后进行搅拌，即得到ANFs/DMSO溶液；将ANFs/DMSO溶液利用阳离子标准液通过胶体滴定法进行滴定，通过阳离子需求量判断是否到达反应终点，若达到反应终点，则制得芳纶纳米纤维，若未达到反应终点，则重复上一步，直至达到反应终点。本发明极大地缩短了反应时间、增大了反应浓度，显著提升了反应效率，
有利于实现规模化生产。
权利要求书1页 说明书6页 附图1页CN 110055797 A2019.07.26
CN 110055797
A1.一种制备芳纶纳米纤维的方法，其特征在于，包括以下步骤：(1)将对位芳纶纤维、KOH加入DMSO溶液中，得到对位芳纶纤维、KOH和DMSO的混合体系；其中每500mL DMSO溶液中加入1～20g对位芳纶纤维及1.5～30g KOH；(2)将步骤(1)中得到的对位芳纶纤维、KOH和DMSO的混合体系置于水浴中进行超声处理，得到对位芳纶纤维悬浮液A；(3)向步骤(2)中得到的对位芳纶纤维悬浮液A中加入水，得到对位芳纶纤维悬浮液B；(4)将步骤(3)中得到的对位芳纶纤维悬浮液B密封后进行搅拌，即得到ANFs/DMSO溶液；(5)将步骤(4)中得到的ANFs/DMSO溶液利用阳离子标准液通过胶体滴定法进行滴定，通过阳离子需求量判断是否到达反应终点，若达到反应终点，则制得芳纶纳米纤维，若未达到反应终点，则重复步骤(4)和步骤(5)，直至达到反应终点。2.根据权利要求1所述的一种制备芳纶纳米纤维的方法，其特征在于，所述对位芳纶纤维是平均长度为4～8mm的对位芳纶短切纤维。3.根据权利要求1所述的一种制备芳纶纳米纤维的方法，其特征在于，步骤(2)中水浴的温度维持在40℃以下。4.根据权利要求1所述的一种制备芳纶纳米纤维的方法，其特征在于，步骤(2)中超声处理条件为：超声功率为300-800W，超声工作4s后间歇2s，如此循环，总处理时间为30-150min。5.根据权利要求1所述的一种制备芳纶纳米纤维的方法，其特征在于，步骤(3)中加水的体积与对位芳纶纤维绝干质量的比例为(2.5:1)-(20:1)mL/g。6.根据权利要求1所述的一种制备芳纶纳米纤维的方法，其特征在于，步骤(4)中搅拌转速为1200～3000rpm，搅拌时间为3～12h。7.根据权利要求1所述的一种制备芳纶纳米纤维的方法，其特征在于，步骤(5)具体为：利用阳离子质量浓度为0.1％的阳离子电解质PDDA标准溶液滴定步骤(4)中得到ANFs/DMSO溶液，当达到零点电位时，记录消耗的PDDA标准溶液的体积，计算得到阳离子需求量，若阳离子需求量达到500μeq/g，则达到反应终点，制得芳纶纳米纤维；若低于500μeq/g，则重复步骤(4)-(5)，
【CN110041616A】一种防析出光稳定剂3853母粒及其制备方法【专利】
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日
(21)申请号 201910356951.5
(22)申请日 2019.04.29
(71)申请人 宿迁联盛科技股份有限公司地址 223800 江苏省宿迁市宿迁生态化工科技产业园扬子路88号
(72)发明人 张强
(74)专利代理机构 南京众联专利代理有限公司 32206代理人 顾进
(51)Int.Cl.C08L 23/12(2006.01)C08L 23/06(2006.01)C08L 3/02(2006.01)C08K 5/3435(2006.01)C08K 5/134(2006.01)C08K 5/526(2006.01)C08J 9/10(2006.01)C08J 3/22(2006.01)
(54)发明名称一种防析出光稳定剂3853母粒及其制备方法(57)摘要本发明涉及一种防析出光稳定剂3853母粒，包括以下组分及其质量份数：基体树脂40-70份、光稳定剂3853 60-30份、吸附剂1-5份、抗氧剂0.1-1以及发泡剂0.01-1份；本发明公开了一种防析出光稳定剂3853母粒的制备方法，该方法制得的3853母粒产品，耐析出性能明显提升，母粒不再出现结块现象且生产具有连续性，生产效率
高。
权利要求书1页 说明书3页 附图1页CN 110041616 A2019.07.23
CN 110041616
A1.一种防析出光稳定剂3853母粒，其特征在于，包括以下组分及其质量份数：基体树脂
40-70份、光稳定剂3853 60-30份、吸附剂1-5份、抗氧剂0.1-1以及发泡剂0.01-1份。
2.根据权利要求1所述的一种防析出光稳定剂3853母粒，其特征在于：所述基体树脂为
聚丙烯、聚乙烯、聚苯乙烯、聚氨酯中一种或几种。
3.根据权利要求1所述的一种防析出光稳定剂3853母粒，其特征在于：所述吸附剂为小
麦胚粉、玉米胚粉、玉米芯碎片、粗麸皮、大豆细粉中一种或几种。
【CN110190029A】一种功率半导体器件的制备方法【专利】
(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 201910347370.5(22)申请日 2019.04.28(71)申请人 爱特微（张家港）半导体技术有限公司地址 215600 江苏省苏州市张家港经济技术开发区新丰东路3号(72)发明人 金恩泽 李宗宪 尹锺晚 (74)专利代理机构 常州佰业腾飞专利代理事务所(普通合伙) 32231代理人 王巍巍(51)Int.Cl.H01L 21/8234(2006.01)H01L 21/425(2006.01)
(54)发明名称一种功率半导体器件的制备方法(57)摘要本发明为一种功率半导体器件的制备方法，在制备功率半导体器件时，为了支持器件在关闭(turn-off)时阳极和阴极两端能够连接高电压，必须在功率半导体器件周围形成边缘终端区域。基本的构成要素包括，在形成PN结的P型well或N型well的加工过程中，无需经过另外的掩蔽层步骤和离子注入步骤，而是与有源区的多数MOS栅极结构cell或者二极管cell的形成所需要的离子注入步骤同时进行，由于同时进行离子注入加
工所以形成了相同浓度的well。
权利要求书1页 说明书7页 附图6页CN 110190029 A2019.08.30
CN 110190029
A1.一种功率半导体器件的制备方法，其特征在于，在已经分出有源区(A)和边缘终端区域(B)的第一导电类型半导体基板(101)的正面生成一层热氧化膜(103)，对所述有源区(A)和边缘终端区域(B)其上的热氧化膜(103)选择性地去除；在所述有源区(A)淀积栅氧化膜(106)以形成栅电极(107a)；以所述栅电极(107a)作为掩蔽层在所述半导体基板(101)的正面进行第二导电类型掺杂离子注入，以实现在有源区(A)和边缘终端区域(B)同时形成第二导电类型掺杂well区域(109)；在已经形成第二导电类型掺杂well区域(109)的半导体基板(101)上进行第一导电类型掺杂离子注入，以形成源极区域(111)；在所述半导体基板(101)的正面形成绝缘薄膜(112)，为了使所述栅电极(107a)、第二导电类型掺杂well区域(109)及源极区域(111)的特定部分显露出来，对所述绝缘薄膜(112)选择性去除，以形成接触孔(116)；随后利用所述接触孔(116)使源极区域(111)和栅电极(107a)相连接形成金属排线(118)。2.根据权利要求1所述的一种功率半导体的制备方法，其特征在于，所述热氧化膜(103)选择性地去除之后，在显露出来的区域上进行第一导电类型掺杂离子注入，以形成第一导电类型掺杂well区域(105)。3.根据权利要求1所述的一种功率半导体的制备方法，其特征在于，所述栅电极(107a)其制备方法为：在所述有源区(A)进行热氧化以形成栅氧化膜(106)，在所述栅氧化膜(106)的半导体基板(101)的正面淀积一层多晶硅薄膜(107)，通入气体进行离子注入加工以减小所述多晶硅薄膜(107)的电阻，所述多晶硅薄膜(107)选择性去除以形成栅电极(107a)。4.根据权利要求3所述的一种功率半导体的制备方法，其特征在于，所述多晶硅薄膜(107)选择性去除以形成栅电极(107a)的同时还形成了场板电极(107b)。5.根据权利要求1所述的一种功率半导体的制备方法，其特征在于，所述绝缘薄膜(112)是利用间隔加工在半导体基板(101)上形成的一层绝缘型薄膜，以所述绝缘薄膜(112)和栅电极(107a)作为掩蔽层，在所述第二导电类型well区域(109)上进行第二导电类型掺杂离子注入，形成高浓度第二导电类型掺杂well区域(113)，所述第二导电类型掺杂离子注入所使用掺杂离子的浓度比形成第二导电类型well区域(109)所使用掺杂离子的浓度高，由此形成所述高浓度第二导电类型掺杂well区域(113)。6.根据权利要求1所述的一种功率半导体的制备方法，其特征在于，在所述金属排线(118)形成以后，在所述半导体基板(101)其背面通过研磨以适当的减少厚度，然后在所述背面进行第一导电类型或者第二导电类型掺杂离子注入，或者第一导电类型和第二导电类型离子都注入的过程，
【CN109887884A】一种半导体器件的制造方法【专利】
(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 201910189466.3(22)申请日 2019.03.13(71)申请人 中国科学院微电子研究所地址 100029 北京市朝阳区北土城西路3号中国科学院微电子研究所(72)发明人 毛淑娟 罗军 许静 (74)专利代理机构 北京集佳知识产权代理有限公司 11227代理人 党丽 王宝筠(51)Int.Cl.H01L 21/8238(2006.01)
(54)发明名称一种半导体器件的制造方法(57)摘要本发明提供一种半导体器件的制造方法，在进行金属硅化工艺之前，先对器件结构的源漏区进行掺杂，该次掺杂后使得源漏区的表层非晶化，这样，在源漏区的金属硅化工艺中，非晶化的表层更有助于硅化物反应，同时，非晶化的掺杂的杂质在金属硅化物层与源漏晶态结构的界面处分凝，可以降低源漏的接触势垒，而非晶化的表层在硅化过程中固相外延生长，能够提升源漏区中杂质浓度，有效降低源漏区的接触电阻率，从而，全面提高源漏区的接触性能，提高器件的
整体性能。
权利要求书1页 说明书5页 附图3页CN 109887884 A2019.06.14
CN 109887884
A1.一种半导体器件的制造方法，其特征在于，包括：提供衬底，所述衬底上形成有器件结构，所述器件结构包括栅极以及栅极两侧衬底中的源漏区，所述源漏区具有晶态结构；对所述源漏区进行掺杂，以使得所述源漏区的表层非晶化，所述掺杂的杂质具有与所述源漏区相同的杂质类型；进行金属硅化工艺，以在所述源漏区上形成金属硅化物层。2.根据权利要求1所述的制造方法，其特征在于，所述器件结构包括N型器件结构或P型器件结构。3.根据权利要求1所述的制造方法，其特征在于，所述器件结构包括N型器件结构和P型器件结构，则，所述对所述源漏区进行掺杂，以使得所述源漏区的表层非晶化，包括：分别对N型器件结构和P型器件结构的源漏区进行掺杂，以分别使得N型器件结构和P型器件结构的源漏区的表层非晶化。4.根据权利要求1-3中任一项所述的制造方法，其特征在于，所述对所述源漏区进行掺杂，包括：采用离子注入对所述源漏区进行掺杂。5.根据权利要求4所述的制造方法，其特征在于，所述N型的器件结构的源漏区中掺杂杂质为P，采用离子注入对N型半导体器件的源漏区进行掺杂时，注入的杂质为As或Sb，离子注入的能量范围为1-5keV，离子注入的剂量范围为1e14-1e15/cm2。6.根据权利要求4所述的制造方法，其特征在于，所述P型的器件结构的源漏区中掺杂杂质为B，采用离子注入对P型半导体器件的源漏区进行掺杂时，注入的杂质为Ga，离子注入的能量范围为1-5keV，离子注入的剂量范围为1e14-1e15/cm2。7.根据权利要求1所述的制造方法，其特征在于，所述源漏区为嵌入式的外延结构，所述器件结构为N型器件结构时，所述外延结构为外延硅，所述器件结构为P型器件结构时，所述外延结构为外延锗硅。8.根据权利要求1所述的制造方法，其特征在于，所述器件结构及所述衬底上还覆盖有层间介质层，所述层间介质层中设置有暴露所述源漏区的接触孔。9.根据权利要求1所述的制造方法，其特征在于，所述金属硅化工艺中的金属层的材料为Ti、Ni或Co。10.根据权利要求9所述的制造方法，其特征在于，所述金属层的厚度范围为1-10nm，所述金属硅化工艺中热处理的温度范围为500-
【CN110164965A】一种半导体器件及制备方法【专利】
(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 201910322463.2(22)申请日 2019.04.22(71)申请人 中国科学院微电子研究所地址 100029 北京市朝阳区北土城西路3号(72)发明人 卢年端 李泠 耿玓 王嘉玮 刘明 (74)专利代理机构 北京华沛德权律师事务所 11302代理人 房德权(51)Int.Cl.H01L 29/417(2006.01)H01L 21/336(2006.01)H01L 29/786(2006.01)
(54)发明名称一种半导体器件及制备方法(57)摘要本发明公开了一种半导体器件及制备方法，半导体器件包括：自底向上依次设置的衬底、绝缘介质层、源漏电极层、过渡层、有源层、栅介质层和栅电极层；绝缘介质层的部分区域上凸以填充源漏电极层中的源极区和漏极区之间的区域，并填充过渡层中的源极区接触区和漏极区接触区之间的区域；过渡层为二维材料，过渡层与有源层的源漏区接触；源漏电极层与源漏区之间通过过渡层减少接触电阻。本发明提供的器件及制备方法用以解决现有技术中的薄膜晶体管，存在的源漏电极层与有源层间接触电阻过大的技术问题。实现了减小源漏电极层与源漏区之间的接触电阻，极大地降低了载流子注入的势垒，从而
达到改善薄膜晶体管性能的作用。
权利要求书2页 说明书5页 附图3页CN 110164965 A2019.08.23
CN 110164965
A1.一种半导体器件，其特征在于，包括：自底向上依次设置的衬底、绝缘介质层、源漏电极层、过渡层、有源层、栅介质层和栅电极层；所述绝缘介质层的部分区域上凸以填充所述源漏电极层中的源极区和漏极区之间的区域，并填充所述过渡层中的源极区接触区和漏极区接触区之间的区域；所述过渡层为二维材料，所述过渡层与所述有源层的源漏区接触；所述源漏电极层与所述源漏区之间通过所述过渡层减少接触电阻。2.如权利要求1所述的薄膜晶体管，其特征在于，所述二维材料为石墨烯、MoS2或氮化硼薄膜。3.如权利要求1所述的薄膜晶体管，其特征在于，所述过渡层为1～5层的二维材料。4.如权利要求1所述的薄膜晶体管，其特征在于，所述过渡层的面积为104nm2～108nm2。5.如权利要求1所述的薄膜晶体管，其特征在于，所述衬底为玻璃衬底，所述衬底的厚度为1mm～10mm；所述栅电极层包括Mo、Pt、Au、Cu和Ag中的至少一种材料，所述栅电极层的厚度为100nm～1μm；所述栅介质层的材料为Al2O3、SiO2或HfO2，所述栅介质层的厚度为100nm-1μm；所述绝缘介质层的材料为Al2O3、SiO2或HfO2，所述绝缘介质层的厚度为100nm-1μm；所述有源层为薄膜半导体材料，所述有源层厚度为50nm～500nm；所述源漏电极层包括Pt、Au、Cu和Ag中的至少一种材料，所述源漏电极层的厚度为100nm～1μm。6.一种半导体器件的制备方法，其特征在于，包括：在衬底上依次制备绝缘介质层和源漏电极层，并对所述源漏电极层进行图形化处理制作出源极区和漏极区；在所述源极区和所述漏极区上制备过渡层，所述过渡层为二维材料；使用绝缘介质填充所述源漏电极层中的源极区和漏极区之间的区域，并填充所述过渡层中的源极区接触区和漏极区接触区之间的区域，形成绝缘介质层的上凸区域；在所述过渡层和所述上凸区域表面依次制备有源层、栅介质层和栅电极层，所述过渡层与所述有源层的源漏区接触。7.如权利要求6所述的方法，其特征在于，在所述源极区和所述漏极区上制备过渡层，包括：采用转移方法将制备好的过渡层转移至所述源极区和所述漏极区上。8.如权利要求6所述的方法，其特征在于，在衬底上依次制备绝缘介质层和源漏电极层，包括：在衬底上沉积绝缘介质层；在所述绝缘介质层表面采用电子束蒸发方法进行源漏电极层的生长。9.如权利要求6所述的方法，其特征在于，形成的绝缘介质层的上凸区域表面与所述过渡层表面位于同一平面。10.如权利要求6所述的方法，其特征在于，在所述过渡层和所述上凸区域表面依次制备有源层、栅介质层和栅电极层，包括：在所述过渡层和所述上凸区域表面制备所述有源层，
【CN110010367A】一种二维金属有机框架半导体材料及制备方法及应用【专利】
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日
(21)申请号 201910195801.0
(22)申请日 2019.03.15
(71)申请人 天津大学地址 300072 天津市南开区卫津路92号
(72)发明人 陈龙 刘婧娟 李阳
(74)专利代理机构 天津一同创新知识产权代理事务所(普通合伙) 12231代理人 陆艺
(51)Int.Cl.H01G 11/48(2013.01)H01G 11/24(2013.01)C08G 83/00(2006.01)
(54)发明名称一种二维金属有机框架半导体材料及制备方法及应用(57)摘要本发明公开了一种二维金属有机框架半导体材料及制备方法及应用，制备方法为：在惰性气氛保护下，将2,3,6,7,10,11,14,15-八羟基四苯并萘(I)与二价金属离子放入溶剂中，在室温-85℃条件下，反应12-72h，得到一种二维金属有机框架半导体材料(II)；反应式为：
本发明的二维金
属有机框架半导体材料合成步骤简单，所需条件温和。获得的是具有菱形孔道的二维片层结构，具有高电导率，高稳定性，高度可逆的氧化还原性等优势。用本发明的方法获得的二维金属有机框架半导体材料制备的电容器装置操作简便，且具有大的电容量，良好的稳定性和优异的循环性
能。
权利要求书1页 说明书4页 附图3页CN 110010367 A2019.07.12
CN 110010367
A1.一种二维金属有机框架半导体材料的制备方法，其特征在于包括如下步骤：
在惰性气氛保护下，将2,3,6,7,10,11,14,15-八羟基四苯并萘(I)与二价金属离子放
入溶剂中，在室温-85℃条件下，反应12-72h，得到一种二维金属有机框架半导体材料(II)；反应式为：
2.根据权利要求1所述的制备方法，其特征在于所述二价金属离子为Cu，Co，Ni，Mn或Fe
离子。
3.根据权利要求1所述的制备方法，其特征在于所述溶剂由体积比1：(1-4)的N，N-二甲
【CN110061072A】一种TBC太阳能电池结构及其制备方法【专利】
(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 201910276202.1(22)申请日 2019.04.08(71)申请人 国家电投集团西安太阳能电力有限公司地址 710099 陕西省西安市航天基地东长安街589号 申请人 国家电投集团西安太阳能电力有限公司西宁分公司 青海黄河上游水电开发有限责任公司 国家电投集团黄河上游水电开发有限责任公司(72)发明人 屈小勇 高嘉庆 郭永刚 (74)专利代理机构 上海精晟知识产权代理有限公司 31253代理人 冯子玲(51)Int.Cl.H01L 31/0216(2014.01)H01L 31/0352(2006.01)H01L 31/18(2006.01)
(54)发明名称一种TBC太阳能电池结构及其制备方法(57)摘要本发明的目的在于公开一种TBC太阳能电池结构及其制备方法，与现有技术相比，用P型掺杂的TOPCon结构、N型掺杂的TOPCon结构分别替代IBC电池的P型晶硅掺杂层和N型晶硅掺杂层，提高对N型基体背表面的钝化效果，并降低背面正负副栅线电极金属接触区域的金属复合和接触电阻，有效提高电池光电转换效率；P型掺杂的TOPCon结构与N型掺杂的TOPCon结构之间采用本征TOPCon结构做隔离，有效降低P型掺杂的TOPCon结构与N型掺杂的TOPCon结构之间的反向饱和暗电流，提高电池开路电压，有效控制生产成本，提高生产效率，
实现本发明的目的。
权利要求书2页 说明书4页 附图1页CN 110061072 A2019.07.26
CN 110061072
A1.一种TBC太阳能电池结构及其制备方法，其特征在于，它包括硅片基体，所述硅片基体的前表面依次设置前表面场和前表面钝化减反射层，所述硅片基体的背面依次设置有隧穿氧化层和背面钝化层，所述隧穿氧化层和所述背面钝化层之间设置有N+掺杂的多晶硅/非晶硅、本征多晶硅/非晶硅和P+掺杂的多晶硅/非晶硅，所述背面钝化层的背面分别设置有正电极副栅线和负电极副栅线。2.如权利要求1所述的TBC太阳能电池结构，其特征在于，所述硅片基体的前表面为绒面，所述硅片基体的背面为抛光面或绒面。3.如权利要求1所述的TBC太阳能电池结构，其特征在于，所述硅片基体为N型硅片基体，所述前表面场为N+轻掺杂层或N+轻掺杂的TOPCon结构，所述前表面钝化减反射层为SiOx、SiNx或SiOx/SiNx、SiOx/SiONx、SiOx/SiNx/SiONx叠层结构。4.如权利要求1所述的TBC太阳能电池结构，其特征在于，所述硅片基体为P型硅片基体，所述前表面场为P+轻掺杂层或P+轻掺杂的TOPCon结构，所述前表面钝化减反射层为AlOx、SiOx、SiNx或SiOx/SiNx、SiOx/AlOx/SiNx、SiOx/AlOx/SiOx、AlOx/SiOx、AlOx/SiNx、AlOx/SiNx/SiONx叠层结构。5.如权利要求1所述的TBC太阳能电池结构，其特征在于，所述隧穿氧化层的厚度为0-5nm。6.如权利要求5所述的TBC太阳能电池结构，其特征在于，所述隧穿氧化层的厚度为1-2nm。7.如权利要求1所述的TBC太阳能电池结构，其特征在于，所述TOPCon结构的多晶硅层或非晶硅层的厚度为5-5000nm。8.如权利要求1所述的TBC太阳能电池结构，其特征在于，所述硅片基体背面的多晶硅层或非晶硅层的厚度为100-200nm。9.如权利要求1所述的TBC太阳能电池结构，其特征在于，所述硅片基体背面的N+掺杂的多晶硅/非晶硅与P+掺杂的多晶硅/非晶硅之间的本征多晶硅/非晶硅的宽度为1-500μm。10.如权利要求1所述的TBC太阳能电池结构，其特征在于，所述硅片基体正面的多晶硅层或非晶硅层的厚度为1-100nm。11.一种TBC太阳能电池结构的制备方法，包括如下步骤：a)将硅片基体放入质量百分比为1％-20％的NaOH或KOH溶液进行去损伤层并进行双面抛光；b)在硅片基体背面形成本征TOPCon结构；c)在硅片基体背面本征TOPCon结构上沉积一层SiC、SiOx、SiNx或热生长一层SiOx作为掩膜，掩膜的厚度为5-500nm；d)放入质量百分比为1％-5％的NaOH或KOH溶液进行正面制绒；e)在硅片基体背面用激光开槽、印刷腐蚀浆料或光刻的方法开槽形成N+区窗口；f)在硅片基体背面用热扩散或离子注入以及退火方法进行双面N+掺杂；g)清洗去除掺杂形成的PSG层及掩膜层；h)采用印刷、喷涂或CVD方法在背面沉积一层P型掺杂源；i)用激光对P+区进行掺杂；
【CN110010675A】一种穿通型中低压平面TVS芯片及其制备方法【专利】
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日
(21)申请号 201910278187.4
(22)申请日 2019.04.09
(71)申请人 捷捷半导体有限公司地址 226100 江苏省南通市苏通科技产业园江成路1088号江成研发园内3号楼215室
(72)发明人 朱明 张超 王成森
(74)专利代理机构 南京正联知识产权代理有限公司 32243代理人 卢海洋
(51)Int.Cl.H01L 29/06(2006.01)H01L 29/861(2006.01)
(54)发明名称一种穿通型中低压平面TVS芯片及其制备方法(57)摘要本发明公开一种穿通型中低压平面TVS芯片，包括设置在P-型硅片正反两面的N+扩散区和P+扩散区，P-型硅片、N+扩散区和P+扩散区周围环绕设置N-穿通隔离区，N-穿通隔离区内侧和P+扩散区交接处设置二氧化硅钝化层，P+扩散区外表面设置阳极电极，N+扩散区表面设置阴极电极。制备方法，1）氧化；2）光刻穿通环；3）磷穿通扩散；4）正面刻窗口；5）硼扩散；6）去除背面氧化层；7）磷扩散；8）光刻引线；9）表面金属化；10）正面光刻反刻；11）真空合金；芯片测试；砂轮划片分离；芯片整理。利用耐压较高的穿通环保护内部耐压较低的PN结，防止焊锡膏溢至侧壁导致芯片短路、
提高封装良率。
权利要求书1页 说明书6页 附图1页CN 110010675 A2019.07.12
CN 110010675
A1.一种穿通型中低压平面TVS芯片，其特征在于：包括设置在P-型硅片（1）正反两面的N
+扩散区（3）和P+扩散区（4），所述P-型硅片（1）、N+扩散区（3）和P+扩散区（4）周围环绕设置
N-穿通隔离区（2），所述N-穿通隔离区（2）内侧和P+扩散区（4）交接处设置二氧化硅钝化层
（5），所述P+扩散区（4）外表面设置阳极电极（6），所述N+扩散区（3）表面设置阴极电极（7）。
【CN110061107A】一种微米级二极管芯片及制备方法【专利】
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日
(21)申请号 201910336922.2
(22)申请日 2019.04.24
(71)申请人 深圳第三代半导体研究院地址 518000 广东省深圳市龙华区观湖街道虎地排121号锦绣大地11号楼
(72)发明人 田朋飞 闫春辉 周顾帆 方志来 张国旗
(74)专利代理机构 北京中知法苑知识产权代理事务所(普通合伙) 11226代理人 李明
(51)Int.Cl.H01L 33/00(2010.01)H01L 33/06(2010.01)H01L 33/32(2010.01)
(54)发明名称一种微米级二极管芯片及制备方法(57)摘要本发明提供一种微米级二极管芯片，包括：第一台面，第二台面，氮化镓层，n-GaN层，应力释放层，多量子阱发光层，p-GaN层，第一电极，第二电极，绝缘层，所述第一台面与第二台面尺寸不同。本发明避免原有LED输出光功率小，热膨胀率和晶格常数同GaN失配大的技术问题，实现了在同一块芯片上集成了通信，照明，探测等多种功能的同时，
光提取效率高的技术效果。
权利要求书2页 说明书6页 附图4页CN 110061107 A2019.07.26
CN 110061107
A1.一种微米级二极管芯片，其特征在于，包括：
第一台面，第二台面，氮化镓层，n-GaN层，应力释放层，多量子阱发光层，p-GaN层，电流
扩展层，第一电极，第二电极，绝缘层，所述第一台面与第二台面尺寸不同。
2.一种如权利要求1所述的微米级二极管芯片，其特征在于，所述第一台面与第二台面
中较大尺寸台面尺寸为100微米*100微米～1毫米*1毫米；所述第一台面与第二台面中较小
尺寸台面尺寸为3微米*3微米～250微米*250微米。
3.一种如权利要求1所述的微米级二极管芯片，其特征在于，采用沉积微米尺寸的电流
扩展层限制二极管发光面积的方法制备第二台面。