奇美CMOLVDS屏接口定义讲解

第一组数据6
7
GND
ground
地
8
RXOC-
minus signal of odd clock channel (LVDS)
第一组时钟信号
9
RXOC+
plus signal of odd clock channel (LVDS)
第一组时钟信号
10
RXO3-
minus signal of odd channel 3(LVDS)
3
RXO1-
minus signal of odd channel 1(LVDS)
第一组数据3
4
RXO1+
plus signal of odd channel 1(LVD来自)第一组数据45
RXO2-
minus signal of odd channel 2(LVDS)
第一组数据5
6
RXO2+
plus signal of odd channel 2(LVDS)
第二组时钟信号
22
RXE3-
minus signal of even channel 3(LVDS)
第二组数据7
23
RXE3+
plus signal of even channel 3(LVDS)
第二组数据8
24
GND
ground
地
25
NC
NC
空
26
NC
Test pin
空
27
NC
NC
空
28
VCC
Power supply input voltage(5.0 V)
28:CLK2+ 29:RB3- 30:RB3+
第二组数据5
19
RXE2+
plus signal of even channel 2(LVDS)
第二组数据6
20
RXEC-
minus signal of even clock channel (LVDS)
第二组时钟信号
21
RXEC+
plus signal of even clock channel (LVDS)
CMO21.6’ LCDLVDS接口定义
Pin No. of
used connector
symbol
Function
1
RXO0-
minus signal of odd channel 0(LVDS)
第一组数据1
2
RXO0+
plus signal of odd channel 0(LVDS)
第一组数据2
14
GND
ground
地
15
RXE1-
minus signal of even channel 1(LVDS)
第二组数据3
16
RXE1+
plus signal of even channel 1(LVDS)
第二组数据4
17
GND
ground
地
18
RXE2-
minus signal of even channel 2(LVDS)
第一组数据7
11
RXO3+
plus signal of odd channel 3(LVDS)
第一组数据8
12
RXE0-
minus signal of even channel 0(LVDS)
第二组数据1
13
RXE0+
plus signal of even channel 0(LVDS)
第二组数据2
供电5V
29
VCC
Power supply input voltage(5.0 V)
供电5V
30
VCC
Power supply input voltage(5.0 V)
供电5V
这里面出现了两组数据每组中都有一对时钟信号,这个屏我们就能看出这是一个30针双8位屏,屏的供电为5V。
30PIN双8定义:
1:电源2:电源3:电源4:空5:空6:空7:地8:R0- 9:R0+ 10:R1- 11:R1+ 12:R2- 13:R2+ 14:地15:CLK- 16:CLK+ 17:地18:R3- 19:R3+ 20:RB0- 21:RB0+ 22:RB1- 23:RB1+ 24:地25:RB2- 26:RB2+ 27:CLK2-
合集下载

完整版)LVDS接口详解

完整版)LVDS接口详解

完整版)LVDS接口详解LVDS输出接口是一种数字视频信号传输方式,它利用低压差分信号技术接口,在两条PCB走线或一对平衡电缆上通过差分进行数据的传输。

相比于TTL接口,LVDS输出接口具有高速率、低噪声、远距离、高准确度等优点,因此在17in及以上液晶显示器中得到了广泛的应用。

LVDS接口电路由驱动板侧的LVDS输出接口电路(LVDS发送器)和液晶面板侧的LVDS输入接口电路(LVDS接收器)组成。

LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号,然后通过柔性电缆传送到液晶面板侧的LVDS接收器。

LVDS接收器再将串行信号转换为TTL电平的并行信号,送往液晶屏时序控制与行列驱动电路。

在数据传输过程中,LVDS接口采用差分信号对的形式进行传输,每个数据传输通道或时钟传输通道的输出都为两个信号(正输出端和负输出端)。

这种方式不仅可以提高数据传输速率,还可以减少电磁干扰和功耗,使得LVDS输出接口更加稳定可靠。

不同种类的液晶显示器的驱动板上的LVDS发送器并不相同。

有些LVDS发送器是一片或两片独立的芯片,例如DS90C383;而有些则是集成在主控芯片中,例如主控芯片gm5221内部集成了LVDS发送器。

LVDS输出接口也分为四种类型,其中第一种是单路6位LVDS输出接口。

这种接口电路采用单路方式传输,每个基色信号(即RGB三色中的其中任何一种颜色)采用6位数据(XOUT0+、TXOUT0-,TXOUT1+、TXOUT1-,TXOUT2+、TXOUT2-),共18位RGB(6bit X 3(RGB3色))数据,因此也被称为18位或18bit LVDS接口。

第二种是双路6位LVDS输出接口。

在这种接口电路中,两个基色信号(例如红色和绿色)共用一条传输线,而蓝色信号则使用另一条传输线,每个基色信号采用6位数据,因此也被称为双路18位或18bit LVDS接口。

常见LVDS屏接口定义讲解

常见LVDS屏接口定义讲解
第二组数据8
24
GND
ground
地
25
NC
NC
空
26
NC
Test pin
空
27
NC
NC
空
28
VCC
Power supply input voltage(5.0 V)
供电5V
29
VCC
Power supply input voltage(5.0 V)
供电5V
30
VCC
Power supply input voltage(5.0 V)
每组信号线之间电阻为(数字表100欧左右)指针表20-100欧左右(4组相同阻值)
20PIN双6定义:
1:电源2:电源3:地4:地5:R0- 6:R0+ 7:R1- 8:R1+ 9:R2- 10:R2+ 11:CLK- 12:CLK+ 13:RO1- 14:RO1+ 15:RO2- 16:RO2+ 17:RO3- 18:RO3+
常见TTL的屏接口定义
列:这是一个常见的41扣TTL的屏接口来看看与LVDS的屏有什么区别
(屏型号为M121-53DS 41扣单六位TTL屏)
Pin#
Signal Name
1
GND
地
2
-DTCLK
时钟
3
GND
地
4
HSYNC
行信号
5
VSYNC
场信号
6
GND
地
7
GND
地
8
GND
地
9
+RED0
单组红数据1
10
RXO3-
minus signal of odd channel 3(LVDS)

(完整版)LVDS接口详解

(完整版)LVDS接口详解

1.LVDS输出接口概述液晶显示器驱动板输出的数字信号中,除了包括RGB数据信号外,还包括行同步、场同步、像素时钟等信号,其中像素时钟信号的最高频率可超过28MHz。

采用TTL接口,数据传输速率不高,传输距离较短,且抗电磁干扰(EMI)能力也比较差,会对RGB数据造成一定的影响;另外,TTL 多路数据信号采用排线的方式来传送,整个排线数量达几十路,不但连接不便,而且不适合超薄化的趋势。

采用LVDS输出接口传输数据,可以使这些问题迎刃而解,实现数据的高速率、低噪声、远距离、高准确度的传输。

那么,什么是LVDS输出接口呢?LVDS,即Low Voltage Differential Signaling,是一种低压差分信号技术接口。

它是美国NS公司(美国国家半导体公司)为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。

LVDS输出接口利用非常低的电压摆幅(约350mV)在两条PCB走线或一对平衡电缆上通过差分进行数据的传输,即低压差分信号传输。

采用LVDS输出接口,可以使得信号在差分PCB线或平衡电缆上以几百Mbit/s的速率传输,由于采用低压和低电流驱动方式,因此,实现了低噪声和低功耗。

目前,LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。

2.LVDS接口电路的组成在液晶显示器中,LVDS接口电路包括两部分,即驱动板侧的LVDS输出接口电路(LVDS发送器)和液晶面板侧的LVDS输入接口电路(LVDS接收器)。

LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号,然后通过驱动板与液晶面板之间的柔性电缆(排线)将信号传送到液晶面板侧的LVDS接收器,LVDS接收器再将串行信号转换为TTL电平的并行信号,送往液晶屏时序控制与行列驱动电路。

图1所示为LVDS接口电路的组成示意图。

图1 LVDS接口电路的组成示意图在数据传输过程中,还必须有时钟信号的参与,LVDS接口无论传输数据还是传输时钟,都采用差分信号对的形式进行传输。

lvds接口定义

lvds接口定义

lvds接口定义LVDS 接口又称RS-644 总线接口,是20 世纪90 年代才出现的一种数据传输和接口技术。

LVDS 即低电压差分信号,这种技术的核心是采用极低的电压摆幅高速差动传输数据,可以实现点对点或一点对多点的连接,具有低功耗、低误码率、低串扰和低辐射等特点,其传输介质可以是铜质的PCB 连线,也可以是平衡电缆。

LVDS 在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。

目前,流行的LVDS 技术规范有两个标准:一个是TIA/EIA(电讯工业联盟/电子工业联盟)的ANSI/TIA/EIA-644 标准,另一个是IEEE 1596.3 标准。

20PIN 单6 定义:1:电源2:电源3:地4:地5:R0-6:R0+7:地8:R1- 9:R1+10:地11:R2-12:R2+13:地14:CLK-15:CLK+16 空17 空18 空19 空20 空每组信号线之间电阻为(数字表120 欧左右)20PIN 双6 定义:1:电源2:电源3:地4:地5:R0-6:R0+7:R1-8:R1+9:R2-10:R2+11:CLK- 12:CLK+13:RO1-14:RO1+15:RO2-16:RO2+17:RO3-18:RO3+19:CLK1-20:CLK1+每组信号线之间电阻为(数字表120 欧左右)20PIN 单8 定义:1:电源2:电源3:地4:地5:R0-6:R0+7:地8:R1-9:R1+10:地11:R2-12:R2+13:地14:CLK-15:CLK+16:R3-17:R3+每组信号线之间电阻为(数字表120 欧左右)30PIN 单6 定义:1:空2:电源3:电源4:空5:空6:空7:空8:R0-9:R0+10:地11:R1-12:R1+13:地14:R2-15:R2+16:地17:CLK-18:CLK+19:地20:空-21:空22:空23:空24:空25:空26:空27:空28 空29 空30 空每组信号线之间电阻为(数字表120 欧左右)30PIN 单8 定义:1:空2:电源3:电源4:空5:空6:空7:空8:R0-9:R0+10:地11:R1-12:R1+13:地14:R2-。

常用LVDS液晶屏线定义

常用LVDS液晶屏线定义

常用LVDS液晶屏线定义:针插单6位(DF14)屏线定义:1-2:电源,3-4:接地,5-6:第1 组,7 空,8-9 第2 组10:空,11-12:第3 组,13:空,14-15:第4组,16,17,18,19,20:空,如图所示:针插单8位(DF14)屏线定义:1-2:电源,3-4:接地,5-6:第1 组,7 空,8-9 第2 组10:空,11-12:第3 组,13:空,14-15:第4 组,16: 空,17-18:第5 组,19,20:空,如图所示:针插双6位(DF14)20针转30针,屏线定义:1-2:电源,3-4:接地,5-6:第1 组,7-8:第2 组,9-10:第3 组,11-12:第4 组,13-14:第5 组,15-16: 第6组,17-18:第7组,19-20:第8组如图所示:片插(刀口形FI-X)单6位20针转30针屏线定义:1:地,2-3:VCC,4-5-6-7:接地,8-9:第1 组,10:接地,11-12:第2 组,13:接地,14-15:第3 组,16:接地,17-18:第4 组,19-20-21-22-23-24-25-26-27-28-29-30,如图所示:片捕单6位屏线|m20转30片插片插(刀口形FI-X)双6位,屏线定义:针插20针双&逓少必30针转20针插1:接地,2-3:电源,4-5-6-7:空,8-9:第 1 组,10:黑线,11-12:第 2 组,13:黑,14-15:第 3 组,16: 空,17-18:第 4 组,19:空,20-21:第5 组,22:空,23-24:第6 组,25:空,26-27:第7 组,28:空,29-30: 第8组如图所示:片插(刀口形FI-X)屏线定义-双8位(17,19,22最常用的屏线定义)1-2:第1 组,3-4:第2 组,5-6:第3 组,7:GND,8-9:第4 组,10-11:第5 组,12-13:第6 组,14:GND15-16:第7 组,17:GND,18-19:第8 组.20-21:第9 组,22-23:第10 组,24:GND,25-26-27:空,28-29-30:VCC如图所示:片插(刀口形FI-X )双8位反线屏线定义:1-2-3:VCC,4-5-6-7-8-9: 接地,10-11:第1 组,12-13:第2 组,14-15:第3 组,16-17:第4 组,18-19:第5 组,20-21:第6 组,22-23:第7 组,24-25:第8 组,26-27:第9 组,28-29:第10 组,30:GND:如图所示:针插(DF14)双8位屏线定义:1:空,2-3:第1 组,4-5:第2 组,6-7:第3 组,8-9:第4 组,10-11:第5 组,12-13:第6 组,14-15: 第7 组,16-17:第8 组,18-19:第9 组,20-21:第10 组,22-23-24-25:空,26-27:接地,28 空,29-30: 电源,如图所示:片插单6位14针(DF19)小口:1-2:电源3-4:接地,5-6:第1组,7-8:第2组,9-10:第3组,11-12:第4组,13-14:空脚如图所示;特殊屏线引脚定义:18.5寸(CLAA185WA,M185B1,等)有一些大屏液晶电视也用此线(V260B1)常用屏线:1-2-3:空,4:接地,5-6:第1 组,7:空,8-9:第2 组,10:空,11-12:第3 组,13:空,14-15:第4 组,16: 空,17-18:第5 组,19:接地,20-21-22:空,23-24-25:接地,26-27-28-29-30:电源如图所示:1&5寸睢8屏线LP133x3 DF14/D6 20-20:1-2:电源,3-4:接地,5-6-7:空,8-9:第1 组,10:空,11-12:第2 组,13:空,14-15 第3 组,16:空,17-18:第4 组,19-20:空,如图所示:LP133X4:1-2-3-4:电源,5-6-7-8:接地,9-10:第1 组,11:空,12-13:第2 组,14:空,15-16:第3 组,17: 空,18-19:第4组,20:空如上图所示:LTM12C270:液晶屏插口定义:1-2:电源,3-4:接地,5-6:第1 组,7-8 空,9-10 第2 组,11-12:空脚,13-14:第3 组,15-16:空脚,17-18:第4 组,19-20:空脚,如图所示:(ITXG71D)+5v:1-2:电源3-4:接地,5-6:第1组,7-8:第2组,9-10:第3组,11-12:第4组,13-20:空脚如图所示: LTM12C270ITXG71D。

(完整版)LVDS接口详解

(完整版)LVDS接口详解

1.LVDS输出接口概述液晶显示器驱动板输出的数字信号中,除了包括RGB数据信号外,还包括行同步、场同步、像素时钟等信号,其中像素时钟信号的最高频率可超过28MHz。

采用TTL接口,数据传输速率不高,传输距离较短,且抗电磁干扰(EMI)能力也比较差,会对RGB数据造成一定的影响;另外,TTL 多路数据信号采用排线的方式来传送,整个排线数量达几十路,不但连接不便,而且不适合超薄化的趋势。

采用LVDS输出接口传输数据,可以使这些问题迎刃而解,实现数据的高速率、低噪声、远距离、高准确度的传输。

那么,什么是LVDS输出接口呢?LVDS,即Low Voltage Differential Signaling,是一种低压差分信号技术接口。

它是美国NS公司(美国国家半导体公司)为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。

LVDS输出接口利用非常低的电压摆幅(约350mV)在两条PCB走线或一对平衡电缆上通过差分进行数据的传输,即低压差分信号传输。

采用LVDS输出接口,可以使得信号在差分PCB线或平衡电缆上以几百Mbit/s的速率传输,由于采用低压和低电流驱动方式,因此,实现了低噪声和低功耗。

目前,LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。

2.LVDS接口电路的组成在液晶显示器中,LVDS接口电路包括两部分,即驱动板侧的LVDS输出接口电路(LVDS发送器)和液晶面板侧的LVDS输入接口电路(LVDS接收器)。

LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号,然后通过驱动板与液晶面板之间的柔性电缆(排线)将信号传送到液晶面板侧的LVDS接收器,LVDS接收器再将串行信号转换为TTL电平的并行信号,送往液晶屏时序控制与行列驱动电路。

图1所示为LVDS接口电路的组成示意图。

图1 LVDS接口电路的组成示意图在数据传输过程中,还必须有时钟信号的参与,LVDS接口无论传输数据还是传输时钟,都采用差分信号对的形式进行传输。

LVDS接口详解

LVDS接口详解一:LVDS输出接口概述液晶显示器驱动板输出的数字信号中,除了包括RGB数字信号外,还包括行同步,场同步,像素时钟等信号,其中像素时钟信号的最高频率可超过28MHZ,采用TTL接口,数据传输速率不高,传输距离较短,而且电磁抗干扰能力较差,会对RGB数据造成一定的影响,另外,TTL多路数据信号采用排线的方式来传输,整个排线数量达几十路,不但连接不方便,而且不适合超薄化的趋势,采用LVDS输出接口传输数据,可以使得这些问题迎刃而解,实现数据的高速率,低噪声,远距离,高准确度的传输。

那么,什么是LVDS输出接口呢?LVDS是一种低压差分信号技术接口。

他是美国NS(美国国家半导体公司)公司为了克服以TTL电平方式传输宽带高码率数据时功耗大,电磁干扰大等缺点而研制的一种数字视频信号传输方式。

LVDS输出接口利用非常低的电压摆浮(约350mV)在两条PCB走线或一对平衡电缆上通过差分进行数据的传输,即低压差分信号输出。

采用LVDS输出接口,可以使得信号在差分PCB线或平衡电缆上以几百Mbit/s的速率传输,由于采用低压和低电流驱动方式,因此,实现了低噪声和低功耗。

二:LVDS接口电路的组成在液晶显示器中,LVDS接口电路包括两部分,即驱动板侧的LVDS输出驱动电路(LVDS发送器),和液晶面板侧的LVDS输入接口电路(LVDS 接收器)。

LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换为低压串行LVDS信号,然后通过驱动板与液晶板之间的柔性电缆(排线)将信号传送到液晶面板侧的LVDS接收器,LVDS接收器再将串行信号转换为TTL电平的并行信号,送往液晶面板侧的LVDS接收器,LVDS接收器再将串行信号转换为TTL电平的并行信号,送往液晶屏时序控制与行列驱动电路。

图1为LVDS接口电路的组成示意图。

在数据传输过程中,还必须有时钟信号的参与,LVDS接口无论传输数据还是传输时钟都采用差分信号对的形式进行传输,所谓信号对,只是LVDS接口电路中,每一个数据传输通道或时钟传输通道的输出都为两个信号(正输出端和负输出端),需要说明的是,不同的液晶显示器,其驱动板上的LVDS发送器不尽相同,有些LVDS发送器为一片或两片独立的芯片(如果DS90C383),有些则集成在主控芯片中。

lvds接口标准定义

lvds接口标准定义2009-12-19 01:17lvds接口标准:LVDS接口是LCD Panel通用的接口标准,以8-bit Panel为例,包括5组传输线,其中4组是数据线,代表Tx0+/Tx0-... Tx3+/Tx3-。

还有一组是时钟信号,代表TxC+/TxC-。

相应的在Panel一端有5组接收线。

如果是6-bit Panel则只有3组数据线和一组时钟线。

LVDS接口又称RS-644总线接口,是20世纪90年代才出现的一种数据传输和接口技术。

LVDS即低电压差分信号,这种技术的核心是采用极低的电压摆幅高速差动传输数据,可以实现点对点或一点对多点的连接,具有低功耗、低误码率、低串扰和低辐射等特点,其传输介质可以是铜质的PCB连线,也可以是平衡电缆。

LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。

目前,流行的LVDS技术规范有两个标准:一个是TIA/EIA(电讯工业联盟/电子工业联盟)的ANSI/TIA/EIA-644标准,另一个是IEEE 1596.3标准。

1995年11月,以美国国家半导体公司为主推出了ANSI/TIA/EIA-644标准。

1996年3月,IEEE公布了IEEE 1596.3标准。

这两个标准注重于对LVDS接口的电特性、互连与线路端接等方面的规范,对于生产工艺、传输介质和供电电压等则没有明确。

LVDS可采用CMOS、GaAs或其他技术实现,其供电电压可以从+5V 到+3.3V,甚至更低;其传输介质可以是PCB连线,也可以是特制的电缆。

标准推荐的最高数据传输速率是655Mbps,而理论上,在一个无衰耗的传输线上,LVDS 的最高传输速率可达1.923Gbps。

---- OpenLDI标准在笔记本电脑中得到了广泛的应用,绝大多数笔记本电脑的LCD显示屏与主机板之间的连接接口都采用了OpenLDI标准。

OpenLDI接口标准的基础是低压差分信号(Low Voltage Differential Signaling,LVDS)接口,它具有高效率、低功耗、高速、低成本、低杂波干扰、可支持较高分辨率等特点。

lvds液晶屏幕接口详解 (2)

1.LVDS输出接口概述液晶显示器驱动板输出的数字信号中,除了包括RGB数据信号外,还包括行同步、场同步、像素时钟等信号,其中像素时钟信号的最高频率可超过28MHz。

采用TTL接口,数据传输速率不高,传输距离较短,且抗电磁干扰(EMI)能力也比较差,会对RGB数据造成一定的影响;另外,TTL 多路数据信号采用排线的方式来传送,整个排线数量达几十路,不但连接不便,而且不适合超薄化的趋势。

采用LVDS输出接口传输数据,可以使这些问题迎刃而解,实现数据的高速率、低噪声、远距离、高准确度的传输。

那么,什么是LVDS输出接口呢?LVDS,即Low Voltage Differential Signaling,是一种低压差分信号技术接口。

它是美国NS公司(美国国家半导体公司)为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。

LVDS输出接口利用非常低的电压摆幅(约350mV)在两条PCB走线或一对平衡电缆上通过差分进行数据的传输,即低压差分信号传输。

采用LVDS输出接口,可以使得信号在差分PCB线或平衡电缆上以几百Mbit/s的速率传输,由于采用低压和低电流驱动方式,因此,实现了低噪声和低功耗。

目前,LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。

2.LVDS接口电路的组成在液晶显示器中,LVDS接口电路包括两部分,即驱动板侧的LVDS输出接口电路(LVDS发送器)和液晶面板侧的LVDS输入接口电路(LVDS接收器)。

LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号,然后通过驱动板与液晶面板之间的柔性电缆(排线)将信号传送到液晶面板侧的LVDS接收器,LVDS接收器再将串行信号转换为TTL电平的并行信号,送往液晶屏时序控制与行列驱动电路。

图1所示为LVDS接口电路的组成示意图。

图1 LVDS接口电路的组成示意图在数据传输过程中,还必须有时钟信号的参与,LVDS接口无论传输数据还是传输时钟,都采用差分信号对的形式进行传输。

常见TTL和LVDS屏的接口定义


45针 针 脚 1 2 3 4 5 6 7 8 9 10 定义 GND CLK GND GENA GND V-SYNC GND H-SYNC GND NC 针 脚 11 12 13 14 15 16 17 18 19 20 定义 GND BO7 BO6 BO5 BO4 GND BO3 BO2 BO1 BO0 针脚 21 22 23 24 25 26 27 28 29 30 定义 GND GO7 GO6 GO5 GO4 GND GO3 GO2 GO1 GO0 针 脚 31 32 33 34 35 36 37 38 39 40 定义 GND RO7 RO6 RO5 RO4 GND RO3 RO2 RO1 RO0 针 脚 41 42 43 44 45 定义 VCC VCC TEST TEST TEST 针 脚 1 2 3 4 5 6 7 8 9 10 定义 GND BE7 BE6 BE5 BE4 GND BE3 BE2 BE1 BE0
41针单6位TTL
针脚 1 2 3 4 5 6 7 8 9 10 定义 GND CLK GND H-SYNC V-SYNC GND GND GND R0 R1 针脚 11 12 13 14 15 16 17 18 19 20 定义 R2 GND R3 G4 R5 GND GND GND G0 G1 针脚 21 22 23 24 25 26 27 28 29 30 定义 G2 GND G3 G4 G5 GND GND GND B0 B1 针脚 31 32 33 34 35 36 37 38 39 40 41 定义 B2 GND B3 B4 B5 GND DE TEST VCC VCC TEST
60针双6位TTL
针脚 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 定义 GND RO0 R01 R02 R03 R04 R05 GND G00 G01 G02 G03 G04 G05 GND B00 B01 B02 B03 B04 针脚 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 定义 B05 GND RE0 RE1 RE2 RE3 RE4 RE5 GND GE0 GE1 GE2 GE3 GE4 GE5 GND BE0 BE1 BE2 BE3 针脚 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 定义 BE4 BE5 GND GND GND V-SYNC H-SYNC DE GND GND CLKB CLKA GND GND NC RFS VCC VCC VCC VCC
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
相关文档
最新文档