数字电路逻辑设计试卷
数字电路逻辑设计（A卷） 一、填空题（本大题共22分） 1、（本小题3分）十进制数 126，对应8421BCD码 ，二进制数 ，十六进制数 。 2、（本小题2分）二进制负整数 –1011011，补码表示为 ；反码表示为 。
3、（本小题4分）逻辑函数BDADBADAF))((的反演式为 ；对偶式为 。 4、（本小题2分）三输入端TTL与非门如图所示，图中A点的电位为 F点的电位为 。
5、（本小题3分）八选一数据选择器电路如图，该电路实现的逻辑函数是F= 。 6、（本小题3分）由集成异步计数器74LS290构成图示电路，该电路实现的是 进制计数器。
7、（本小题3分）逻辑函数ACCBBAF，它的与非表达式为F= ；与或非表达式为F= ；或非—或非表达式为F= 。 8、（本小题2分）用555设计的多谐振荡器，要求振荡周期T=1~10s，电容C=100F。则电阻R的范围是 。
二、（本题10分）图示电路中，A、B是输入数据变量，C3、C2、C1、C0是控制变量。写出输出Y的逻辑
+5V 0.3V F
A
&
2KΩ
3KΩ
八选一数据选择器 A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7
F A B
“1” 74LS290 Q0 Q1 Q2 Q3 R0A R0B S9A S9B CP0
CP1 CP 表达式，并说明该电路C3、C2、C1、C0为不同控制状态时是何种功能电路？ 三、（本题8分）写出图示ROM阵列输出函数的逻辑表达式，列出真值表，说明逻辑功能。 四、（本题8分）用3线—8线译码器和必要的门电路实现逻辑函数。 (,,)FABCABCBCAC 五、（本题10分）已知JK信号如图所示，请分别画出主从JK触发器和负边沿JK触发器的输出波形。设触发器初始状态为0。
六、（本题15分）图示为序列信号发生器电路，它由一个计数器和一个四选一数据选择器构成。分析计数器的工作原理，确定其模值和状态转换关系；确定在计数器输出控制下，数据选择器的输出序列。设触发器初始状态为000。
1 A0 1 A1
1 A2
F1 F0
CP J K 七、（本题12分）画出用74161的异步清零功能构成的80进制计数器的连线图。 八、（本题15分）用D触发器设计一个按自然态序进行计数的同步加法计数器。要求当控制信号M=0时为5进制，M=1时为7进制（要求有设计过程）。 《数字电路逻辑设计》A卷
标准答案及评分标准 《数字电路逻辑设计》期末考试A卷
注意事项：1、答案写在每个题目下面的空白处，如地方不够可写在上页背面对应位置； 2、本卷共5页考卷纸，7道大题； 3、最后两页为草稿纸。 题目： 一、求解下列各题：（本题共20分，每小题4分） 1、用公式法化简逻辑函数
QCYXQYZX)ZY(XCQZCQZQYZYXZF
2、用卡诺图化简逻辑函数 )130,3,5,6,8,()D,C,B,A(4mF无关最小项为)10,4,1(d；
3、图(a)所示为TTL电路，输入信号A、B、C的波形如(b)所示，对应画出输出信号的波形。
4、图示电路为发光二极管驱动电路，其中OC门的输出低电平VOL=0.3V，输出低电平时的最大负载电流IOL=12mA，发光二极管的导通电压VD=1.5V，发光时其电流10mA≤ID≤15mA。试问： （1）如图所示两电路中，发光二极管各在什么情况下发光？ （2）电阻R1、R2的取值范围。
5、由555构成的单稳态触发器中，已知VCC=9V，R=27KΩ，C=0.05μF。估算输出脉冲的宽度tw。 二、试用八选一数据选择器及适当门电路实现下面逻辑关系（本题12分）。 F（A，B，C，D）=AB+ABCD+ACD+ACD+ABCD
（a） （b） 三、由四位加法器74LS283、四位比较器74LS85构成的逻辑电路如图所示，A=A3A2A1A0，B=B3B2B1B0，A、B为四位二进制数，试分析该电路的逻辑功能。 （本题12分）
四、逻辑电路和各输入信号波形如图所示，画出各触发器Q端的波形。各触发器的初始状态为0。 （本题12分）
五、由移位寄存器74LS194和3—8译码器组成的时序电路如图所示，分析该电路。（1）画出74LS194的状态转换图；（2）说出Z的输出序列。（本题13分）
74LS85 74LS283
CP CP 六、已知某同步时序电路的状态转换图如图所示。（1）作出该电路的状态转换表；（2）若用D触发器实现该电路时写出该电路的激励方程；（3）写出输出方程。（本题15分）
七、电路由74LS161和PROM组成。（1）分析74LS161的计数长度；（2）写出W、X、Y、Z的函数表达式；（3）在CP作用下。分析W、X、Y、Z端顺序输出的8421BCD码的状态（W为最高位，Z为最低位），说明电路的功能。（本题16分）
74LS161 D C B A
W X Y Z
T P 1 φ 1 φ 1 1 1 1 φ
00 ABCD00 01 01 11
11 10
10
《数字电路逻辑设计》期末考试A卷 标准答案及评分标准 一、 1、
评分标准：分步酌情给分。 2、解：
DCBBDBDDAACBF 0)10,4,1(d
评分标准：卡诺图画对得2分，化简后的式子得2分，约束方程1分
3、
按照波形酌情给分。 4、（1）a图在OC门输出高电平时发亮；b图在OC门输出低电平时发亮。 2分
（2）105.15R155.151 即： 230Ω≤R1≤350Ω
100.3-5.15R120.3-5.152 即： 270Ω≤R2≤320Ω
求出R1、R2得2分 5、s10485.11RC.1t3W 4分 二、有式子改写成标准式或写出真值表或画出卡诺图得6分，用八选一数据选择器画出电路图得6分。 从卡诺图可直接画出电路图 三、A>B时：BA1BAS反 6分 A四、
每个图6分
五、 74LS194状态图为：Q1Q2Q3
111→110→101→010→100→001→011
画出194状态图得10分。 Z输出的序列为：010011，010011 得3分 六、（1）状态转换表
写出转换表得4分
八选一数据选择器 D7 D6 D5 D4 D3 D2 D1 D0
S2 S1 S0 E Y F A B C
D “1”
1 1 1 1 1 1 1 1 1
00 AB CD 00 01 01 11
11 10
10
1n2Q 1n1Q
000
n2Q n1Q X 1n2Q 1n1Q Z
0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 1 0 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 0 0 0 0 1 1 1 0 1 1 （2）求激励方程 XQQQQQD12121n22 求出D2得4分
XQQXQQXQQXQQXQQD12121212121 求出D1得4分
XQXQZ12 求出Z得3分
七、
（1） 说出161的计数长度得6分。 （2） 写出W、X、Y、Z函数表达式得6分。 （3） 写出输出序列得4分。
1 1 1 00
2Q 00 01 01 11 10
1Q X
1 1 1 1 00
2Q 00 01 01 11 10
1Q X
1 1 1 00
2Q 00 01 01 11 10
1Q X 《数字电路逻辑设计》补考试卷 注意事项：1、答案写在每个题目下面的空白处，如地方不够可写在上页背面对应位置； 2、最后两页为草稿纸。 题目：
一、求解下列问题：（25分） 1．求函数BADBCABF的对偶函数。（4分）
2．将具有约束项的逻辑函数)8,10,110,2,3,5,7,(4mF+)15,14(d化简为最简与或式。（4分） 3．图1中电路为TTL门电路，若用高内阻电压表各图M点的电压，估算一下量测出M点的电压为多少伏，并说明理由。（5分）
图1 4．由555定时器构成的施密特触发器如图2（a）所示，试求： 1、在图（b）中画出该电路的电压传输特性曲线； 2、如果输入Ui为图（c）的波形，画出对应输出UO的波形。（8分）
+6Vuo
C123
45678555
5ui
ui(V)
2 4 6
246uo(V)
tt4V2V
ui
uo
(a) (b) （c）
图 2 5．有一个逐次逼近型8位A/D转换器，若时钟频率为250kHz，完成一次转换需要多长时间？（4分）
二、分析由双四选一数据选择器构成的组合电路所实现的逻辑功能，并用74LS138译码器重新实现之。要求：（1）列出真值表；(2)说明电路功能；（3）在图(b)上直接画出。（15分）
V M “0” A 5V +
数字电路逻辑设计2016-2017-1-A
11.以下式子中不正确的是（）A． 1•A＝A B． A＋A=A C． 1＋A＝1 D．BABA+=+12.一个逻辑函数可以有多种不同的逻辑表达式，F(A,B,C) 是:（）A.“与非―与非”式B.“或非―或非”式C.“与―或―非”式D.“与―或”式13. 下列选项中，( ) 是三态门的逻辑符号。
14. 四个触发器组成的环行计数器最多有( )个有效状态。
A. 4B. 8C. 16D. 3215. 一只四输入端或非门，使其输出为0的输入变量取值组合有( )种。
A．1 B．4 C．8 D．1616．在下列逻辑电路中，不是组合逻辑电路的有（）。
A. 锁存器B.编码器C.全加器D. 选择器17. 请判断以下哪个电路不是时序逻辑电路（）。
A、计数器B、寄存器C、译码器D、触发器18.下列选项中，不能实现Q n+1=n Q。
( )19. 函数F(A,B,C)=AB+BC+AC的最小项表达式为( ) 。
A．F(A,B,C)=∑m（0，2，4） B. (A,B,C)=∑m（3，5，6，7）C．F(A,B,C)=∑m（0，2，3，4） D. F(A,B,C)=∑m（2，4，6，7）20. 以下表达式中符合逻辑运算法则的是（）。
A. A+1=1B.1+1=10C.0<1D. C·C=C2二、填空题(本题每空1分，共14分)1．逻辑代数的三个基本逻辑运算是（）、（）、（）运算。
2．逻辑代数的三个基本规则是（）（）（）。
3．逻辑函数的反函数F=（），其对偶式F’=( )。
4. 逻辑函数表达式中，（）是基本的表达式，易于转换成其它形式。
5．数字电路中的三态门电路的三态指的是高电平、低电平、和（）状态。
6．数字电路中,当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象称（），由此而可能产生输出干扰脉冲的现象称为（）。
7．锁存器与触发器都是具有0 和1两个稳定状态，一旦状态被确定，就能自行保持，锁存器是对（）敏感、在其作用下改变状态的存储电路；8．触发器是对（）敏感、在其作用下改变状态的存储电路。
重庆邮电大学808数字电路与逻辑设计2021年考研真题试题试卷
重庆邮电大学2021年攻读硕士学位研究生入学考试试题
机密 启用前
重庆邮电大学
2021年攻读硕士学位研究生入学考试试题科目名称：数字电路与逻辑设计（A）卷
科目代码：808
考生注意事项
1、答题前，考生必须在答题纸指定位置上填写考生姓名、报
考单位和考生编号。
2、所有答案必须写在答题纸上，写在其他地方无效。
3、填（书）写必须使用黑色字迹钢笔、圆珠笔或签字笔。
4、考试结束，将答题纸和试题一并装入试卷袋中交回。
5、本试题满分150分，考试时间3小时。
注：所有答案必须写在答题纸上，试卷上作答无效！第1页/共6页。
数字逻辑、数电试卷【含答案】 (25)
第3章习题一、单选题1．1个触发器可记录一位二进制代码，它有（C ）个稳态。
A）0 B）1 C）2 D）32．对于JK触发器，若J=K，则可完成（C ）触发器的逻辑功能。
A）D B）RS C）T D）T'3．对于JK触发器，若K=J则可完成（A ）触发器的逻辑功能。
A）D B）RS C）T D）T'4．基本RS锁存器输入端禁止的情况为（A ）。
A）R=1 S=1 B）R=1 S=1C）R=0 S=0 D）RS=05．触发器的异步置位端Set、Clr不能同时取值为（A ）。
A）Set=1，Clr=1 B）Set=0，Clr=0C）Set=1，Clr=0 D）Set=0，Clr=16．JK触发器在J、K端同时输入高电平，处于（D ）功能。
A）置0 B）置1 C）保持D）翻转7．时序逻辑电路的特点是（C ）。
A）仅由门电路组成B）无反馈通路C）有记忆功能D）无记忆功能8．4个触发器构成的8421BCD码计数器共有（A ）个无效状态。
A）6 B）8 C）10 D）49．4位二进制计数器计数容量为（C ）。
A）4 B）8 C）16 D）1010．要构成五进制计数器，至少需要（D ）个触发器。
A）2 B）3 C）4 D）511．N进制计数器的特点是设初态后，每来（C ）个Clk，计数器又重回初态。
A）N-1 B）N+1 C）N D）2N12．将两片4位二进制同步加法计数器芯片级联，最大可构成（C ）进制计数器。
A）16 B）255 C）256 D）10013．由4个触发器组成的二进制加法计数器，当初始状态为1010时，经过（C ）个Clk脉冲，计数器的状态会变为0101。
A）4 B）10 C）11 D）1614．触发器符号中Clk输入端的小圆圈表示（D ）。
A）高电平有效B）低电平有效C）上升沿触发D）下降沿触发二、判断题1. 触发器有互补的输出，通常规定Q=1、Q=0称触发器为0态。
（✗）2. D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能。
计算机科学与技术专业《数字逻辑电路》考试题及答案(A)试卷
院系： 专业班级： 学号： 姓名： 座位号：A. 4B. 3C. 6D. 57. 下列电路中属于时序逻辑电路的是 【 】A. 加法器B. 数据分配器C. 计数器D. 译码器8. 下列关于门电路的使用，描述不正确的是 【 】A. TTL 与非门闲置输入端可以直接接电源B. 具有推拉输出结构的TTL 门电路的输出端可以直接并联使用C. CMOS 或门闲置输入端应接地D. CMOS 门电路的闲置输入端不允许悬空 9. 为了降低555定时器组成多谐振荡器的振荡频率，外接R 、C 值应为 【 】A. 同时增大R 、C 值B. 同时减小R 、C 值C. 同比增大R 值减小C 值D. 同比增大C 值减小R 值 10. 若停电数分钟后恢复供电，下列选项中信息能够保持不变的是 【 】A. ROMB. 动态RAMC. MUXD. 静态RAM1. 8位D/A 转换器的理论分辨率是_____________________。
2. 64个输入端的编码器按二进制数编码时，输出端的个数是__________________。
3. 变量数相同时，下标编号相同的最大项i M 和最小项i m 的关系是_____________。
4. 图2.1所示集成计数器的模M=_____________________。
图2.1 （题2.4图）5. 共阳极接法数码显示器需要配用输出 电平有效的译码器。
二、填空题（每小题2分，共20分）。
6. 对于T 触发器，当T=______时，触发器处于保持状态。
7. 逻辑函数C B AB F +=的反函数F 为_____________________。
8. 5个变量的逻辑函数全部最大项有_____________________个。
9. 二进制数()20110.101110转换成十进制数是___________________。
10. 同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为_____________________。
中山大学数字电路与逻辑设计(A卷)及答案
（8 分）
解：
4
输入 Ai 0 0 0 0 1 1 1 1 电路图： Bi 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 真值表 0 1 1 0 1 0 0 1
输出 Di Ci 0 1 1 1 0 0 0 1
表达式：
Di Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 m1 m2 m4 m7 m1m2m4m7
Ci Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 m1 m2 m3 m7 m1m2m3m7
2、利用两片 74LS161，实现一个 65 进制计算器，要求各位间为十进制关系。 设计要求： ① 通过置数法和同步级联的方式，利用两片 74LS161 实现一个 65 进制计数器。计数过程为 0－>64。 其中，一片 74LS161 作为个位计数，输出为 8421BCD 码；另外一片 74LS161 作为十位计数，输出亦为 8421BCD 码。 ② 通过清零法和异步级联的方式，利用两片 74LS161 实现一个 65 进制计数器。计数过程为 0－>64。 其中，一片 74LS161 作为个位计数，输出为 8421BCD 码；另外一片 74LS161 作为十位计数，输出亦为 8421BCD 码。 （12 分） 清零 CLRN 0 1 1 1 1 预置 LDN × 0 1 1 1 × × × 0 1 使能 ENT ENP × × 0 × 1 时钟 CP × ↑ × × ↑ D × d × × × 预置输入数据 C × c × × × B × b × × × A × a × × × 输出（QD 为高位） QD 0 d QC 0 c 保持 保持 计数 QB 0 b QA 0 a 异步清零 同步置数 数据保持 数据保持 加法计数 工作模式
数字电路与逻辑设计试题及答案试卷A
数字集成电路基础试题 A考试时间：120分钟班级： 姓名： 学号： 成绩：一、填空题共20分1. 数字信号的特点是在 上和 上都是断续变化的,其高电平和低电平常用 和 来表示;2. 常用的BCD 码有 、 、 等,常用的可靠性代码有 、 等;3. 将十进制数45转换成8421码可得 ;4. 同步RS 触发器的特性方程为Q n+1=__________；约束方程为 ;5. 数字电路按照是否有记忆功能通常可分为两类： 、 ;6. 当数据选择器的数据输入端的个数为8时,则其地址码选择端应有 位; 7．能将模拟信号转换成数字信号的电路,称为 ；而将能把数字信号转换成模拟信号的电路称为 ;8．时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路;9. 两片中规模集成电路10进制计数器串联后,最大计数容量为 位; 二、单项选择题共 20分1. 对于四位二进制译码器,其相应的输出端共有 ;A ． 4个 B. 16个 C. 8个 D. 10个2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为 ;A ． J=0,K=0 B. J=0,K=1 C. J=1,K=0 D. J=1,K=1 3. 图2.1所示是 触发器的状态图;A. SRB. DC. TD. T ˊ4．在下列逻辑电路中,不是组合逻辑电路的有 ; A.译码器 B.编码器 C.全加器 D.寄存器 5．欲使D 触发器按Q n+1=Q n 工作,应使输入D= ;A. 0B. 1C. QD. Q 6．多谐振荡器可产生 ;A.正弦波B.矩形脉冲C.三角波D.锯齿波 7. N 个触发器可以构成最大计数长度进制数为 的计数器; A.N B.2N C.N 2 D.2N 8．随机存取存储器具有 功能;A.读/写B.无读/写C.只读D.只写9．只读存储器ROM 中的内容,当电源断掉后又接通,存储器中的内容 ; A.全部改变 B.全部为0 C.不可预料 D.保持不变 10. 555定时器构成施密特触发器时,其回差电压为 ; A ．VCC B. 1/2VCC C. 2/3VCC D. 1/3VCC 三、设计题 共20分图2.11、有一水箱由大、小两台水泵M L 和M S 供水,如图3.1所示,箱中设置了3个水位检测元件A 、B 、C;水面低于检测元件时,检测元件给出高电平；水面高于检测元件时,检测元件给出低电平;现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作;试用门电路设计一个控制两台水泵的逻辑电路,要求电路尽量简单;四、简答题共10分图3.1v v v I1OOv ,12658437Ov ,v I2v I1v v IC V CC v O555(b)D R555定时器的电气原理图如图4.1所示,当5脚悬空时,比较器C 1和C 2的比较电压分别为cc V 32和cc V 31;问：1当v I1>cc V 32,v I2>cc V 31时,比较器 C 1输出低电平,C 2输出高电平,基本RS 触发器 置0\置1\状态不变,放电三极管T 导通,输出端v O 为低电平;2当v I1<cc V 32,v I2<cc V 31时,比较器 C 1输出高电平,C 2输出低电平,基本RS 触发器 置0\置1\状态不变,放电三极管T 截止,输出端v O 为高电平;3当v I1<cc V 32,v I2>cc V 31时,比较器 C 1输出 ,C 2输出 ,即基本触发器 置0\置1\状态不变,电路亦保持原状态不变; 五、分析作图题共30分1、设主从JK 触发器的初始状态为0,触发器的触发翻转发生在时钟脉冲的下降沿,已知输入J 、K 的波形图如图5.1,1写出JK 触发器的特性方程式；2画出输出Q 的波形图;10%2、74161集成计数器功能真值表如表5.1所示,其惯用符号如图5.2所示,1利用反CP J KQ 123456图5.1馈复位法将其构成十进制计数器；2利用反馈预置法将其构成8进制计数器;20%表5.1图5.2数字集成电路基础试题A 评分标准一、填空题每空1分,共20分1、时间；数值；0；12、8421BCD ；5421BCD ；余3码；格雷码；奇偶校验码3、010001014、n Q R S +；0=•S R5、组合逻辑电路；时序逻辑电路6、3位7、A/D ；D/A 8、同步；异步 9、100二、单项选择题每题2分,共 20分三、设计题 共20分解：一、列出满足逻辑要求的真值表并化简化简方法可多种自选化简得 C B A M S += B M L =二、作出逻辑电路图1置0；2置1；3高电平；高电平；状态不变sL五、分析作图题共30分1、共10分1n n n Q K Q J Q +=+12CP J K Q1234562、共20分解：1错误!写出S 10的二进制代码为 S N =S 10=1010错误!写出反馈归零函数,由于74161的异步置0信号为低电平0,因此 B D r Q Q C •=2错误!N-1 S N =S 8-1=0111错误!写出反馈归零函数,方法一:从0开始计数 B C D D Q Q Q L ••=方法二:从1000开始计数,取状态S 15=1111时,Q C =1,经非门得0==C D Q L 错误!画连线图 方法一方法二:。
(完整版)华科试卷及答案_数字电路与逻辑设计,推荐文档
华中科技大学计算机学院《数字电路与逻辑设计》试卷A （闭卷）班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。
A ．6B ．7C ．8D ．9 2．余3码10001000对应的2421码为（ ）。
A ．01010101 B.10000101 C.10111011 D.111010113．补码1．1000的真值是（ ）。
A ． +1.0111 B. -1.0111 C. -0.1001 D. -0. 10004．标准或-与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与5.根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ）。
A. E )]E D (C C [A F ⋅++=B. E)E D (C C A F ⋅++=C. E )E D C C A (F ⋅++= D. E)(D A F ⋅++=E C C 6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。
A. 与门B. 或门C. 非门D. 与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。
图1A. 或非门B. 与非门C. 异或门D. 同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。
A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。
A ．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。
A ．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。
每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。
（ ）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。
数字逻辑试卷
数字逻辑试卷数字逻辑试题1 （闭卷）⼀、填空：（每空1分，共20分） 1、（20.57）8 =（）16 2、(63.25) 10= ( )2 3、（FF ）16= ( )104、[X]原=1.1101，真值X= __________，[X]补 = ___________。
5、[X]反=0.1111，[X]补= _____________。
6、-9/16的补码为_________________，反码为_______________。
7、已知葛莱码为1000，⼆进制码为___________________，已知⼗进制数为92，其余三码为___________________。
8、时序逻辑电路的输出不仅取决于当时的________，还取决于电路的 ________ 。
9、逻辑代数的基本运算有三种，它们是________ 、________ 、_________ 。
10、1⊕⊕=B A F ，其最⼩项之和形式为______________________。
11、RS 触发器的状态⽅程为________________，约束条件为______________。
12、已知AB B A F +=1、B A B A F +=2，则两式之间的逻辑关系为________________。
13、触发器的CP 时钟端不连接在⼀起的时序逻辑电路称之为_______步时序逻辑电路。
⼆、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）2、化简)(B A B A ABC B A F +++= （5分）3、分析以下电路，其中RCO 为进位输出。
（5分）4、下图为PLD 电路，在正确的位置添 * ，设计出B A F ⊕=函数。
（5分）三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）2、分析以下电路，其中X为控制端，说明电路功能。
（10分）3、分析以下电路，说明电路功能。
（10分）四、设计题（30分）1、设计⼀个带控制端的组合逻辑电路，控制端X=0时，实现BAF⊕=，控制端X=1时，实现ABF=，⽤与⾮门及反相器实现。
数字逻辑电路试卷(附答案)
一、填空题（每空1分，共10分）1．逻辑函数 的两种标准形式分别为。
2．将2004个“1”异或起来得到的结果是（0）。
3．半导体存储器的结构主要包含三个部分，分别是（ 译码器 ）、（存储阵列）、（ 控制逻辑）。
4．A/D 转换的四个过程是采样、保持 、量化和（编码），其中采样脉冲的频率要求至少是模拟信号最高频率的（2）倍。
5．8位D/A 转换器当输入数字量10000000为5v 。
若只有最低位为高电平，则输出电压为（5/128）v ；当输入为10001000，则输出电压为（5*136/128）v 。
6．就逐次逼近型和双积分型两种A/D 转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换精度高。
7．（61. 5)10 == (3D.8)16 = (10010001.1000)5421BCD ；8．已知某74ls00为2输入4与非门，I OL =22mA ，I OH =2mA ， I IL =2mA ， I IH =40μA ，则其低电平输出的扇出系数N OL =（11），其高电平输出的扇出系数N OH =（ 50）；9．函数的最小项表达式为F=（4.5.7），最大项表达式为（0.1.2.3.6）10. 根据对偶规则和反演规则，直接写出的对偶式和反函数，Fd =（)， =()； 11．12．已知X=（-17），则X 的8位二进制原码为（10001001），其8位二进制补码为（11110111）；13．T' 触发器的次态方程是（Qn+1 = ~Qn ）；14．D 触发器的次态方程是（ ）；15．根据毛刺的不同极性，可以将逻辑险象分为0型险象和1型险象，对于一个逻辑表达式，若在给定其它变量适当的逻辑值后，出现F=（）的情形，则存在1型险象；二、单选题（每题2分，共20分）1．表示任意两位无符号十进制数需要（B ）二进制数。
A．6 B．7 C．8 D．92. 一个多输入与非门，输出为0的条件是（C）A 只要有一个输入为1，其余输入无关B 只要有一个输入为0，其余输入无关C 全部输入均为1D 全部输入均为03．余3码10001000对应的2421码为（ C ）。
数字电路与逻辑设计_华中科技大学中国大学mooc课后章节答案期末考试题库2023年
数字电路与逻辑设计_华中科技大学中国大学mooc课后章节答案期末考试题库2023年1.二进制并行加法器使用先行进位的主要目的是( )参考答案:提高运算速度2.关于四位二进制并行加法器74283，下面说法正确的是（）参考答案:它可以实现加法运算_它可以实现减法运算_它有9个输入端，5个输出端_它可以实现代码转换3.关于计数器74290，下面说法正确的是参考答案:其内部包含四个触发器_它可以实现模小于10的任意计数器_它可以实现8421码模10计数器4.将十进制数75.25转换成十六进制数为（）参考答案:4B.45.余3码10010101.10101000对应的二进制数为 ( )参考答案:111110.116.同步时序电路设计中，状态编码采用相邻编码法的目的是( )。
参考答案:减少电路中的逻辑门7.在正常工作时，3-8线译码器74138的使能端【图片】【图片】【图片】的值为( )参考答案:1008.相同功能的Moore型时序电路比Mealy型时序电路多一个状态，因此Moore型比Mealy型的时序电路多一个触发器。
参考答案:错误9.在设计同步时序逻辑电路时，实现相同功能，使用D触发器的电路一定比使用JK触发器的电路简单。
参考答案:错误10.组合逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关。
参考答案:正确11.为了实现计数功能，集成寄存器74194的控制端S0S1可以是（）。
参考答案:01_1012.用逻辑代数公理、定理和规则可以证明【图片】。
参考答案:正确13.使用8路选择器实现4变量逻辑函数F(A,B,C,D),使用ABC作为控制变量，数据输入端D0-D7可能的值有( )。
参考答案:1_D14.带符号二进制数–00101的补码为（）参考答案:11101115.根据反演规则和对偶规则可写出逻辑函数【图片】的反函数【图片】=（），对偶函数【图片】=（）。
参考答案:；16.用卡诺图化简法求逻辑函数【图片】的最简与或表达式和最简或与表达式分别为（）。