数字电路与系统18.ppt
20
§3.4.2 CMOS逻辑门
✓输入端数目增加时，与非门串联的NMOS管数目要增加，引起输出低电平 变高；
✓或非门串联的PMOS管数目增加，引起输出高电平变低； ✓解决方法在输入输出端分别加入反相器作缓冲级。
A B AB
▪ 带缓冲级的与非门
21
§3.4.2 CMOS逻辑门
带缓冲级的或非门
AB A B
✓ Vi=0V时，T2截止，T1导通，T2的截止电阻约为500MΩ，T1的导通电阻约 为750Ω，所以输出VO≈VDD，即VO为高电平；
✓ Vi=VDD时，T2导通，T1截止，T2的导通电阻约为750Ω，T1的截止电阻约 为500MΩ，所以输出VO≈0V，即VO为低电平；
✓ 电路实现了非逻辑。 13
§3.4.1 CMOS非门的结构与原理
电压传输特性
➢ 设：CMOS非门的电源电压 VDD=10V，
➢ 设：两管的开启电压为 VGS(th)N=|VGS(th)P|=2V。
✓当Vi＜2V，T2截止，T1导通，输出VO≈VDD=10V
✓当8V＜Vi＜10V， T1截止， T2导通，输出VO≈0V
✓当2V＜Vi＜8V，T2 和 T1都导通，由于两管参数的对称性，当Vi=5V， T2的栅源电压=T1栅源电压绝对值，Vo=（VDD/2）=5V
✓两管在Vi=VDD/2处转换状态，CMOS门电路的阈值电压Vth=VDD/2
14
§3.4.1 CMOS非门的结构与原理
电流传输特性
✓在AB段，T2截止，内阻高，漏极电流几乎为0 ； ✓在CD段，T1截止，内阻高，漏极电流几乎为0 ； ✓在BC段，T2和T1都导通，两管在处转换状态，在Vi=VDD/2处，电流最大。 ✓CMOS门电路不可长期工作在BC段 。
§3.3 MOS-FET元件的开关特性
MOS管开关特性
≤1k
等效：截止
导通
8
§3.3 MOS-FET元件的开关特性
MOS管符号的四种类型
N沟道增强型
P沟道增强型
N沟道耗尽型
P沟道耗尽型
9
§3.3 MOS-FET元件的开关特性
MOS管符号的简化画法
D
D
G
G
S
N沟道增强型
S
P沟道增强型
D G
漏极的工作特性可分为三个区域：
转移特性
vGS <VGS (th)时，为截止区，此时尚未形成导电沟道
vGS >VGS (th)时，漏极特性可分为两个区域，在虚线左称为 可变 电阻区，当vGS一定时iD与vDS之比为常数；虚线右侧的部分为恒 流区，iD的大小基本上由vGS决定，vDS对电流的影响很小。
7
CMOS非门
➢ 由参数对称的增强 型N沟道和P沟道 MOS FET构成；
➢ 通常称为互补型 MOS逻辑电路。
T1：P沟道增强型MOS管
T2：N沟道增强型MOS管
12
CMOS非门
T1：P沟道增强型MOS管
T2：N沟道增强型MOS管
✓ 电源VDD大于两管开启电压绝对值之和，即VDD＞（VGS(th)N+|VGS(th)P|）， VGS(th)N = VGS(th)P ；
D G
S
N沟道耗尽型
S
P沟道耗尽型
10
§3.4 CMOS门电路
CMOS
➢ Complement Metal-Oxide-Semiconductor ➢ 互补金属氧化物半导体
提纲：
➢ CMOS非门的结构与原理 ➢ CMOS逻辑门（及其扩展） ➢ CMOS逻辑门电路系列
11
§3.4.1 CMOS非门的结构与原理
3
第三章 逻辑门电路
§3.1 分立元件门电路——二极管和BJT三极管 §3.2 TTL门电路 §3.3 MOS-FET元件的开关特性 §3.4 CMOS门电路 §3.5 TTL电路与CMOS电路的接口
4
§3.3 MOS-FET元件的开关特性
Metal-Oxide-Semiconductor Field Effect Transistor ✓MOS管结构
N沟道增强型
符号
在P型半导体衬底上制作2个高掺杂浓度的N型区，形成 MOS管的源极和漏极，第三个电极为栅极
5
§3.3 MOS-FET元件的开关特性
MOS管开关特性（续）
➢ 在漏极（D）和源极（S）加电压VDS，如 果栅极（G）和源极之间的电压VGS=0，由 于源极漏极之间相当于两个PN节背向相连， 电阻很大，所以DS不导通，iD=0 ；
22
§3.4.2 CMOS逻辑门
漏极开路（OD）与非门
23
§3.4.2 CMOS逻辑门 —— 传输门
✓ C 接高电平VDD，若0V＜vI＜（VDD-VGS(th)N），T1导通； ✓ 若|VTP|≤vI≤VDD，T2导通。 ✓ VI在0V～VDD变化时，至少有一管导通，输出与输入之间呈低电阻，vO=vI，
15
输入特性
✓输入端接入保护电路
✓存储和运输时不可使用易起静电的
✓当电压低于-0.7V时，D2管导通
物品包装，需使用金属屏蔽膜等
✓当电压高于VDD+0.7V时，D1管导通 ✓组装、调试时工具、仪表和工作台 ✓保护二极管和电阻的几何尺寸有限， 良好接地，衣物使用无静电材料
承受静电电压和功率有限
✓不用的输入端不可悬空
➢ 当VGS大于某个电压值 VGS(th) 时，电子被 吸引到栅极下面的衬底表面，形成了N型 反型层，构成了DS之间的导电沟道，当外 加电压时，DS间将有电流形成。
➢ VGS(th) 称为开启电压。 ➢ 为防止漏极电流直接流入衬底，常将衬底
与源极相连。
6
▪ MOS管输入输出特性
此为：输出特性
➢ 共源连接，输入端 栅极无电流
数字电路与系统
2008
第三章、逻辑门电路 Part 2
1
第三章 习题 （第五版教科书）
3.11；3.12；3.1； 3.21；3.16；3.17；3.18；3.13 3.20；3.7-(a,b,c)；3.29；3.28
2
习题 （如果采用第四版教科书）
2.1；2.2 2.3；2.5；2.6；2.10；2.14 2.16；结构与原理
输出特性
➢ 低电平输出特性
17
§3.4.1 CMOS非门的结构与原理
输出特性
➢ 高电平输出特性
18
§3.4.1 CMOS非门的结构与原理
功耗
✓静态功耗小，可忽略 ✓高频、动态情况会产生动态功耗
19
§3.4.2 CMOS逻辑门
✓ 与非门
✓ 或非门
§3.4.2 CMOS逻辑门
✓输入端数目增加时，与非门串联的NMOS管数目要增加，引起输出低电平 变高；
✓或非门串联的PMOS管数目增加，引起输出高电平变低； ✓解决方法在输入输出端分别加入反相器作缓冲级。
A B AB
▪ 带缓冲级的与非门
21
§3.4.2 CMOS逻辑门
带缓冲级的或非门
AB A B
✓ Vi=0V时，T2截止，T1导通，T2的截止电阻约为500MΩ，T1的导通电阻约 为750Ω，所以输出VO≈VDD，即VO为高电平；
✓ Vi=VDD时，T2导通，T1截止，T2的导通电阻约为750Ω，T1的截止电阻约 为500MΩ，所以输出VO≈0V，即VO为低电平；
✓ 电路实现了非逻辑。 13
§3.4.1 CMOS非门的结构与原理
电压传输特性
➢ 设：CMOS非门的电源电压 VDD=10V，
➢ 设：两管的开启电压为 VGS(th)N=|VGS(th)P|=2V。
✓当Vi＜2V，T2截止，T1导通，输出VO≈VDD=10V
✓当8V＜Vi＜10V， T1截止， T2导通，输出VO≈0V
✓当2V＜Vi＜8V，T2 和 T1都导通，由于两管参数的对称性，当Vi=5V， T2的栅源电压=T1栅源电压绝对值，Vo=（VDD/2）=5V
✓两管在Vi=VDD/2处转换状态，CMOS门电路的阈值电压Vth=VDD/2
14
§3.4.1 CMOS非门的结构与原理
电流传输特性
✓在AB段，T2截止，内阻高，漏极电流几乎为0 ； ✓在CD段，T1截止，内阻高，漏极电流几乎为0 ； ✓在BC段，T2和T1都导通，两管在处转换状态，在Vi=VDD/2处，电流最大。 ✓CMOS门电路不可长期工作在BC段 。
§3.3 MOS-FET元件的开关特性
MOS管开关特性
≤1k
等效：截止
导通
8
§3.3 MOS-FET元件的开关特性
MOS管符号的四种类型
N沟道增强型
P沟道增强型
N沟道耗尽型
P沟道耗尽型
9
§3.3 MOS-FET元件的开关特性
MOS管符号的简化画法
D
D
G
G
S
N沟道增强型
S
P沟道增强型
D G
漏极的工作特性可分为三个区域：
转移特性
vGS <VGS (th)时，为截止区，此时尚未形成导电沟道
vGS >VGS (th)时，漏极特性可分为两个区域，在虚线左称为 可变 电阻区，当vGS一定时iD与vDS之比为常数；虚线右侧的部分为恒 流区，iD的大小基本上由vGS决定，vDS对电流的影响很小。
7
CMOS非门
➢ 由参数对称的增强 型N沟道和P沟道 MOS FET构成；
➢ 通常称为互补型 MOS逻辑电路。
T1：P沟道增强型MOS管
T2：N沟道增强型MOS管
12
CMOS非门
T1：P沟道增强型MOS管
T2：N沟道增强型MOS管
✓ 电源VDD大于两管开启电压绝对值之和，即VDD＞（VGS(th)N+|VGS(th)P|）， VGS(th)N = VGS(th)P ；
D G
S
N沟道耗尽型
S
P沟道耗尽型
10
§3.4 CMOS门电路
CMOS
➢ Complement Metal-Oxide-Semiconductor ➢ 互补金属氧化物半导体
提纲：
➢ CMOS非门的结构与原理 ➢ CMOS逻辑门（及其扩展） ➢ CMOS逻辑门电路系列
11
§3.4.1 CMOS非门的结构与原理
3
第三章 逻辑门电路
§3.1 分立元件门电路——二极管和BJT三极管 §3.2 TTL门电路 §3.3 MOS-FET元件的开关特性 §3.4 CMOS门电路 §3.5 TTL电路与CMOS电路的接口
4
§3.3 MOS-FET元件的开关特性
Metal-Oxide-Semiconductor Field Effect Transistor ✓MOS管结构
N沟道增强型
符号
在P型半导体衬底上制作2个高掺杂浓度的N型区，形成 MOS管的源极和漏极，第三个电极为栅极
5
§3.3 MOS-FET元件的开关特性
MOS管开关特性（续）
➢ 在漏极（D）和源极（S）加电压VDS，如 果栅极（G）和源极之间的电压VGS=0，由 于源极漏极之间相当于两个PN节背向相连， 电阻很大，所以DS不导通，iD=0 ；
22
§3.4.2 CMOS逻辑门
漏极开路（OD）与非门
23
§3.4.2 CMOS逻辑门 —— 传输门
✓ C 接高电平VDD，若0V＜vI＜（VDD-VGS(th)N），T1导通； ✓ 若|VTP|≤vI≤VDD，T2导通。 ✓ VI在0V～VDD变化时，至少有一管导通，输出与输入之间呈低电阻，vO=vI，
15
输入特性
✓输入端接入保护电路
✓存储和运输时不可使用易起静电的
✓当电压低于-0.7V时，D2管导通
物品包装，需使用金属屏蔽膜等
✓当电压高于VDD+0.7V时，D1管导通 ✓组装、调试时工具、仪表和工作台 ✓保护二极管和电阻的几何尺寸有限， 良好接地，衣物使用无静电材料
承受静电电压和功率有限
✓不用的输入端不可悬空
➢ 当VGS大于某个电压值 VGS(th) 时，电子被 吸引到栅极下面的衬底表面，形成了N型 反型层，构成了DS之间的导电沟道，当外 加电压时，DS间将有电流形成。
➢ VGS(th) 称为开启电压。 ➢ 为防止漏极电流直接流入衬底，常将衬底
与源极相连。
6
▪ MOS管输入输出特性
此为：输出特性
➢ 共源连接，输入端 栅极无电流
数字电路与系统
2008
第三章、逻辑门电路 Part 2
1
第三章 习题 （第五版教科书）
3.11；3.12；3.1； 3.21；3.16；3.17；3.18；3.13 3.20；3.7-(a,b,c)；3.29；3.28
2
习题 （如果采用第四版教科书）
2.1；2.2 2.3；2.5；2.6；2.10；2.14 2.16；结构与原理
输出特性
➢ 低电平输出特性
17
§3.4.1 CMOS非门的结构与原理
输出特性
➢ 高电平输出特性
18
§3.4.1 CMOS非门的结构与原理
功耗
✓静态功耗小，可忽略 ✓高频、动态情况会产生动态功耗
19
§3.4.2 CMOS逻辑门
✓ 与非门
✓ 或非门
合集下载
第5章数字逻辑电路.ppt
（2）逻辑关系式表示：F=A·B·C
（3）真值表表示：如图表5-1所示
下一页 返回
5.4 基本逻辑门电路
2.“或”逻辑关系 当决定事件的各个条件中只要有一个或一个以上具备时事件就
会发生 图5-10所示，F和A、B、C之间就存在“或”逻辑关系 “或”逻辑也有如上三种表示方法： （1）图5-11所示为“或”逻辑图形符号 （2）逻辑表达式：F=A+B+C （3）真值表：见表5-2
下一页 返回
5.2 数制
5.2.2 二进制数
二进制数只有0和1两个符号。只要能区分两种状态的元件即 可实现。
计数的基数为2，各位数的权是2的幂，计数规律是“逢二进 一”
N位二进制整数的表达示为：
例5.1 一个二进制数10101000， 试求对应的十进制数
上一页 下一页 返回
5.2 数制
图5-23是利用三态与非门组成的双向传输通路，改变控制端C 的电平，就可控制信号的传输方向。
上一页 下一页 返回
5.4 基本逻辑门电路
3. CMOS门电路 CMOS门电路是由PMOS管和NMOS管构成的一种互补对称场效
应管集成门电路。 下面是几种常用的CMOS门电路的结构和工作原理的简要说明 （1）CMOS与非门：如图5-24所示 当A、B全为1时，T1和T2同时导通，T3和T4同时截止，F=0 当输入端由一个或全为0时，串联的T1和T2必有一个或两个全部截
上一页 下一页 返回
5.4 基本逻辑门电路
（5）TTL三态输出与非门电路。简称三态门，图5-20是其逻辑 图形符号。A、B是输入端，C是控制端，F为输出端。输出端除 了可以实现高低电平外，还可以出现高阻状态。
3-3走进数字电路(或非门与与非门)课件-高中通用技术苏教版选择性必修1《电子控制技术》
11
门电路
• 门电路中的开关不能使用机械开 关，因为机械开关不仅体积大、 寿命短、 操作不方便，而且开关 的速度低。在现代高速电子控制 系统中，开关每秒可能要开合上 亿次，机械开关是绝对无法胜任 的，必须使用电子开关，即用晶 体管或MOS管做成的开关。例如， 用晶体三极管代替上图中开关得 到的电路，如图3 -51所示。
16
数字集成电路
• 数字集成电路有多种类型，最常用的有 TTL和CMOS两种。
• TTL (晶体管-晶体管逻辑)电路是用普 通晶体三极管构成的集成电路，与 CMOS相比，其运行速度较快，允许负 载流过的电流较大，但消耗功率较大。
• CMOS (互补MOS电路)电路是用MOS 管构成的集成电路，在工作时消耗的功 率最低，但工作速度较TTL的低，允许 负载流过的电流较TTL的小。CMOS器 件与TTL器件的逻辑电平和电路的输出 能力不-一样，因此两种类型的集成电 路通常不能在同一- 个电路中使用，如 需同时使用，要在它们之间加上电平转 换电路。CMOS器件比较容易损坏，使 用时要注意保护，如电源的极性不能接 反，并做好防静电处理等。
17
触发器
• 数字电路中能将二港制数据记住的基本单元电路称为_触发器_。其中最简单的一种称为基本触发器,通常是 由2只或非门连接构成。基本触发器有2个输入端S和R。若S端加触发信号(高电平),R端不加触发信号,即 S=1,R=0,基本触发器被置于1状态,此过程称为__置1_;若R端加触发信号(高电平),S端不加触发信号,即 S=0,R=1,基本触发器被置于0状态,此过程称为_置0 _。
5
马上行动
6
Annual Work Summary Report
#02
或非门
或门和非门的组合
门电路
• 门电路中的开关不能使用机械开 关，因为机械开关不仅体积大、 寿命短、 操作不方便，而且开关 的速度低。在现代高速电子控制 系统中，开关每秒可能要开合上 亿次，机械开关是绝对无法胜任 的，必须使用电子开关，即用晶 体管或MOS管做成的开关。例如， 用晶体三极管代替上图中开关得 到的电路，如图3 -51所示。
16
数字集成电路
• 数字集成电路有多种类型，最常用的有 TTL和CMOS两种。
• TTL (晶体管-晶体管逻辑)电路是用普 通晶体三极管构成的集成电路，与 CMOS相比，其运行速度较快，允许负 载流过的电流较大，但消耗功率较大。
• CMOS (互补MOS电路)电路是用MOS 管构成的集成电路，在工作时消耗的功 率最低，但工作速度较TTL的低，允许 负载流过的电流较TTL的小。CMOS器 件与TTL器件的逻辑电平和电路的输出 能力不-一样，因此两种类型的集成电 路通常不能在同一- 个电路中使用，如 需同时使用，要在它们之间加上电平转 换电路。CMOS器件比较容易损坏，使 用时要注意保护，如电源的极性不能接 反，并做好防静电处理等。
17
触发器
• 数字电路中能将二港制数据记住的基本单元电路称为_触发器_。其中最简单的一种称为基本触发器,通常是 由2只或非门连接构成。基本触发器有2个输入端S和R。若S端加触发信号(高电平),R端不加触发信号,即 S=1,R=0,基本触发器被置于1状态,此过程称为__置1_;若R端加触发信号(高电平),S端不加触发信号,即 S=0,R=1,基本触发器被置于0状态,此过程称为_置0 _。
5
马上行动
6
Annual Work Summary Report
#02
或非门
或门和非门的组合
数字电子电路第二版电子课件第一章数字电路基础
3
§１—１ 数字信号与数字电路
4
第一章 数字电路基础
当人们在超市购物结账付款时，收银员只要把条形码扫描器对准货物上 的条形码一扫，计算机屏幕上立刻就会显示该物品的价格。这是因为条形 码经扫描器扫描后，会产生相应的“数字信号”，经计算机处理后就可以 显示为货物的名称及价格等信息，进而可刷卡付款，打印付款收据。超市 自动收款设备如图所示。
非逻辑开关电路
44
第一章 数字电路基础
图所示为非门逻辑符号。非门真值表见表。 非门的逻辑功能可概括为“有0出1，有1出0”。非门的逻辑表达式为：
该表达式读作Y等于A非。
非门真值表
非门逻辑符号
45
28
第一章 数字电路基础
几种常见的BCD码
29
第一章 数字电路基础
（1）8421BCD码 最常用的BCD码是8421BCD码。 （2）5421BCD码 5421BCD码也是一种有权码，从高位到低位分别是5、4、2、1。 （3）2421BCD码 2421BCD码也是一种有权码，从高位到低位的权分别是2、4、2、1。 （4）余3码 这是一种无权码，它是在相应的8421BCD码上加0011（3）得到的。
15
第一章 数字电路基础
用数字电路测量电动机转速的原理框图
16
第一章 数字电路基础
2. 四人抢答器 四人抢答器原理框图如图所示。
四人抢答器原理框图
17
第一章 数字电路基础
从以上两个电路的工作过程可以看出，数字电路大致包含数字信号的产 生与整形、编码、寄存、译码、显示等典型单元数字电路。
此外，为了将传感器转换而来的模拟信号转换成控制系统所需要的数字 信号，必须采用模数转换器（A/D Converter）。数字信号被处理后，通常 还要经过数模转换器（D/A Converter）恢复成模拟信号，去驱动执行元件， 如图所示。
§１—１ 数字信号与数字电路
4
第一章 数字电路基础
当人们在超市购物结账付款时，收银员只要把条形码扫描器对准货物上 的条形码一扫，计算机屏幕上立刻就会显示该物品的价格。这是因为条形 码经扫描器扫描后，会产生相应的“数字信号”，经计算机处理后就可以 显示为货物的名称及价格等信息，进而可刷卡付款，打印付款收据。超市 自动收款设备如图所示。
非逻辑开关电路
44
第一章 数字电路基础
图所示为非门逻辑符号。非门真值表见表。 非门的逻辑功能可概括为“有0出1，有1出0”。非门的逻辑表达式为：
该表达式读作Y等于A非。
非门真值表
非门逻辑符号
45
28
第一章 数字电路基础
几种常见的BCD码
29
第一章 数字电路基础
（1）8421BCD码 最常用的BCD码是8421BCD码。 （2）5421BCD码 5421BCD码也是一种有权码，从高位到低位分别是5、4、2、1。 （3）2421BCD码 2421BCD码也是一种有权码，从高位到低位的权分别是2、4、2、1。 （4）余3码 这是一种无权码，它是在相应的8421BCD码上加0011（3）得到的。
15
第一章 数字电路基础
用数字电路测量电动机转速的原理框图
16
第一章 数字电路基础
2. 四人抢答器 四人抢答器原理框图如图所示。
四人抢答器原理框图
17
第一章 数字电路基础
从以上两个电路的工作过程可以看出，数字电路大致包含数字信号的产 生与整形、编码、寄存、译码、显示等典型单元数字电路。
此外，为了将传感器转换而来的模拟信号转换成控制系统所需要的数字 信号，必须采用模数转换器（A/D Converter）。数字信号被处理后，通常 还要经过数模转换器（D/A Converter）恢复成模拟信号，去驱动执行元件， 如图所示。
数电PPT 华中科技大学
EDA技术
EDA技术以计算机为基本工具、借助于软件设计平台，自动完 成数字系统的仿真、逻辑综合、布局布线等工作。最后下载到芯 片，实现系统功能。 1、设计： 在计算机上利用软件平台进行设计 原理图设计 设计方法 VerlogHDL语言设计 状态机设计
2、仿真
3、下载
下载线
实验板
4、验证结果
1.1.2数字集成电路的分类及其特点
3.程研究内容 ------数字信号传输、变换、产生等。内容涉及信
号处理的器件、功能电路及系统。 电子技术基础(数字部分)第五版 第1章 第3章 第5章 第7章 第8章 第9章 第10章 数字逻辑概论 逻辑门电路 锁存器与触发器 第2章 第4章 第6章 逻辑代数与HDL基础 组合逻辑电路 时序逻辑电路
存储器 复杂可编程逻辑器件和现场可编程门阵列 脉冲波形的产生与变换 数模与模数转换器 数字系统设计基础
4.课程特点与学习方法
1、课程特点 1、)发展快 2、)应用广 3、)工程实践性强
摩尔定律:每18个月芯片的集成度提高1倍,而功耗下降一半。 2、学习方法
打好基础、关注发展、 主动更新、 注重实践
1.数字集成电路的分类
1）按集成度不同划分： 数字集成电路按集成度分为小规模、中规模、大规模、超大规模和甚大规模等 所谓集成度，是指每一芯片所包含的门个数 小规模 中规模 大规模 超大规模理器 甚大规模 门的个数 最多12个 10~100 100~9999 10,000~99,999 106以上 典型集成电路 逻辑门 、触发器 计数器、加法器 小型存储器、门阵列 大型存储器、微处理器 可编程逻辑器件等
2）按电路结构和工作特点不同划分： 数字电路又可分为组合逻辑电路和时序逻辑电路两大类。
数字电子技术时序逻辑电路PPT
CP0 CP0 CP1 CP3 Q0 CP2 Q1
写驱动方程： J 0 K 0 1
J1 J2
Q3 K2
1
K1
1
J 3 Q1Q2
K3 1
写状态方程：
Q0n1 QQ1n2n11
n
Q0
Q3
n
Q2
n
Q1
（CP0 下降沿动作） （Q0 下降沿动作） （Q1下降沿动作）
Q3n 1
Q1Q2
画时序图： 该电路能够自启动。
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程； ② 写驱动方程； ③ 写状态方程； ④ 写输出方程。
[例5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换 表，并画出状态转换图。
解：图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程：
Q3n（Q0
下降沿动作）
列状态转换表：
画状态转换图：
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
图5-2 双2位寄存器74LS75的逻辑图
图5-2所示为双2位寄存器74LS75的逻辑图。当 CPA = 1时，
送到数据输入端的数据被存入寄存器，当CPA =0时，存入
寄存器的数据将保持不变。
2n-1 M 2n
然后给电路的每一种状态分配与之对应的触发器状态组合。
4）确定触发器的类型，并求出电路的状态方程、驱动方程 和输出方程。 确定触发器类型后，可根据实际的状态转换图求出电路的状 态方程和输出方程，进而求出电路的驱动方程。
5）根据得到的驱动方程和输出方程，画出相应的逻辑图。
6) 判断所设计的电路能否自启动。
1.同步计数器 1)同步二进制计数器
写驱动方程： J 0 K 0 1
J1 J2
Q3 K2
1
K1
1
J 3 Q1Q2
K3 1
写状态方程：
Q0n1 QQ1n2n11
n
Q0
Q3
n
Q2
n
Q1
（CP0 下降沿动作） （Q0 下降沿动作） （Q1下降沿动作）
Q3n 1
Q1Q2
画时序图： 该电路能够自启动。
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程； ② 写驱动方程； ③ 写状态方程； ④ 写输出方程。
[例5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换 表，并画出状态转换图。
解：图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程：
Q3n（Q0
下降沿动作）
列状态转换表：
画状态转换图：
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
图5-2 双2位寄存器74LS75的逻辑图
图5-2所示为双2位寄存器74LS75的逻辑图。当 CPA = 1时，
送到数据输入端的数据被存入寄存器，当CPA =0时，存入
寄存器的数据将保持不变。
2n-1 M 2n
然后给电路的每一种状态分配与之对应的触发器状态组合。
4）确定触发器的类型，并求出电路的状态方程、驱动方程 和输出方程。 确定触发器类型后，可根据实际的状态转换图求出电路的状 态方程和输出方程，进而求出电路的驱动方程。
5）根据得到的驱动方程和输出方程，画出相应的逻辑图。
6) 判断所设计的电路能否自启动。
1.同步计数器 1)同步二进制计数器
数电课件课本
2.2
MOS 集成门电路
2.2.1 MOS管开关电路及其开关特性 2.2.2 CMOS反相器
2.2.3 CMOS反相器的外部特性
2.2.4-2.2.7 其它类型的CMOS门电路
2.2.8 CMOS电路系列主要特点和使 用中应注 意的几个问题
2018/12/15
1
2.2 MOS 门电路
MOS门电路：以MOS管作为开关元件构成的 门电路。 MOS门电路，尤其是CMOS门电路具有制造 工艺简单、集成度高、抗干扰能力强、功耗低、
电压，从而击穿MOS管栅极极薄的绝缘层，造成器件
的永久损坏。为避免静电损坏，应注意以下几点：
2018/12/15 24
（a）所有与CMOS电路直接接触的工具、仪 表等必须可靠接地。 （b）存储和运输CMOS电路，最好采用金属 屏蔽层做包装材料。 (2)多余的输入端不能悬空。 输入端悬空极易产生感应较高的静电电压， 造成器件的永久损坏。对多余的输入端，可以按 功能要求接电源或接地，或者与其它输入端并联
主要功能
可扩展 三态、有选通端
28
作业题
1、2-2 2、2-6
2018/12/15
29
表2-1 各种系列门电路的主要参数
2018/12/15
27
表2-2 常用集成门电路(CMOS系列）
型 号 CC4001 CC4011 CC4030 CC4049 CC4066 CC4071 CC4073 CC4077 CC4078 CC4086 CC4097 CC4502
2018/12/15
名 称 四2输入或非门 四2输入与非门 四异或门 六反相器 四双向开关 四2输入或门 三3输入与门 四异或非门 8输入或 / 或非门 2-2-2-2输入与或非门 双8选1模拟开关 六反相器 / 缓冲器
MOS 集成门电路
2.2.1 MOS管开关电路及其开关特性 2.2.2 CMOS反相器
2.2.3 CMOS反相器的外部特性
2.2.4-2.2.7 其它类型的CMOS门电路
2.2.8 CMOS电路系列主要特点和使 用中应注 意的几个问题
2018/12/15
1
2.2 MOS 门电路
MOS门电路：以MOS管作为开关元件构成的 门电路。 MOS门电路，尤其是CMOS门电路具有制造 工艺简单、集成度高、抗干扰能力强、功耗低、
电压，从而击穿MOS管栅极极薄的绝缘层，造成器件
的永久损坏。为避免静电损坏，应注意以下几点：
2018/12/15 24
（a）所有与CMOS电路直接接触的工具、仪 表等必须可靠接地。 （b）存储和运输CMOS电路，最好采用金属 屏蔽层做包装材料。 (2)多余的输入端不能悬空。 输入端悬空极易产生感应较高的静电电压， 造成器件的永久损坏。对多余的输入端，可以按 功能要求接电源或接地，或者与其它输入端并联
主要功能
可扩展 三态、有选通端
28
作业题
1、2-2 2、2-6
2018/12/15
29
表2-1 各种系列门电路的主要参数
2018/12/15
27
表2-2 常用集成门电路(CMOS系列）
型 号 CC4001 CC4011 CC4030 CC4049 CC4066 CC4071 CC4073 CC4077 CC4078 CC4086 CC4097 CC4502
2018/12/15
名 称 四2输入或非门 四2输入与非门 四异或门 六反相器 四双向开关 四2输入或门 三3输入与门 四异或非门 8输入或 / 或非门 2-2-2-2输入与或非门 双8选1模拟开关 六反相器 / 缓冲器
电工学电子技术期末复习总结知识点PPT课件
放大电路、开关电路组 成及其电路分析
第一章 半导体二极管及电路分析
第2页/共80页
1.1.1 半导体二极管的结构、特性与参数
一、二极管的结构与类型
二极管由一个PN
结，加相应的电极 引线和管壳封装而 成。
（P）
（N）
电路符号
空心三角形箭头表示实际电流方向：
电流从P流向N。
第3页/共80页
本征半导体的电特性
2.用逻辑代数或卡诺图对逻辑表达式进 行化简。
3.列出输入输出状态表并画出逻辑电路 图。
第47页/共80页
例：设计三人表决电路（A、B、C）。每人 一个按键，如果同意则按下，不同意则不按。 结果用指示灯表示，多数同意时指示灯亮， 否则不亮。 1.首先指明逻辑符号取“0”、“1”的含义。三 个按键A、B、C按下时为“1”，不按时为“0”。 输出量为 F，多数赞成时是“1”，否则是“0”。
第10页
mA
C
A
B
RC
E
USC
RB
V UBE
V UCE
USB
实验线路(共发射极接法)
第11页/共80页
此输区出域中特U性CEUBE,集 电 UC结E正0.3偏V，称为IB饱>I和C，I区C(。mA )
4
3
当UCE大于一定的数 值时，IC只与IB有关， IC=IBI。B ,此且1区00域IA称C =为线 性放大区。80A
“与”逻辑关系用“与”门逻 1 1 1 辑符号表示：
第23页/共80页
2.“或”逻辑关系及运算
决定结果成立的所有条件只要有一个具
备时，结果就成立，这种条件与结果之
间的关系称为“或”逻辑。
这种关系在日常生活中也是非常普遍的。以二
第一章 半导体二极管及电路分析
第2页/共80页
1.1.1 半导体二极管的结构、特性与参数
一、二极管的结构与类型
二极管由一个PN
结，加相应的电极 引线和管壳封装而 成。
（P）
（N）
电路符号
空心三角形箭头表示实际电流方向：
电流从P流向N。
第3页/共80页
本征半导体的电特性
2.用逻辑代数或卡诺图对逻辑表达式进 行化简。
3.列出输入输出状态表并画出逻辑电路 图。
第47页/共80页
例：设计三人表决电路（A、B、C）。每人 一个按键，如果同意则按下，不同意则不按。 结果用指示灯表示，多数同意时指示灯亮， 否则不亮。 1.首先指明逻辑符号取“0”、“1”的含义。三 个按键A、B、C按下时为“1”，不按时为“0”。 输出量为 F，多数赞成时是“1”，否则是“0”。
第10页
mA
C
A
B
RC
E
USC
RB
V UBE
V UCE
USB
实验线路(共发射极接法)
第11页/共80页
此输区出域中特U性CEUBE,集 电 UC结E正0.3偏V，称为IB饱>I和C，I区C(。mA )
4
3
当UCE大于一定的数 值时，IC只与IB有关， IC=IBI。B ,此且1区00域IA称C =为线 性放大区。80A
“与”逻辑关系用“与”门逻 1 1 1 辑符号表示：
第23页/共80页
2.“或”逻辑关系及运算
决定结果成立的所有条件只要有一个具
备时，结果就成立，这种条件与结果之
间的关系称为“或”逻辑。
这种关系在日常生活中也是非常普遍的。以二
数字电子技术基础-第一章PPT课件
•15
第一章：数字逻辑基础
【例1-3】将十六进制数8A.3按权展开。 解：(8A.3)16=8×161+10×160+3×16-1
•16
第一章：数字逻辑基础
1.2.2 不同进制数的转换 1. 十进制数转换为二进制、八进制和十六进制数 转换方法： (1) 十进制数除以基数(直到商为0为止)。 (2) 取余数倒读。
•17
第一章：数字逻辑基础
【例1-4】将十进制数47转换为二进制、八进制和十六进制数。 解：
(47)10=(101111)2=(57)8=(2F)16。
•18
第一章：数字逻辑基础
【例1-5】将十进制数0.734375转换为二进制和八进制数。
解：
(1)转换为二进制数。
首先用0.734375×2=1.46875 (积的整数部分为1，积的小数部分为
•25
第一章：数字逻辑基础
按选取方式的不同，可以得到如表1.1所示常用的几种BCD编码。 表1.1 常用的几种BCD编码
•26
第一章：数字逻辑基础
2. 数的原码、反码和补码 在实际中，数有正有负，在计算机中人们主要采用两种
方法来表示数的正负。第一种方法是舍去符号，所有的数字 均采用无符号数来表示。
•7
第一章：数字逻辑基础
2. 数字电路的分类
1) 按集成度划分 按集成度来划分，数字集成电路可分为小规模、中规模、大规模和超大
规模等各种集成电路。 2) 按制作工艺划分
按制作工艺来划分，数字电路可分为双极型(TTL型)电路和单极型(MOS 型)电路。双极型电路开关速度快，频率高，工作可靠，应用广泛。单极型 电路功耗小，工艺简单，集成度高，易于大规模集成生产。 3) 按逻辑功能划分
第一章：数字逻辑基础
【例1-3】将十六进制数8A.3按权展开。 解：(8A.3)16=8×161+10×160+3×16-1
•16
第一章：数字逻辑基础
1.2.2 不同进制数的转换 1. 十进制数转换为二进制、八进制和十六进制数 转换方法： (1) 十进制数除以基数(直到商为0为止)。 (2) 取余数倒读。
•17
第一章：数字逻辑基础
【例1-4】将十进制数47转换为二进制、八进制和十六进制数。 解：
(47)10=(101111)2=(57)8=(2F)16。
•18
第一章：数字逻辑基础
【例1-5】将十进制数0.734375转换为二进制和八进制数。
解：
(1)转换为二进制数。
首先用0.734375×2=1.46875 (积的整数部分为1，积的小数部分为
•25
第一章：数字逻辑基础
按选取方式的不同，可以得到如表1.1所示常用的几种BCD编码。 表1.1 常用的几种BCD编码
•26
第一章：数字逻辑基础
2. 数的原码、反码和补码 在实际中，数有正有负，在计算机中人们主要采用两种
方法来表示数的正负。第一种方法是舍去符号，所有的数字 均采用无符号数来表示。
•7
第一章：数字逻辑基础
2. 数字电路的分类
1) 按集成度划分 按集成度来划分，数字集成电路可分为小规模、中规模、大规模和超大
规模等各种集成电路。 2) 按制作工艺划分
按制作工艺来划分，数字电路可分为双极型(TTL型)电路和单极型(MOS 型)电路。双极型电路开关速度快，频率高，工作可靠，应用广泛。单极型 电路功耗小，工艺简单，集成度高，易于大规模集成生产。 3) 按逻辑功能划分
电子技术基础—数字部分ppt课件
表8-2 八种波形及存储器地址空间分配情况
S3 S2 S1 00 0 001
010
┇
111
10/13/2023
波形 正弦波 锯齿波 三角波
┇ 阶梯波
A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 H~ 0 FFH 1 0 0 H~ 1 FFH 2 0 0 H~ 2FFH ┇ 7 0 0 H~ 7 FFH
11
波形选 择开关
存八种 波形的
数据
经8位 DAC转
换成模
拟电压。
10/13/2023
图8-13 八种波形发生器电路图
256进 制计数
器
S1 、S2和S3 ：波形选择开关。 两个16进制计数器在CP脉冲的作用下，从00H~ FFH不断作周期性的计数，则相应波形的编码数据便 依次出现在数据线D0~D7上，经D/A转换后便可在输 出端得到相应波形的模拟电压输出波形。
单片容量已达64MB，并正在开发256MB的快闪 存储器。可重写编程的次数已达100万次。
10/13/2023
16
已越来越多地取代EPROM，并广泛应用于通信 设备、办公设备、医疗设备、工业控制等领域。
3. 非易失性静态读写存储器NVSRAM
由美国Dallas半导体公司推出，为封装一体化的
电池后备供电的静态读写存储器。 它以高容量长寿命锂电池为后备电源，在低功
10/13/2023
图8-14 三角波细分图
14
将这255个二进制数通过用户编程的方法，写入 对应的存储单元，如表8-3所示。将2716的高三位地 址A10A9A8取为0，则该三角波占用的地址空间为000H ~0FFH，共256个。
表8-3 三角波存储表
S3 S2 S1 00 0 001
010
┇
111
10/13/2023
波形 正弦波 锯齿波 三角波
┇ 阶梯波
A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 H~ 0 FFH 1 0 0 H~ 1 FFH 2 0 0 H~ 2FFH ┇ 7 0 0 H~ 7 FFH
11
波形选 择开关
存八种 波形的
数据
经8位 DAC转
换成模
拟电压。
10/13/2023
图8-13 八种波形发生器电路图
256进 制计数
器
S1 、S2和S3 ：波形选择开关。 两个16进制计数器在CP脉冲的作用下，从00H~ FFH不断作周期性的计数，则相应波形的编码数据便 依次出现在数据线D0~D7上，经D/A转换后便可在输 出端得到相应波形的模拟电压输出波形。
单片容量已达64MB，并正在开发256MB的快闪 存储器。可重写编程的次数已达100万次。
10/13/2023
16
已越来越多地取代EPROM，并广泛应用于通信 设备、办公设备、医疗设备、工业控制等领域。
3. 非易失性静态读写存储器NVSRAM
由美国Dallas半导体公司推出，为封装一体化的
电池后备供电的静态读写存储器。 它以高容量长寿命锂电池为后备电源，在低功
10/13/2023
图8-14 三角波细分图
14
将这255个二进制数通过用户编程的方法，写入 对应的存储单元，如表8-3所示。将2716的高三位地 址A10A9A8取为0，则该三角波占用的地址空间为000H ~0FFH，共256个。
表8-3 三角波存储表
数字电子技术基础(第四版)-第4章-组合逻辑电路解析PPT课件
-
54
设计实例2：用2N选一数据选择器实现 N+1个变量的逻辑函数。
设计思想： ①将N个变量接数据选择器的选择输入端（即地址端） ②余下的一个变量作为数据选择器的数据输入端。
-
55
例：用74153实现三变量函数。
F (A ,B ,C ) m (1 ,3 ,5 ,6 )
解一：设B接A1，C接A0。
A
' 0
)
m2
'
...
Y7 ' ( A2 A1A0 ) m 7 '
-
45
-
46
-
47
三、用译码器构成函数发生器P186
例1：
请写出Y的逻辑函数式
Y(Y3'Y4'Y5')' Y3Y4 Y5
m3 m4 m5
m(3, 4,5)
Y A 'B C A B 'C ' A B 'C
-
48
例2：用74138构成下 列函数发生器：
F A 'B 'C A 'B C A B 'C A B C ' 0 B 'C ' ( A ' A ) B 'C A B C ' A 'B C
0 m 0 1 m 1 A m 2 A 'm 3
D 0 m 0 D 1 m 1 D 2 m 2 D 3 m 3
-
56
解二：设A接A1，B接A0。
4）画逻辑图（略）
-
31
三、优先编码器 8线-3线优先编码器
74HC148
-
1、功能表
输入：I 0 ~ I 7 ,共8个输入端