2022年云南大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)

2022年云南大学计算机科学与技术专业《计算机组成原理》科目期末

试卷A（有答案）

一、选择题

1、有效容量为128KB的Cache，每块16B，8路组相联。字节地址为1234567H的单元调入该Cache，其tag应为（）。

A.1234H

B.2468H

C.048DH

D.12345H

2、某C语言程序段如下：

for（i=0；i<9；i++）{

temp=1；

for（j=0；j<=i；j++）

temp+=a[J]；

sum+=temp；

}

下列关于数组a的访问局部性的描述中，正确的是（）。

A.时间局部性和空间局部性皆有

B.无时间局部性，有空间局部性

C.有时间局部性，无空间局部性

D.时间局部性和空间局部性皆无

3、有如下C语言程序段：（）

short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为

A.-32767

B.32767

C.32768

D.32769

4、为了表示无符号十进制整数，下列哪些是合法的8421BCD码？（）

I.01111001 Ⅱ.11010110 Ⅲ.00001100 Ⅳ.1000010l

A.I、IⅡ

B.Ⅱ、Ⅲ

C.I、Ⅳ

D.I、Ⅱ、Ⅲ

5、下列说法正确的是（）。

A.当机器采用补码表示时，0有两种编码方式

B.当机器采用原码表示时，0有两种编码方式

C.当机器采用反码表示时，0有一种编码方式

D.无论机器数采用何种码表示，0都有两种编码方式

6、总线宽度与下列（）有关。

A.控制线根数

B.数据线根数

C.地址线根数

D.以上都不对

7、控制总线主要用来传送（）。

I.存储器和1/O设备的地址码

II.所有存储器和I/O设备的时序信号

III.所有存储器和1/O设备的控制信号

IV.来自I/O设备和存储器的响应信号

A.II、III

B. I，III，IV

C. III，IV

D.II，III. IV

8、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的

1.5倍。那么，机器B的时钟频率至少应为（）能运到所希望的要求。

A.800MHz

B.1.2 GHz

C.1.5GHz

D.1.8GHz

9、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。

A.外存、主存、Cache、寄存器

B.外存、主存、寄存器、Cache

C.外存、Cache、寄存器、主存

D.主存、Cache、寄存器、外存

10、流水线中有3类数据相关冲突：写后读相关、读后写相关、写后写相关。那么下列3组指令中存在读后写相关的是（）。

A.I1，SUB R1，R2，R3；（R2）-（R3）→R1

I2，ADD R4，R5，R1；（R5）+（R1）→R4

B. I1，STA M，R2；（R2）→M，M为主存单元

I2，ADD R2，R4，R5；（R4）+（R5）→R2

C.I1，MULR3，R2，R1；（R2）×（R3）→R3

I2，SUB R3，R4，R5；（R5）-（R4）→R3

D.以上都不是

11、在具有中断向量表的计算机中，中断向量地址是（）。

A.子程序入口地址

B.中断服务程序入口地址

C.中断服务程序入口地址的地址

D.例行程序入口地址

12、指令从流水线开始建立时执行，设指令流水线把一条指令分为取指、分析、执行三部分，且三部分的时间分别是2ns、2ns、Ins，则100条指令全部执行完毕需要（）。

A.163ns

B.183ns

C.193ns

D.203ns

13、单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中，错误的是（）。

A.可以采用单总线结构数据通路

B.处理器时钟频率较低

C.在指令执行过程中控制信号不变

D.每条指令的CPI为1

14、下列关于一地址指令的说法正确的是（）。

A.只有一个操作数

B.一定有两个操作数，其中一个是隐含的，完成功能（A）OP（ACC）

C.如果有两个操作数，则两个操作数相同，完成功能（A）OP（A）

D.可能有两个操作数，也可能只有一个操作数

15、下列关于指令字长、机器字长和存储字长的说法中，正确的是（）。

I.指令字长等于机器字长的前提下，取指周期等于机器周期

Ⅱ.指令字长等于存储字长的前提下，取指周期等于机器周期

Ⅲ.指令字长和机器字长的长度没有必然关系

Ⅳ为了硬件设计方便，指令字长都和存储字长一样大

A.I、Ⅲ、IV

B.I、Ⅳ

C.Ⅱ、Ⅲ

D.Ⅱ、Ⅲ、Ⅳ

二、填空题

16、主存储器容量通常以KB表示，其中K=______；硬盘容量通常以GB表示，其中

G=______

17、对存储器的要求是________、________、________为了解决这三个方面的矛盾。计算机

采用多级存储器体系结构。

18、双端口存储器和多模块交叉存储器属于________存储器结构。前者采用________技术，后者采用________技术。

19、字节多路通道可允许多个设备进行_______型操作，数据传送单位是_______

20、指令字长度有______、______、______三种形式。

21、条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于_______类指令，这类指令在指令格式中所表示的地址不是_______的地址，而是_______的地址。

22、流水CPU中的主要问题是________相关、________相关和________相关，为此需要采

用相应的技术对策，才能保证流水畅通而不断流。

23、一个定点数由_______和_______两部分组成。

24、堆栈是一种特殊的_______寻址方式，它采用_______原理。按构造不同，分为寄存器

堆栈和_______堆栈。

25、相联存储器是按_________访问的存储器，在cache中用来存放_________，在虚拟存

储器中用来存放_________.

三、名词解释题

26、基数：

27、微地址：

28、单独编址：

29、段式管理：

四、简答题

30、什么是闪速存储器？它有哪些特点？

31、同步通信方式：何谓存储总线？何谓I/O总线？各有何特点？

32、存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？

33、I/0设备有哪些编址方式，各有何特点？

五、计算题

34、将下列十进制数表示成浮点规格化数，阶码4位（包含一位阶符），分别用补码和移码表示；尾数9位（包含一位数符），用补码表示。

1）27/64。

2）-27/64。

35、用一个时钟频率为40MHz的处理器执行标准测试程序，它所包含的混合指令数和响应所需的时钟周期见表。试求出有效的CPI、MIPS速率和程序的执行时间（假设有N条指令）。

36、假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址和二地址3种格式。

1）设操作码固定，若零地址指令有M种，一地址指令有N种，则二地址指令最多有多少种？

2）采用扩展操作码技术，二地址指令最多有多少种？

3）采用扩展操作码技术，若二地址指令有P条，零地址指令有Q条，则一地址指令最多有几种？

六、综合题

37、设某机有4个中断源A、B、C、D.其硬件排队优先顺序为A>B>C>D，现要求将中断处理顺序改为D>A>C>B。

1）写出每个中断源对应的屏蔽字。

2）按图所示的时间轴给出的4个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。

38、某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理地址为24位，页大小为8KB:TLB采用全相联映射；Cache数据区大小为64KB，按2路组相联方式组织，主存块大小为64B。存储访问过程的示意图如图所示。

请回答下列问题。

1）图中字段A~G的位数各是多少？TLB标记字段B中存放的是什么信息？

2）将块号为4099的主存块装入到Cache中时，所映射的Cache组号是多少？对应的H字段内容是什么？

3）Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？

4）为什么Cache 可以采用直写（Write Through）策略，而修改页面内容

时总是采用回写（Write Back）策略？

39、某指令系统字长12位，地址码取3位，试提出一种方案，使该系统有4条

三地址指令、8条二地址指令、150条一地址指令。列出操作码的扩展形式并计算

操作码的平均长度。

参考答案

一、选择题

1、C

2、A

3、D

4、C

5、B

6、B

7、D

8、D

9、A

10、B

11、C

12、D

13、A

14、D

15、C

二、填空题

16、210 230

17、容量大速度快成本低

18、并行空间并行时间并行

19、传输字节

20、单字长半字长双字长

21、程序控制类操作数下一条指令

22、资源数据控制

23、符号位数值域

24、数据先进后出存储器

25、内容行地址表段表、页表和快表

三、名词解释题

26、基数：

在浮点数据编码中，对阶码所代表的指数值的数据，在计算机中是一个常数，不用代码表示。

27、微地址：

微每时令在控制存储器中的存储地址。

28、单独编址：

采用内存地址空间和外围设备的地址空间分开编排地址。

29、段式管理：

一种虚拟存储器的管理方式，把虚拟存储空间分成段，段的长度可以任意设定，并可以放大或缩小。

四、简答题

30、答：闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统

ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。闪速存储器

的特点：（1）固有的非易失性（2）廉价的高密度（3）可直接执行（4）固态性能

31、答：（1）存储总线是连接CPU和主存储器之间的专用总线，速度高.（2）I/O总线

是连接主机（CPU、M）与IO设备之间的总线，可扩展性好。

32、答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位

价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。

主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前

广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地

址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理

空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。

33、答：统一编址和独立编址。统一编址是在主存地址中划出一定的范围作为I/0地址，这样通过访存指令即可实现对1/0的访问。但主存的容量相应减少了。独立编址，I/0地

址和主存是分开的，I/0地址不占主存空间，但访存需专门的I/0指令。

五、计算题

34、解析

1）27/64=0.011011=0.11011×2-1

当补码和尾数都采用补码表示时：1，111：0.11011000。

阶码采用移码、尾数采用补码表示时：0.11l：0.11011000。

2）-27/64=1.011011=1.11011×2-1

当补码和尾数都采用补码表示时：1，11l；1.00101000。

阶码采用移码、尾数采用补码表示时：0.1l1：l.00101000。

35、解：CPI即执行一条指令所需的时钟周期数。本标准测试程序共包含4种指令，那么CPl就是这4种指令的数学期望，故

CPl=1×60%+2×18%+4×12%+8×10%=2.24

MIPS即每秒执行百万条指令数。已知处理器的时钟频率为40MHz，即每秒包含40M个时钟周期，故

MIPS=40/CPl=40/2.24≈17.9

程序执行时间自然就等于程序包含的指令数×CP1x时钟周期的长度，

故程序执行时间=N×2.24×1/40MHz=5.6N×10-8s

36、解析：

1）由于操作数的地址码为6位，因此二地址指令中操作码的位数为16-6-6=4位，即操作码只占4位。又由于操作码固定，因此零地址指令、一地址指令、二地址指

令的总和不能超过16。现已知零地址指令有M种，一地址指令有N种，所有二地址指令最多有16-M-N种。

2）在1）中算得二地址指令的操作码为4位，即最多有20=16条指令。但是绝对不能取16。如果取了16，就不能扩展成一地址指令和零地址指令了。因此，二地址

指令最多只能有15条。

3）由于操作码位数可变，且二地址指令、一地址指令和零地址指令的操作码长度分别为4位、10位、16位，因此二地址指令每减少一条，就可以多出26条一地址指令；一地址指令每减少一条，就可以多出26条零地址指令。根据以上分析，假设一地址指令有X条，则一地址指令最多有（24-P）×26条，零地址指令就应该最多有[（24-P）×26-R]×26条。根据题中给出的零地址指令有Q条，则可以得出一个公式，如下：

Q=[（24-P）×26-R]×26

可解得：R=（24-P）×26- Q×2-6

六、综合题

37、解析：

1）在中断处理顺序改为D>A>C>B后，每个中断源新的屏蔽字如图所示。

2）根据新的处理顺序，CPU执行程序的轨迹如图所示。

38、解析：

1）页大小为8KB，页内偏移地址为13位，故A=B=32-l3=19；D=13；C=24-13=l1：主存块大小为64B，故G=6。2路组相联，每组数据区容量有

64B×2=128B，共有64KB/128B=512组，故F=9：E=24-G-F=24-6-9=9。因而

A=19，B=19，C=11，D=l3，E=9，F=9，G=6。TLB中标记字段B的内容是虚

页号，表示该TLB项对应哪个虚页的页表项。

2）块号4099=000001000000000011B，因此所映射的Cache组号是000000011B=3，对应的H字段内容为000001000B。

3）Cache缺失带来的开销小，而处理缺页的开销大。因为缺页处理需要访问磁盘，而Cache缺失只访问主存。

4）因为采用直写策略时需要同时写快速存储器和慢速存储器，而写磁盘比写主存

慢得多，所以，在Cache——主存层次，Cache可以采用直写策略，而在主存——外存（磁盘）层次，修改页面内容时总是采用写回策略。

39、解析：

以上答案不唯一，只要满足不包含就行，即没有前缀码。这个和数据结构中的赫夫曼树的编码是很类似的。

操作码的平均长度=（3×4+6×8+9×150）/162=8.7