硅通孔技术汇总
三维封装与系统封装
Chip
Multi-Layer PCB
Laminate 2 & 4 Layer
Build-Up Substrat e
1995
2000
2005
2010
基于打线的3D-SIP封装技术
基于硅通孔（TSV）的3D-SIP技术
TSV——Through Silicon Via 通过硅通孔实现芯片间垂直互连和三维集成封装 主要优势
现代微电子封装材料及封装技术
第三部分 电子封装原理与技术 李 明
材料科学与工程学院
电子封装概论 引线框架型封装 球栅阵列型封装 二级电子封装（微组装） 电子封装材料 三维电子封装及系统封装
社会需求与产业发展趋势
发展趋势：
微小化、多功能化、集成化 更大规模的多功能集 成、与人类健康相关 的生物电子产品会高 速发展
CIS Si Interposer DSP
最早采用TSV的产品-微摄像头（CIS）
TSV封装技术将带来产业结构变化
2010 ～ 22-32nm 3D-System Integration 晶圆制造 TSV 电子封装
SoC POP WB-3D
2000～ 45-130nm，3D-System in Package 晶圆制造 电子封装
Leveler
Accelerator
Accelerator
Leveler Accelerator
Leveler
Suppresser
Suppresser
Suppresser
4. 晶圆减薄技术
TSV要求芯片减薄至50微 米甚至更薄，硅片强度明 显下降，并出现一定的韧 性； 尽量小的芯片损伤，低的 内应力,防止晶圆翘曲； 机械研磨+湿法抛光。
微系统封装基础
• 微系统封装概述 • 微系统封装技术 • 微系统封装材料 • 微系统封装工艺流程 • 微系统封装的应用 • 微系统封装的发展趋势与挑战
01
微系统封装概述
定义与特点
定义
微系统封装是将微电子器件、微 型机械、传感器、执行器等微型 元件集成在一个封装体内，实现 特定功能的微型化系统。
塑封成型工艺需要精确控制成型 参数，如温度、压力和时间等，
以确保外壳完整、密封性好。
切筋成型工艺
切筋成型是将塑封好的微系统从母板 中切割出来的过程，通常使用切筋成 型机进行。
切筋成型工艺需要使用切筋刀具将微 系统从母板中切割出来，同时需要控 制切割深度和速度，以确保微系统的 完整性。
05
微系统封装的应用
芯片贴装技术
总结词
芯片贴装技术是微系统封装中的基础技术，主要涉及将芯片贴装在基板上，通过 引脚或焊球实现电气连接。
详细描述
芯片贴装技术包括传统引脚插入和表面贴装技术。在传统引脚插入技术中，芯片 通过引脚与基板连接，而在表面贴装技术中，芯片通过焊球或导电胶与基板连接 。这些连接方式需满足电气和机械性能要求，以确保芯片的正常工作。
汽车电子领域应用
发动机控制系统
微系统封装技术用于制造高精度、高可靠性的发动机控制系统， 提高汽车的动力性和燃油经济性。
安全气囊系统
通过微系统封装技术，将传感器、处理单元等器件集成在安全气囊 系统中，提高汽车的安全性能。
车载信息娱乐系统
利用微系统封装技术实现小型化的车载信息娱乐设备，提供更加丰 富和便捷的车载娱乐体验。
总结词
高分子材料具有优良的加工性能、低成本和 生物相容性，在微系统封装中具有广泛应用 。
详细描述
基于多晶硅填充的TSV工艺制作
基于多晶硅填充的TSV工艺制作王文婧;何凯旋;王鹏【摘要】硅通孔( TSV)技术用于MEMS器件可实现器件结构的垂直互联，达到减小芯片面积、降低器件功耗等目的。
对TSV结构的刻蚀和填充工艺进行了研究，通过优化ICP刻蚀工艺参数获得了端口、中部、底部尺寸平滑减小、深宽比大于20∶1的硅通孔；利用LPCVD技术实现了基于多晶硅的通孔无缝填充；经测试，填充后通孔绝缘电阻达10 GΩ以上，电绝缘性能良好。
%TSV( Through Silicon Via) for MEMS device can realize the vertical interconnection of device structures, then we can achieve the purpose of reducing the chip area and decreasing the power consumption of the device. we discussed the fabrication and filling processes of TSV. By optimizing the ICP etching processes, we get the TSV structure whose opening,middle and bottom size smoothly decreases,and the ratio of depth to width is greater than 20∶1;we use LPCVD( Low Pressure Chemical Vapor Deposition) technology to realize the seamless filling of TSV with polysilicon;After testing of the TSV structure for Insulation characteristics,the insulation resistance of the TSV is more than 10 GΩ,that is,the electrical insulation performance is excellent.【期刊名称】《传感技术学报》【年(卷),期】2017(030)001【总页数】5页(P59-63)【关键词】MEMS;TSV;ICP刻蚀;LPCVD;无缝填充;绝缘特性【作者】王文婧;何凯旋;王鹏【作者单位】华东光电集成器件研究所，安徽蚌埠233042;华东光电集成器件研究所，安徽蚌埠233042;华东光电集成器件研究所，安徽蚌埠233042【正文语种】中文【中图分类】TP393硅通孔(TSV)是用来实现垂直互联的一种结构,目前,TSV技术多用于以下两个方面:一是采用TSV技术实现集成电路芯片和芯片间的垂直互联,进而实现多层芯片的堆叠;二是利用TSV技术实现MEMS器件晶圆级封装中的垂直电互联引出。
微电子器件的封装与封装技术
微电子器件的封装与封装技术微电子器件的封装是指将微电子器件通过一系列工艺及材料封装在某种外部介质中，以保护器件本身并方便其连接到外部环境的过程。
封装技术在微电子领域中具有重要的地位，它直接影响着器件的性能、可靠性和应用范围。
本文将对微电子器件的封装和封装技术进行探讨。
一、封装的意义及要求1. 保护器件：封装能够起到保护微电子器件的作用，对器件进行物理、化学及环境的保护，防止外界的机械损伤、湿度、温度、辐射等因素对器件产生不良影响。
2. 提供电子连接：封装器件提供了电子连接的接口，使得微电子器件能够方便地与外部电路连接起来，实现信号传输和电力供应。
3. 散热：现如今，微电子器件的集成度越来越高，功耗也相应增加。
封装应能有效散热，防止过热对器件性能的影响，确保其稳定运行。
4. 体积小、重量轻：微电子器件的封装应尽量减小其体积和重量，以满足现代电子设备对紧凑和便携性的要求。
5. 成本低：封装的制造成本应尽量低，以便推广应用。
二、封装技术封装技术是实现上述要求的关键。
根据封装方式的不同，可以将封装技术分为传统封装技术和先进封装技术。
1. 传统封装技术传统封装技术包括包装封装和基板封装。
（1）包装封装：包装封装即将芯片封装在芯片封装物中，如QFN （无引脚压焊封装）、BGA（球栅阵列封装）等。
这种封装技术适用于小尺寸器件，并具有良好的散热性能和低成本的优点。
（2）基板封装：基板封装主要是通过将芯片封装在PCB（Printed Circuit Board，印刷电路板）上来实现。
它有着较高的可靠性和良好的电气连接性，适用于信号速度较慢、功耗较低的器件。
2. 先进封装技术随着微电子技术的发展，需要更加先进的封装技术来满足器件的高集成度、大功率以及快速信号传输等需求。
（1）3D封装技术：3D封装技术是指将多个芯片通过堆叠、缠绕、插口等方式进行组合，以实现更高的器件集成度和性能。
常见的3D封装技术包括TSV（Through-Silicon-Via，通过硅通孔）和芯片堆积技术。
EWLB
WLP 一般步骤
WLP 一般步骤
植球工艺
溅射UBM
利用光阻曝 出植球区
电镀/溅射
Reflow形成 焊球
蚀刻UBM
去光刻胶
WLP(Wafer Level Package)的几种结构
WLP(Wafer Level Package)技术简介
晶圆级封装以BGA(Ball Grid Array)技术为基础，以wafer为加工对象， 在wafer上同时对众多芯片进行封装测试，最后切割成单个器件，可以 直接贴撞到基板或者PCB上。 优点：使封装尺寸减少至IC芯片的尺寸，生产成本大幅度下降
英飞凌公司的嵌入式圆片级球栅阵列封装(embedded wafer level ball grid array，eWLB)技术和飞思卡尔的重布线芯片级封装(RCP)是采用fan-out WLP的两 个典型例子
Fan-in & Fan-out WLP 区别
fan-in
在wafer未进行切片前对 wafer进行封装，之后再进 行切片分割，完成后的封 装大小和芯片的尺寸相同
fan-out
基于wafer重构技术，将芯 片重新布置到一块人工晶 圆上，然后按照与标准WLP 工艺类似的步骤进行封装。 封装面积大于芯片面积
eWLB步骤
在层压载板(人工晶圆)上贴胶带
将测试良好的芯片(KGD)面朝下重新粘贴
用模塑料对芯片及芯片见空隙进行覆盖填充
将载板和胶带从系统中分离
进行RDL(重布线)和焊球工艺步骤(传统WLP步骤)
EWLB 封装技术
封装技术划代
第一代
• 双列直插式引脚封装(DIP)
第二代
ห้องสมุดไป่ตู้
• 四边引线扁平封装(QFP)为代表的四边引出I/O端子(SMT);
三维集成电路封装的TSV技术
三维集成电路封装的TSV技术1.引言三维集成电路（3D IC）和基于硅介质的2.5D集成电路具有低功耗、性能高、高功能集成度[1–4]等优点，被认为是克服摩尔定律局限性的重要电路。
为实现3D 和2.5D芯片集成，需要几个关键技术，如硅通孔（TSV）、晶片减薄处理以及晶圆/芯片粘接等。
TSV技术具有缩短互连路径和缩小封装尺寸的优点，因此被认为是3D集成的核心。
在3D和2.5D芯片集成过程中，TSV工艺可分为三种类型。
当TSV工艺在CMOS工艺进行之前完成时，工艺进程定义为“通孔优先（via first）”；当TSV工艺在CMOS工艺进行中完成时，CMOS中间工艺和后道工艺只能在TSV工艺完成后制作；当TSV在完成CMOS过程后进行时，工艺进程定义为“通孔收尾（via last）”，在已进行CMOS工艺后的衬底正面或背面进行TSV工艺。
选择TSV作为最终方案是在半导体行业最终应用要求。
TSV技术已被开发用于许多应用领域，如MEMS、移动电话、CMOS图像传感器（CIS）、生物应用程序设备和存储器等。
人们对TSV工艺进行了大量研究。
目前，由于制造成本相对较高，TSV在三维集成电路和先进封装应用中尚未普遍实现[5,6]。
本文将介绍当TSV制作直径较小、纵横比较高时，TSV的相关重要制造过程及相关失效模式。
此外，TSV制备有许多重要过程，包括深层反应离子蚀刻（DRIE）、介电层衬底、阻挡层和种晶层、填充、化学机械抛光（CMP）和Cu暴露过程，上述关键技术将在下面详细介绍。
2.TSV刻蚀技术TSV蚀刻是3D集成技术中的关键制造工艺，而广泛使用的Bosch工艺是深硅蚀刻的首选。
Bosch蚀刻工艺的高蚀刻速率为5~10 μm/min，对光刻胶的刻蚀选择性为50-100，甚至对于氧化层掩膜高达200。
该过程通过以下步骤执行：(1)利用六氟化硫作为等离子体刻蚀剂进行硅刻蚀；(2)与C4F8等离子体气体结合，生成质量良好的钝化膜，以防止下一刻蚀步骤中的横向效应；(3)利用六氟化硫作为等离子体刻蚀剂，对掩蔽层和Si进行进一步的离子轰击定向刻蚀，以形成一个较深的刻蚀深度。
晶圆级封装技术
封装加工效率很高，它以圆片形式的批量生产工艺进行制造； 具有倒装芯片的优点，即轻、薄、短、小； 圆片级封装生产设备费用低，可利用圆片的制造设备，无须投资另建
新的封装生产线； 圆片级封装的芯片设计和封装设计可以统一考虑、并同时进行，这将
提高设计效率，减少设计费用； 圆片级封装从芯片制造、封装到产品发往用户的整个过程中，大大减
不同的WLP 结构
第三种WLP 结构如图(c)所示，是在图（b)结构的基础 上，添加了UBM 层。由于添加了这种UBM 层，相应 增加了制造成本。这种UBM 能稍微提高热力学性能。
图（d）所示的第四种WLP 结构，采用了铜柱结构， 首先电镀铜柱，接着用环氧树脂密封。
扩散式WLP（fan-out WLP）
所示为典型的晶圆凸点制作 的工艺流程。 首先在晶圆上完成UBM 层 的制作。然后沉积厚胶并曝 光，为电镀焊料形成模板。 电镀之后，将光刻胶去除并 刻蚀掉暴露出来的UBM 层。 最后一部工艺是再流，形成 焊料球。
电镀技术可以实现很窄的凸点节 距并维持高产率。并且该项技术 应用范围也很广，可以制作不同 尺寸、节距和几何形状的凸点， 电镀技术已经越来越广泛地在晶 圆凸点制作中被采用，成为最具 实用价值的方案。
晶圆级封装（WLP）
晶圆级封装简介 晶圆级封装基本工艺 晶圆级封装的研究进展和发展趋势
晶圆级封装（Wafer Level Package,WLP)是以BGA技术为基 础，是一种经过改进和提高的CSP技术。有人又将WLP称为圆片 级—芯片尺寸封装（WLP-CSP）。圆片级封装技术以圆片为加 工对象，在圆片上同时对众多芯片进行封装、老化、测试，最后 切割成单个器件，可以直接贴装到基板或印刷电路板上。它可以 使封装尺寸减小至IC 芯片的尺寸，生产成本大幅度下降。
后摩尔时代的3D封装技术--高端通信网络芯片对3D封装技术的应用驱动
后摩尔时代的3D封装技术--高端通信网络芯片对3D封装技术的应用驱动王晓明【摘要】Developing new package technology to extend Moore's law has became one of the hottest spots to meet the needs of both future communication chips and consumer electronics. In this paper, after analyzing and introduction the status and advantages of 3D packaging technology, it is clear that 3D packaging technology is a urgently need to boost up communication network chip to higher bandwidth, higher performance, larger capacity and higher density. Then, we analyze how to solve the bottleneck problem of 400G network processor through stacking packaging in detail. We suggest that the whole Chinese chip industry chain should promote the development of IC industry cooperatively.%认为通过封装技术的发展创新延续摩尔定律，满足未来通信芯片及消费性电子的需求已成为业界新的热点。
介绍了3D封装技术发展现状与优势，提出“高带宽、高性能、大容量、高密度”通信网络芯片对3D封装技术有迫切的应用需求，并深入分析了堆叠封装技术如何解决400G网络处理器（NP）所面临的瓶颈问题。
半导体封装行业年度总结(3篇)
第1篇2023年，在全球半导体行业迎来变革与挑战的大背景下，我国半导体封装行业取得了显著的成绩。
以下是对2023年半导体封装行业的年度总结：一、行业发展概况1. 市场规模持续增长：根据相关数据显示，2023年全球半导体封装市场规模达到XX亿美元，同比增长XX%。
其中，我国半导体封装市场规模占比达到XX%，位居全球首位。
2. 产业布局逐步优化：我国政府加大对半导体封装行业的支持力度，推动产业布局逐步优化。
在长三角、珠三角、环渤海等地区，形成了较为完善的半导体封装产业链。
3. 技术创新取得突破：在先进封装技术领域，我国企业不断加大研发投入，取得了一系列技术突破。
如晶圆级封装、3D封装、倒装芯片等技术已达到国际先进水平。
二、主要成果与亮点1. 产能持续提升：2023年，我国半导体封装产能持续提升，部分企业产能已达到全球领先水平。
例如，长电科技、通富微电等企业产能位居全球前列。
2. 技术创新与应用：我国企业在先进封装技术方面取得了显著成果，如倒装芯片、晶圆级封装等技术在智能手机、5G通信等领域得到广泛应用。
3. 产业链协同发展：我国半导体封装产业链上下游企业协同发展，形成良好的产业生态。
如奕成科技等企业在板级系统封测技术方面取得了重要突破。
4. 国际合作与竞争：我国半导体封装企业积极参与国际竞争，与国际巨头展开合作。
例如，长电科技与英伟达、高通等国际企业建立了合作关系。
三、未来发展趋势1. 技术创新：随着5G、人工智能、物联网等新兴产业的快速发展，半导体封装技术将朝着更高性能、更低功耗、更小型化的方向发展。
2. 产业链协同：我国半导体封装产业链上下游企业将进一步加强合作，共同推动产业发展。
3. 国际市场拓展：我国半导体封装企业将积极拓展国际市场，提升全球竞争力。
4. 政策支持：政府将继续加大对半导体封装行业的支持力度，推动产业持续健康发展。
总之，2023年我国半导体封装行业取得了显著的成绩，未来将继续保持快速发展态势。
第四代微电子封装技术—TVS技术及其发展
第四代微电子封装技术—TVS技术及其发展作者：罗艳碧来源：《科技创新与应用》2014年第07期摘要：随着微电子制造由二维向三维发展，三维芯片堆叠的封装方式成为发展的必然方向。
但是使用传统金线键合的三维电路封装技术不仅会占用大量空间，同时会增加能耗、降低运行速度。
因此，可实现芯片直接互联的TSV技术孕育而生。
TSV技术可以使微电子封装达到最密连接，三维尺寸达到最小；同时TSV技术降低了连接长度，可有效降低芯片能耗，提高运行速度。
在DRAM芯片制造中使用TSV技术可以使IC器件的性能大幅度提高，其中基于TSV技术开发的混合存储立方体（HMC）可以使存储器性能提高20倍，而体积和能耗缩小到原有1/10。
但由于TSV技术本身的缺点使其商业化过程步履艰难。
而TSV技术最大的缺点还是在于成本太高。
关键词：微电子封装；TSV；金属化；键合；DRAM引言自1965年“摩尔定律”[1]提出以来，微电子器件的密度几乎沿着“摩尔定律”的预言发展。
到了今天，芯片特征尺寸达到22nm，再想通过降低特征尺寸来提高电路密度不仅会大幅提高成本，还会降低电路的可靠性。
为了提高电路密度，延续或超越“摩尔定律”，微电子制造由二维向三维发展成为必然。
其方法之一就是将芯片堆叠以后进行封装，由此产生了三维电路封装技术（3D IC packaging）。
三维电路封装技术中，芯片电极是通过金线键合的技术来实现电路的导通。
如图1a所示，随着芯片叠层的增加，键合金线将占用大量的空间。
同时由于连接的延长使得电路能耗升高、速度降低。
因此，业界需要一种方法，能够使得硅芯片在堆叠的同时实现电路的导通，从而避免采用硅芯片以外的线路连接。
传统半导体工艺主要是针对硅圆片表明进行加工并形成电路，而要实现硅芯片上下层之间的连接，需要一种能贯通硅芯片的加工工艺，即TSV技术（图1b）。
早在1958年，半导体的发明人William Shockley，在其专利中就提到过硅通孔的制备方法[2]。