锁相环电路设计.
锁相环的原理
2007-01-23 00:24
1．锁相环的基本组成
许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。
2．锁相环的工作原理
锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。
鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：
（8-4-1）
（8-4-2）
式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为：
用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）。即uC（t）为：
（8-4-3）
式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：
即
（8-4-4）
则，瞬时相位差θd为
（8-4-5）
对两边求微分，可得频差的关系式为
（8-4-6）
上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，uc（t）为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输出信号的频率不等，uc（t）随时间而变。
因压控振荡器的压控特性如图8-4-3所示，该特性说明压控振荡器的振荡频率ωu以ω0为中心，随输入信号电压uc（t）的变化而变化。该特性的表达式为
（8-4-6）
上式说明当uc（t）随时间而变时，压控振荡器的振荡频率ωu也随时间而变，锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的状态，并保持ω0=ωi的状态不变。
8．4．2锁相环的应用
1．锁相环在调制和解调中的应用
（1）调制和解调的概念
为了实现信息的远距离传输，在发信端通常采用调制的方法对信号进行调制，收信端接收到信号后必须进行解调才能恢复原信号。
所谓的调制就是用携带信息的输入信号ui来控制载波信号uC的参数，使载波信号的某一个参数随输入信号的变化而变化。载波信号的参数有幅度、频率和位相，所以，调制有调幅（AM）、调频（FM）和调相（PM）三种。
调 幅波的特点是频率与载波信号的频率相等，幅度随输入信号幅度的变化而变化；调频波的特点是幅度与载波信号的幅度相等，频率随输入信号幅度的变化而变化；调 相波的特点是幅度与载波信号的幅度相等，相位随输入信号幅度的变化而变化。调幅波和调频波的示意图如图8-4-4所示。
上图的（a）是输入信号，又称为调制信号；图（b）是载波信号，图（c）是调幅波和调频波信号。
解调是调制的逆过程，它可将调制波uO还原成原信号ui。
2．锁相环在调频和解调电路中的应用
调频波的特点是频率随调制信号幅度的变化而变化。由8-4-6式可知，压控振荡器的振荡频率取决于输入电压的幅度。当载波信号的频率与锁相环的固有振荡频率ω0相等时，压控振荡器输出信号的频率将保持ω0不变。若压控振荡器的输入信号除了有锁相环低通滤波器输出的信号uc外，还有调制信号ui，则压控振荡器输出信号的频率就是以ω0为中心，随调制信号幅度的变化而变化的调频波信号。由此可得调频电路可利用锁相环来组成，由锁相环组成的调频电路组成框图如图8-4-5所示。
根据锁相环的工作原理和调频波的特点可得解调电路组成框图如图8-4-6所示。
3．锁相环在频率合成电路中的应用
在现代电子技术中，为了得到高精度的振荡频率，通常采用石英晶体振荡器。但石英晶体振荡器的频率不容易改变，利用锁相环、倍频、分频等频率合成技术，可以获得多频率、高稳定的振荡信号输出。
输出信号频率比晶振信号频率大的称为锁相倍频器电路；输出信号频率比晶振信号频率小的称为锁相分频器电路。锁相倍频和锁相分频电路的组成框图如图8-4-7所示。
图中的N大于1时，为分频电路；当0<1时，为倍频电路。< FONT
锁相环原理
锁相环包含三个主要的部分:⑴鉴相环(或相位比较器,记为PD或PC):是完成相位比较的单元,用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF):是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的作用.通常由电阻、电容或电感等组成，有时也包含运算放大器。⑶压控振荡器（VCO）：振荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。在PLL中，压控振荡器实际上是把控制电压转换为相位。
图1为上述三个部分组成PLL的方框图，它的工作过程如下：相位比较器把输入信号作为标准，将它的频率和相位与从VCO输出端送来的信号进行比较。如果在它的工作范围内检测出任何相位（频率）差，就产生一个误差信号Ve(t)，这个误差信号正比于输入信号和VCO输出信号之间的相位差，通常是以交流分量调制的直流电平。 由低通滤波器滤除误差信号中的交流分量，产生信号Vd(t)去控制VCO，强制VCO朝着减小相位/频率误差的方向改变其频率，使输入基准信号和VCO输出信号之间的任何频率或相位差逐渐减小直至为0，这时我们就称环路已被锁定。
如果VCO的输出频率低于输入基准信号的频率，相位比较器的输出振幅就为正，经滤波后去控制VCO，使其频率增加，直到两个信号的频率和相位精确同步。相反，若VCO输出频率高于输入基准信号，相位比较器的输出会下降，使VCO锁定在输入基准信号的频率。
下面较详细地介绍它的捕捉过程和跟踪状态。
设VCO在没有输入控制信号时的固有振荡频率为Wo。开机后，若相位比较器的输入信号频率Wi与Wo很接近，则相位比较器将输出这两个频率信号的差拍波，因其频率很低，它将顺利通过低通滤波器，然后加到VCO输入端去作控制电压，VCO受此差拍调频，其中心频率仍为Wo。调频信号又立即返回相位比较器中，在它的输出信号中已具有一个直流分量，经过低通滤波器的积分作用取出来，再加到VCO输入端，从而使VCO的中心频率发生偏移。这个偏移方向恰好是朝着输入信号频率Wi的方向移动，使相位比较器输出的差拍信号频率变得越来越低，相位差的直流分量也会越来越大。这个逐渐变大的直流分量经低通滤波器后去控制VCO，以更快的速度使VCO的振荡频率趋向于Wi。
上述过程以极快的速度反复循环进行，直至从量变发生质变：VCO的振荡频率由原来的Wo变为Wi，环路在这个频率上稳定下来，这时相位比较器的输出也由差拍波变为直流电压，环路进入锁定状态。这种锁定状态是环路通过频率的逐步牵引而进入的，这个过程叫做捕捉过程。若Wo与Wi的频差太大，环路通过频率的逐步牵引也可能始终进入不了锁定状态，就称处于失锁状态。这是因为Wo与Wi相差很大时，相位比较器输出的差拍电压的频率很高，它将被低通滤波器除掉，滤波器的输出电压基本上为0或保持不变，因此VCO的输出频率也保持Wo不变，这种情况将一直持续下去。
对于已经锁定的环路，若输入信号的频率或相位稍有变化，立刻会在两个输入信号的相位差上反映出来，鉴相器的输出也会随着改变并驱动VCO的频率和相位以同样的规律跟着变化。环路的这种状态称为跟踪状态。因此可以说锁相环是一个相位自动控制系统，其锁定状态的取得是靠相位差的作用，锁定状态的维持也仍然依靠相位差的作用。
以上介绍了锁相环的原理和结构，下面简单介绍PLL的应用。锁相环可以用于改善振荡器的频率稳定度，用做分频倍频及频率变换等，将它们组合起来就可以组成频率合成器
锁相环具有良好的跟踪性能。若输入FM信号时，让环路通带足够宽，使信号的调制频谱落在带宽之内，这时压控振荡器的频率跟踪输入调制的变化。
对于锁相环的详细分析可参阅有关锁相技术的书籍。在此仅说明锁相环鉴频原理。可以简单地认为压控振荡器频率与输入信号频率之间的跟踪误差可以忽略。因此任何瞬时，压控振荡器的频率ωv(t)与FM波的瞬时频率ωFM(t)相等。
FM波的瞬时角频率可表示为
假设VCO具有线性控制特性，其斜率Kv（压控灵敏度）为（弧度／秒·伏），而VCO在Sd(t)＝0时的振荡频率为ωo’，则当有控制电压时，VCO的瞬时角频率为令上两式相等，即ωv(t)≈ωFM(t)，可得其中ωo为FM波的载频，ωo’为压控振荡器的固有振荡频率，两者皆为常数。因此上式第一项为直流项，可用隔直元件消除，或者开始时已经把压控振荡器的频率调整为ωo=ωo’。因此上式还可进一步写成，可见，锁相环输出，除了常系数Kf／Kv之外，近似等于原调制波形f(t)，因而达到频率解调的目的。
同理，锁相环也可用于解调PM信号，此时只需在输出端接入一个积分器就可以了。
通过合理选择环路参数（主要是环路滤波器的参数）可以在满足解调要求的条件下使闭环带宽尽可能窄，以便抑制噪声。因此锁相环具有良好的噪声性能。当接收信号电平微弱，噪声成为主要考虑因素时，采用PLL解调器可以改善解调性能，它可用于各种移动FM电台、微波接力系统、卫星通信系统以及电视、遥测等系统中，它与普通鉴频器相比，门限改善可达6dB，所以PLL解调器又称为门限扩张解调器或低门限解调器。
因为近来设计800-1000MHz射频板,吃尽了苦头,一块板,在原理和器件没有变的情况下,做了4-5次电路板,才基本达到指标要求。
以下是一些教训:
1.晶振(TCXO)布线时,上下面板和周围都不要布地线.因为TCXO是很容易通过地线泄露的,如果你不小心布了大面积地,和和,你的周遍电路都会串过TCXO的频率。
2.电源一定要有多次滤波,不要用开关电源,用环行隔离线形电源自己做整流滤波.不要用7805之类的烂片子,用317要比7805好一个数量级.射频的电源要求很高,否则,会死的很快,如果自己对电源没有信心,可以先用干电池或手机电池试试.在每个片子电源输入端都要加一个0.1u的电容退耦.在重要的部分,还要有源退耦.其实就是一个三极管,一个电阻和两个电容。
3.VCO的布线要特别讲究,否则,会有很多的串扰,FR比相频率干扰,如果在VCO的下面(器件面)布一层外圈,焊接面用大面积地,外圈地和大面积地用很过过孔,就会有很大的效果。
LM567,原理及应用
1 本文讨论锁相环电路，介绍NE567单片音频解码器集成电路。此音调解码块包含一个稳定的锁相环路和一个晶体管开关，当在此集成块的输入端加上所先定的音频时，即可产生一个接地方波。此 音频解码器可以解码各种频率的音调。例如检测电话的按键音等。此音频解码器还可以用在BB机、频率监视器和控制器、精密振荡器和遥测解码器中。
567的基本工作状况有如一个低压电源开关，当其接收到一个位于所选定的窄频带内的输入音调时，开关就接通。换句话说567可做精密的音调控制开关。
通用的567还可以用做可变波形发生器或通用锁相环电路。当其用作音调控制开关时，所检测的中心频率可以设定于0.1至500KHz内的任何值，检测带宽可以设定在中心频率14%内的任何值。而且，输出开关延迟可以通过选择外电阻和电容在一个宽时间范围内改变。
电流控制的567振荡器可以通过外接电阻R1和电容器C1在一个宽频段内改变其振荡频率，但通过引脚2上的信号只能在一个很窄的频段（最大范围约为自由振荡频率的14%）改变其振荡频率。因此，567锁相电路只能“锁定”在预置输入频率值的极窄频带内。567的积分相位检波器比较输入信号和振荡器输出的相对频率和相位。只有当这二个信号相同时（即锁相环锁定）才产生一个稳定的输出，567音调开关的中心频率等于其自由振荡频率，而其带宽等于锁相环的锁定范围。
2
图3所示为567用作音调开关时的基本接线图。输入音调信号通过电容器C4交流耦合到引脚3，这里的输入阻抗约为20KΩ。插接在电源正电源端和引脚8之间的外接输出负载电阻RL与电源电压有关，电源电压的最大值为15V，引脚8可以吸收达100mA的负载电流。
引脚7通常接地，面引脚4接正电源，但其电压值需最小为4.75V，最大为9V。如果注意节流，引脚8也可接到引脚4的正电源上。
振荡器的中心频率（f0）也由下式确定：
f0＝1.1³（R1³C1）²²²²²²²²²²²²²²（1）
毕业设计论文：PLL锁相环电路
1 摘 要 随着通信及电子系统的飞速发展，促使集成锁相环和数字锁相环突飞猛进。 本次毕业设计的主要任务是，采用0.180.18μμm CMOS工艺，设计实现一个基于改进的鉴频鉴相器，压控振荡器，环路滤波器的全集成的CMOS PLL锁相环电路，设计重点为PLL锁相环电路的版图设计，设计工具为Laker。 本论文介绍了PLL锁相环电路的基本原理以及其完整的版图设计结果。本次设计表明，采用该方案实现的锁相环电路主要功能工作正常，初步达到设计要求。求。 关键词：PLL锁相环电路，鉴频鉴相器，压控振荡器，环路滤波器，版图设计，0.180.18μμm CMOS工艺工艺
2 Abstract With the development of the communications and electronic systems, the technology of the integrated PLL and digital PLL develops rapidly. The main task of graduation is to design and realize a fully integrated CMOS PLL circuit which is based on an improved phase detector, VCO, loop filter using the 0.18μm CMOS technology0.18μm CMOS technology. The design focus on the layout of the PLL circuit, and the . The design focus on the layout of the PLL circuit, and the design tools is the Laker. This paper introduces the basic principles of PLL phase locked loop circuit and its comprehensive layout results. This design shows that the program implemented by the main function of PLL circuit is working well, and it meets the design requirements. Key words: PLL phase locked loop circuits, popularly used phase detectors, discrimination, VCO loop filter, layout design, 0.18 μm CMOS process
什么是锁相环电路？
什么是锁相环电路？
一、锁相环电路的定义及原理
锁相环电路是一种电子电路系统，通过不断调整输入信号与参考信号之间的差异，使得输出信号与参考信号同步的技术。锁相环电路一般由相位检测器、低通滤波器、控制环节和输出环节组成。其原理是利用反馈控制的方式，使得输出信号的相位与参考信号的相位保持一致。
锁相环电路在通信领域、测量仪器、音频处理等方面有着广泛的应用。它能够消除信号传输过程中的相位误差，提高信号的稳定性和准确性。
二、锁相环电路的工作原理
1. 相位检测器
相位检测器是锁相环电路的核心部件之一，其作用是检测输入信号与参考信号之间的差异，并将差异信号转化为控制电压。常见的相位检测器有边沿触发器、比较器和专用的数字相位检测器。
（1）边沿触发器：边沿触发器是一种简单实用的相位检测器，通过比较输入信号与参考信号的边沿差异来实现相位检测。
（2）比较器：比较器通过比较输入信号与参考信号的幅值大小来实现相位检测。比较器常用于高频应用中。
（3）数字相位检测器：数字相位检测器通过将输入信号与参考信号转化为数字信号，并利用计算机算法来实现相位检测。它具有高精度和稳定性的特点。
2. 低通滤波器
低通滤波器用于消除相位检测器输出中的高频噪声，提取出有效的控制信号。低通滤波器常用于锁相环电路的控制环节。
3. 控制环节
控制环节通过获取低通滤波器输出的控制信号，并根据差异信号进行调节，使得输出信号的相位逐渐趋于参考信号的相位。常用的控制方式有比例控制、积分控制和微分控制。
4. 输出环节
输出环节将锁相环电路的输出信号转化为所需的形式，如模拟信号、脉冲信号或数字信号。输出环节的设计对于锁相环电路的应用至关重要。
三、锁相环电路的应用
1. 通信领域
锁相环电路在通信领域中被广泛应用于时钟恢复、频率合成、时基稳定性控制以及数据调整等技术。它可以提高通信系统的抗干扰能力和信号质量，保证数据的可靠传输。
应用于锁相环的脉宽调整电路的设计
应用设计：无线通信 应用于锁相环的脉宽调整电路的设计 本文分析７应用于锁相环的脉宽调整电路的实现原理．提 出Ｔ一种简单适用的设计方案．该电路￣ＳＭＩＣ １８０ｎｍ数字Ｉ艺 下通过仿真，Ｉ作频率范围１００ＭＨｚ １，５ＧＨｚ．脉宽误差小，可 以实现宽范围应用中所需的５ｏ，９６占空比设计要求 前言 在锁相环ＰＬＬ、ＤＬＬ和时钟数据恢 复电路ＣＤＲ等电路的应用中，人们普遍 要求输出时钟信号有５０％的占空比，以 便在时钟上升及下降沿都能够采样数 据，最大限度地提高数据传输的速度。 为了达到这一需求，我们经常需要在时 钟的输出加入脉宽调整电路来得到一个 占空比尽可能达到５０％的时钟信号。 近年来诞生了许多种类的脉宽调整 电路。这些电路大致可以分为以下三 类：第一类最为简单，即采用２分频器 产生占空比为５０％的时钟，２分频器并 不是专为调整占空比而采用的，但的确 达到了这一需求；第二类通过负反馈机 制，采用数字或模拟控制，调整信号占 空比，这类电路最主要考虑的是系统稳 定性；最后一种是采用复杂数字算法的 占空比调整电路，其实现相对比较复 杂。因此本文主要分析设计前两种类型 的脉宽调整电路。 ｐｒｅｓｃａｌｅｒ电路处理ＶＣＯ输出的高频信 号，既实现了反馈路径上的预分频要 求，降低了后续反馈分频电路的工作频 率和功耗；又实现了对输出信号脉宽的 调整，基本满足了５０％占空比的要求。 但其最大的缺点在于减少了压控振荡器 ＶＣＯ一半的输出信号范围，对于高频信 号的５０％占空比需求，这一缺点体现得 比较明显。 通常我们采用静态Ｄ触发器实现２ 分频，为了实现在高频工作时降低功 耗，现在越来越多采用动态逻辑电路实 现２分频。图１是一种传统的九管实现 的动态２分频器。当时钟 为低电平时， 第一级时钟开关导通，采样输入信号， 这时第二级输出的高电平保证了该电路 的即时输出是前一次采样保持得到的信 号，该信号电荷储存于输出节点的寄生 电容。由于现代ＣＭＯＳ工艺已经进入深 亚微米阶段，晶体管的漏电流现象越发 明显，因此，该电路正常工作的频率不 ＿ 同济大学 孙春来 相器，实现了触发器的功能。由于采用 了动态机制，利用寄生电容采样保持信 号，减少了直流通路，降低了功耗，与 静态逻辑实现方法相比，所用晶体管数 量大大减少。该电路设计中，主要考虑 时钟ＭＯＳ开关的导通电阻和开关速度 的折中以及信号上升下降时间的大致匹 配。为提高该电路的速度，可以按照图 ２所示改进，与图ｌ电路相比，时钟ＭＯＳ 开关更靠近电地，因此速度更快。对图 ２电路仿真结果表明，该电路最高工作 频率可以达到１ ２ＧＨｚ。 图１ 图２改进的动态触发器 能太低。当 变为高电平后，第一级刚 负反馈脉宽调整电路 ２分频器作为脉宽调整电路 才所采样的信号正确到达第三级的输入 同锁相环电路利用负反馈机制锁定 绝大多数Ｐ乙乙中使用２分频 端， 的高电平使得这一级成为普通反 相位的原理类似，我们同样可以利用负 今日电子・２００８年８月 国 维普资讯 一 应用设计：无线通信 反馈机制构建简单系统来调整信号占空 比。该系统主要有以下几个模块构成： 压控脉宽调整器、脉宽电压转换器和电 压比较器等。系统模块图如图３所示。 图３负反馈脉宽调整电路模块 压控脉宽调整器可由压控延时线 ＶＣＤＬ＊ｎ鉴相器ＰＤ组成。简单的ＶＣＤＬ 可以由一串反相器构成，其输出信号是 输入信号的延时，延时大小由控制电压 ＶＣ决定；鉴相器ＰＤ可由静态ＲＳ触发 器构成。两个同频存在延时的信号输入 鉴相器后，检测的是两信号上升沿之 差，即产生了脉宽与延时成线性关系（延 时小于一个周期）的同频输出，延时越长 （在一个周期范围内），则ＰＤ输出信号的 占空比越大。因此，要实现宽范围信号 占空比的调节，重要的是实现ＶＣＤＬ的 宽范围。 另外一种更为简单的压控脉宽调整 器是脉宽伸缩电路，如图４所示。该电 路通过调整信号不同的上升／下降延时 达到调整占空比的目的。图中靠近电地 的ＭＯＳ管电流源的电流大小由控制电 图４压控脉宽调整器 ＿ 今日电子・２００８年８月 平ＶＣ决定。控制电压较大时，ＮＭＯＳ 电流镜的电流大于ＰＭＯＳ电流源中的电 流，信号上升比下降要慢，反之亦然。因 此，改变控制电压的大小，即实现了信 号上升下降延时的不同，从而实现了脉 宽的调节。 设计该电路时，传输信号反相器中 的ＭＯＳ管采用最小特征尺寸，并保证较 大的宽度，使ＭＯＳ管开关迅速，提高电 路的工作频率；作为电流源使用的ＭＯＳ 管，为减少沟长调制效应，晶体管的长 度应该比较大，这样对减少噪声也有帮 助。另外要注意的是，当控制电压处于 电源电压一半时，调整Ｐ、Ｎ电流源电 流基本一致，这一要求确定了它们的相 对宽长比，对扩大电路工作范围有重要 的作用。由于电路调整了信号上升／下 降的延时，有可能在高频应用时会对信 号的完整性有所伤害，因此必须在该电 路的输出加上缓冲器，根据负载决定缓 冲器的驱动能力。为了适应后续模块比 较的要求，需要产生相位互补信号。该 电路可由两条反相器链组成。由于正相 路径比反相路径少一级，为保证信号的 相位互补，我们对正相路径的负载增加 ＭＯＳ电容，通过增大正相路径延时来达 到互补的要求。 脉宽调整电路中的另一个模块是脉 宽电压转换器，它的功能是产生与脉宽 成线性关系的电压信号。本设计中采用 两个对称的转换器实现对压控脉宽调整 器输出互补信号的脉宽比较。如果输出 时钟是５０％占空比，其互补信号脉宽基 本一致，则两转换器的输出电平也是基 本相同的。由于考虑的是电压相对值， 因此脉宽电压转换过程中产生的一些非 理想因素，比如充放电流不匹配、电荷 共享等，可以忽略。该转换器的基本原 理是由脉宽控制电流源对电容充放电。 在脉宽比较极端的情况时，该电路也能 够正常反映当前信号占空比的正确关 系。 系统中另一个模块是电压比较器， 它在整个负反馈系统中起着重要的作 用。本设计中采用跨导运算放大器ＯＴＡ 对脉宽电压转换器输出的电压值进行比 较，并产生压控脉宽调整器所需的控制 电压ＶＣ，构成整个系统的负反馈回路。 该ＯＴＡ需要较高的直流增益和较大的 带宽。为了更好地保证整个环路的稳定 性，放大器采用一级折叠共源共栅结 构。图５为该放大器的电路图。 图５折叠共源共栅跨导运算放大器 当压控脉宽调整器输出信号具有约 ５０％占空比时，转换器的输出电压维持 在较小的值（考虑充放电荷大致相同）， 因此，采用ＰＭＯＳ管作为放大器的差分 输入符合输入范围的要求。为了扩大输 出范围，放大器采用了宽范围Ｃａｓｃｏｄｅ 电流镜作为有源负载。 经过仿真可得，该放大器直流增益 达６５ｄＢ，完全满足系统要求。为了保证
锁相环
1 锁相环路
主要内容：
模块介绍
项目训练
1、模块介绍
1.1 锁相环路基本工作原理
图6-1 锁相环路的基本组成框架
鉴相器（PD）：用以比较iu、ou相位， 输出反映相位误差 的电压()Dut。
环路滤波器（LF）：用以滤除误差信号中的高频分量和噪声，提高系统稳定性。
压控振荡器（VCO）：在()Cut控制下输出相应频率of。
图6-2 oU与iU的频率和相位之间的关系
两个正弦信号的频率和相位之间的关系如图6-2所示，若能保证两个信号之间的相位差恒定，则这两个信号的频率必相等。
若io，则称电路处于失锁状态，()iut和()out之间产生相位变化，鉴相器
2 输出误差电压()Dut，它与瞬时误差相位成正比，经过环路滤波，滤除了高频分量和噪声而取出缓慢变化的电压()Cut，控制VCO 的角频率o，去接近i。最终使io，相位误差为常数，环路锁定，这时相位误差称为剩余相位误差或稳态相位误差。
1. 2 锁相环路的相位模型及性能分析
一、鉴相器(PD)
设压控振荡器的输出电压为
)(cos)(o0oomottUtu
ωo0 是压控振荡器未加控制电压固有振荡角频率，
o(t)是以ωo0为参考的瞬时相位，
环路输入电压为)sin()(iimitUtu，
其相位可改写为)()(io0o0io0ittttt，
则()iut与()out之间的瞬时相位差为)()()(oiettt，
设鉴相器具有正弦鉴相特性，则)(sin)(edDtAtu。
二、压控振荡器(VCO)
在cu= 0 附近，控制特性近似线性：
oo0oc()()tAut
o rad/(s)AV式中，是控制灵敏度（增益系数），单位
可见压控振荡器是一个理想的积分器，将积分符号用微分算子p=d/dt 的 倒数表示，则得
锁相环原理及锁相环原理图
问题:
什么是锁相环（PLL）？锁相环的工作原理是什么？锁相环电路对硬件电路连接有什么要求？
解答:
锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。
在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地
80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。
通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件板卡的不同而不同。对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪 等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以 获得这个用于同步的时钟信号，对于基于PXI总线的产品，则通过将所有板卡的时钟于PXI内置的10MHz背板时钟同步来实现锁相环同步的。关于更多的不
同仪器的锁相环技术，请点击下面相关的连接。
锁相环原理及锁相环原理图
1．锁相环的基本组成
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。
2．锁相环的工作原理
（8-4-1）
（8-4-2） 0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为：
C（t）。即uC（t）为：
（8-4-3）
CMOS集成锁相环电路设计
工业技术 中国科技信息２ｏ１３年第２２剃．ｃＨｌＮＡｓｃｌＥＮｃＥＡＮＤＴＥｃＨＮ。ＬｏＧＹ ＪＮＦｏＲＭＡＴｌｏＮ Ｎ。ｖ．２ｏ１３
本专业技能，这些工作切实符合我们培养既有坚实基础又 有人力资源市场优势的人才目标。 作为地方高校，在培养学生的专业实践能力时还可以 充分利用当地优势企业资源，弥补校内实践环境的不足， 根据中山市半导体照明行业的发展特色，我们与一些骨干 企业合作建立了半导体照明人才培养、培训、实习基地， 这些骨干企业包括以照明系统和产品设计生产见长的中山 泰腾灯饰有限公司、中山鸿宝电业有限公司，以照明系统 工程设计与应用见长的中山华艺灯饰照明股份有限公司、 中山达华智能科技股份有限公司，以ＬＥＤ器件封装见长的 木林森股份有限公司，以照明检测见长的国家灯具质量监 督检验中心（中山）等。这些骨干企业在各自的特长领域 具有生产和研发的优势资源，通过与他们合作，我们能够 整合出适合当地照明产业发展需求的一套完善的专业培养 实践体系，实现企业资源与学校资源有机结合，为学生提 供实际操作与理论知识相结合的学习平台，并且能突出重 点，培养他们的重点技能，迎合当地照明产业的重点需 求；与此同时，我们也能够发挥高校在科研上的优势，寻 求与企业合作研发的契合点；总之，通过产学研的结合， 学生的专业知识和专业技能更符合产业需求，高校能够随 时了解产业动态，及时调整教学培养方案，企业也能够及 时得到高校的研发力量支持，帮助解决生产中所遇到的问 题，达到三方共赢的结果。 ５结语 当前，半导体照明产业作为战略新兴产业正迅猛向前 发展，对专业人才的需求紧迫而旺盛，我们作为地方高 校，建设光源与照明专业方向结合了当地的重点产业发展 需求，能够做到人才培养与人才需求的对接，从而为地方 经济和社会发展提供有效服务。
参考文献 ［１】ｈｔｔｐ：／／ｎｅｗｓ．ｘｉｎｈｕａｎｅｔ．ｃｏｍ／２０１ ３一Ｏ４／１ １／ｃ＿１ １ ５５５７７６５．ｈｉｍ．教育 部：高校“全力以赴”应对毕业生就业严峻形势．新华网新闻 中心，２０１ ５年４月１１日 ［２］ｈｔｔｐ：／／ｐｏｌｉｔｉｃｓ．ｐｅｏｐｌｅ．ｃｏｍ．ｃｎ／ｎ／２０１ ５／０５１ ６／ｃｌ ０２６－２１ ５１ ０５２７． ｈｔｍ１．国办关于做好２Ｏ１ ５年全国普通高等学校毕业生就业工作的 通知．人民网一时政频道．２０１ ５＃－５月１ ６ Ｅｌ ［５］ｈｔｔｐ：／／ＷＷＷ．Ｚ Ｓ．ｇｏｖ．ｃｎ／ｍａｉｎ／ｚｗｇｋ／ｏｐｅｎ／ｖｉｅｗ／ｉｎｄｅｘ． ａｃｔｉｏｎ？ｉｄ＝８７９５６．中山市ＬＥＤ产业发展工作座谈会．中山政府网政 务公开，２０１ ５年６月６日 ［４］曹建安，黄小梅，李爽．企业员工学历结构及其变动对企 业业绩的影响研究［Ｊ］．科技管理研究，２００９（１ ０）：４５４－４５６ ［５】高铁成．半导体照明人才培养的探讨［Ｊ】＿现代企业教育，２Ｏ１ ２ （１２）：１ ５７ 【６】邹念育．发挥院校优势培养照明专业人才［Ｊ］．中国科技财 富，２０１ ０（１ ７）：１ ５ １４０ ｉ 爆 耀墨ｌＥ墨
锁相环计算方法
2、理论分析计算与电路设计
2.1 锁相环
2.1.1 锁相环原理
为了使系统产生稳定的载波，本系统设计中采用锁相环路。锁相环路是一种反馈控制电路，将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位以达到与参考信号同频的目的。由MC145152、MC12022及压控振荡器组成的锁相环路产生的载波的稳定度达到4×10-5，准确度达到3×10-5。
锁相环的总体框图如下：
2.1.2 锁相环分频
锁相环分频由参考分频和可编程分频组成，由MC145152及MC12022实现。
分频框图如下：
图中PD为数字鉴相器，fo为压控振荡的输出频率（即发射频率）。
由于压控振荡器输出信号的频率比较大，MC145152无法对它直接分频，必须用MC12022芯片先进行预分频获得频率较小的信号。MC12022内有64和63两种分频系数
本设计中采用64分频，即P=64。
MC12022输出的信号进入MC145152进行再次分频后与参考信号进行相位比较，使载波达到与参考信号相同的稳定度。本设计中参考信号通过晶振分频得到。参考晶振（10.24MHz晶体振荡器，频率稳定度可达10-5～10-6）从MC145152芯片的OSCIN、OSCOUT接入，MC145152中的÷R计数器对参考信号进行参考分频。本设计中设置R＝1024，即RA0RA1RA2＝101，对晶振频率进行1024分频得到10KHz的参考频率信号。用4位拨码开关设置R的值，MC145152的参考分频系数如下：
MC145152芯片集分频、鉴相于一体，内有÷A减法计数器，÷N减法计数器进行可编程分频。分频系数N、A由并行输入的数据控制，本设计中通过单片机来控制N、A,改变N、A的值即可实现频道的选择。
可编程分频的原理及计算如下： 单片机 压控振荡器 鉴相器
可编程
分频 环路滤波器 输出 参考分频
锁相环PLL设计调试小结
创新实验室内部资料
锁相环设计调试小结
一、系统框图
二、锁相环基础知识及所用芯片资料（摘录）
（一）、并行输入 PLL（锁相环）频率合成器MC145152-2
MC145152 是 MOTOROLA 公司生产的大规模集成电路，它是一块采用并行码输入方式设定，由16根并行输入数据编程的双模 CMOS-LSI 锁相环频率合成器，其内部组成框图如图
3-32-3 所示。N 和 A 计数器需要 16 条并联输入线，而 R 计数器则需要三条输入线。该芯片内含参考频率振荡器，可供用户选择的参考频率分频器（12X8 ROM参考译码器和12BIT
÷R计数器组成的参考频率fr），双端输出相位检测器，逻辑控制，10比特可编程序的÷N(N=3~1023) 计数器和 6比特可编程的÷A(A=3~63)计数器和锁定检测部分.
10比特 ÷ N 计数器，6 比特÷ A计数器，模拟控制逻辑和外接双模前置分频器(÷P/÷P+1)组成吞食脉冲程序分频器，吞脉冲程序分频器的总分频比为：NT =P*N+A 。
MC145152 的功能：
* 借助于 CMOS 技术而取得的低功耗。
* 电源电压范围 3~9V 。
* 锁相检测信号。
* 在片或离片参考振荡器工作。
* 双模并行编程。
* N范围 =3~1023,A 范围 =0~63。
*
用户可选的 8 个 R 值：8 ，64 ， 128 ， 256 ， 512 ， 1024 ， 1160 ，2048．
* 芯片复杂度——8000 个场效应管或 2000 个等效门。
鉴相器
MC145152 环路滤波器
LPF
压控振荡器
MC1648 分频器
MC12017
频率输出 创新实验室内部资料
引脚说明：
N0-N9 （ 11-20 ）：÷ N
计数器的编程输入端。当÷ N 计数器的计数为 0 时，这N个输入供给预置 ÷ N 计数器的数据。 N0 为最低位， N9 为最高位。上拉电阻保证输入端在断开时停留在逻辑“ 1 ”，而只需一个SPST 单掷开关将数据改变到逻辑“ 0 ”状态。
基于CD4046锁相环的数字频率合成器电路设计
山西电子技术
２０１３年第５期 应用实践
文章编号：１６７４－４５７８（２０１３）０５－０００９－０３
基于ＣＤ４０４６锁相环的数字频率合成器电路设计
刘艳红
（国营第七八五厂，山西太原０３００２４）
摘要：主要介绍ＣＤ４０４６锁相环数字频率合成器的构成电路及原理。ＣＤ４０４６锁相环数字频率合成器主要由
振荡源电路、１／Ｎ可预置分频器以及锁相环电路构成。其功能是将一给定频率的输入信号经频率合成后产生一系
列的Ⅳ倍频率的输出信号。此频率合成器具有系统稳定、精确度高、较高的可选择性与实用性等特点。
关键词：频率合成；锁相环；ＣＤ４０４６；分频器
中图分类号：ＴＮ７４２．１ 文献标识码：Ａ
０ 引言
随着通讯，宇航和遥控遥测技术的不断发展，对信号频
率的调控，稳定度和准确度的要求不断提高。频率合成器就
是以一个或少量的高准确度和高稳定度的标准频率作为参
考频率，导出多个或大量的输出频率，这些输出频率的准确
度和稳定度与参考频率是一致的。锁相环是一种很有效的
信号处理技术，它能严格跟踪相干信号频率。利用锁相环构
成的频率合成器电路结构简单，输出频率成分频谱纯度高，
是一个较好的频率转换系统。
１ 电路总体设计思路
该锁相环数字频率合成器实现的主要技术指标为：输入
频率ｆｉ＝１００ Ｈｚ；输出频率ｆｏ＝１００ Ｈｚ～９９．９ ｋＨｚ；分频系数
Ⅳ为１—９９９之间的任意整数。其总体框架如图１所示：
… 一 ： 十
Ｌ…………………………一．－Ｊ ｉ厂丽 ｉ竺竺 ： ｌ ÷Ⅳ ｌ ：
频率选择开关 ，土一一一一可变分频器
图１锁相环频率合成电路总体框图
其中振荡源发生器由５５５定时器完成。相位比较器、压
控振荡器和低通滤波器由锁相环ＣＤ４０４６及外围元件组成。
Ⅳ分频电路由三组可预置分频器分别对应分频比Ⅳ的百位、
十位、个位级联完成，各组均由可预置数ＢＣＤ同步１／Ｎ减计
数器ＣＤ４５２２和ＢＣＤ码的拨盘开关组成。