CMOS基本逻辑单元电路
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点:1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况,同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF是保证输出电平为最小高电平时,所允许的输入低电平的最大值。
（2）输入特性:描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时,与非门对信号源是灌电流负载，输入低电平电流I IL通常为1~1.4mA.当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性:实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况,电阻的取值不同,将影响相应输入端的电平取值。
当R≤关门电阻R OFF时,相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1)集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用,实现线与功能.而集电极开路与非门（OC门）输出端可以直接相连,实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管.(2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态.处于何种状态由使能端控制.3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
第2章集成逻辑门电路
2.3.2
TTL集电极开路门
TTL集电极开路门（Open Collector Gate）也称为OC门。 在用门电路组成逻辑电路时，如果能将输出端直接并联（称为 “线与”逻辑），可以使电路简化许多。前面所介绍的TTL与非 门却不能这样使用，原因有两个：一是TTL与非门无论输出为高 电平还是低电平，输出电阻都很小；二是两个TTL与非门连在一 起以后，如果一个门输出为高电平，另一个输出为低电平，那么 会有很大的电流从截止门的三极管VT4流到导通门的三极管VT5， 此电流大大超过正常工作电流，严重时会损坏门电路。解决的办 法是把TTL与非门电路的输出级改为集电极开路的三极管结构，
图2.25
二极管的开关电路特性
2．双极型三极管的开关特性 双极型三极管的输出特性曲线如图2.26所示。由输出特性曲线 可知，三极管可分为三个区域：截止区、放大区和饱和区。特别 当三极管工作在截止区和饱和区时，电参数也表现为对立的两个 状态，可以作为开关使用。
图2.26
三极管的输出特性曲线
2.2
晶体二极管和三极管的开关特性
第一个字母C代表中国，T代表TTL；它们对应型号的门电路逻辑 功能和引脚图与国际标准基本是一样的。本书电路举例将以最常 用的74XX系列和74LSXX系列门电路为主。本章讨论的集成逻辑门 属于小规模集成电路（SSI）。
2.3.1
TTL与非门电路
1．电路结构 每个系列的TTL与非门基本都是由输入级、中间级（倒相级） 和输出级组成。图2.30为TTL与非门的基本电路。 输入级通常由多发射极晶体三极管组成，如图中VT1。我们可 以把VT1看成是发射极独立而基极和集电极分别并联在一起的三 极管。输入级完成“与”逻辑功能。 中间级由VT2组成，其集电极和发射极输出的信号相位相反。 由这两个相位相反的信号去控制输出级的VT3和VT5，所以中间级 也称倒相级。 输出级由VT3、VT4和VT5组成，采用推拉式结构。其中VT3、
第2章 门电路
第2章门电路【教学目标】通过本章的学习，熟悉数字电路中常用开关器件(二极管、三极管与场效应管)的开关特性，了解分立元件逻辑门电路的一般结构和逻辑功能。
重点掌握CMOS与TTL集成逻辑门电路的结构、工作原理与性能。
在此基础上全面掌握集成逻辑门的使用方法，为后续进行数字电路分析与设计打下基础。
本章首先介绍三种器件的开关工作特性以及用三种器件组成的基本逻辑门电路的逻辑功能。
2.3节和2.4节分别介绍目前广泛使用的TTL门电路和CMOS门电路，重点讨论两种逻辑电路的外部特性，为实际使用这些器件打下必要的基础。
本章系统讲述了数字电路的基本逻辑单元电路——门电路，包括与门、或门、非门、与非门、或非门、与或非门、异或门、三态门、OC门、OD门等，它们属于小规模集成电路。
概述在数字系统中，目前广泛使用了半导体集成电路。
数字集成电路是采用外延生长、光刻、氧化物生成及离子注入等技术，将晶体管、电阻、电容等元件和内部电路连线一起做在一块半导体基片上构成的完整的电路单元。
它通常封装在外壳内，做成独立的器件。
其中，用以实现基本逻辑运算和复合运算的单元电路称为门电路。
数字集成电路按其内部有源器件的不同可以分为两类：一类是绝缘栅场效应管集成电路，或称金属-氧化物-半导体(MOS)集成电路；另一类是双极型晶体管集成电路，又称晶体管-晶体管(TTL)集成电路。
如同样是与非门，有CMOS与非门和TTL与非门之分，它们的逻辑功能是一样的，但其特性参数有差异。
目前两类产品在市场上都有大量供应，因此分析这两类门电路特性参数的目的是在实际使用门电路时，能根据实际要求正确、合适地选择和使用它们。
MOS集成电路的优点是集成度高、功耗低；TTL集成电路的优点是工作速度快、驱动能力强，缺点是功耗大、集成度较低。
数字集成电路按其集成度可分为：小规模集成电路(Small Scale Integration，SSI)，集成10～20个元件(10～20个等效门)；中规模集成电路(Medium Scale Integration，MSI)，集成100～1000个元件(20～100个等效门)；大规模集成电路(Large Scale Integration，LSI)，集成1000～10000个元件(100～1000个等效门)；超大规模集成电路(Very Large Scale Integration，VLSI)，集成10000个元件(1000个等效门)以上。
逻辑门电路
第二章逻辑门电路2.1 二极管的开关特性及二极管门电路2.2 三极管的开关特性及反相器门电路2.3 TTL逻辑门电路2.4 CMOS门电路本章小结第二章逻辑门电路实现各种基本逻辑关系的电子电路称为门电路门电路是构成数字电路的基本单元门电路中的二极管和三极管都工作在开关状态在数字电路中，只要能明确区分高电平和低电平两个状态就可以了，所以，高电平和低电平都允许有一定的范围。
因此，数字电路对元器件参数精度的要求比模拟电路要低一些。
2.1 二极管的开关特性及二极管门电路理想开关特性的静态特性：闭合时电阻为0断开时电阻为∞开关动作在瞬间完成实际上开关闭合时总是有一个很小的电阻，断开时电阻不可能为∞，转换过程总要花一定的时间先看一个简单的单向阀的开关特性正向反向单向阀的开关特性球体球体tt压力流量00压力=0时压力为正时球体在喇叭口处球体在喇叭以上压力为突变为负时喇叭口球体在喇叭以上球体在喇叭口处流量t理想特性开关动作不能瞬间完成关闭时还有一定的泄露单向阀的工作并不理想有泄漏一、二极管的开关特性（一）静态特性二极管加正向电压时导通，伏安特性很陡，压降很小（硅管：0.7V ，锗管0.3V ），可以近似看作是一个闭合的开关二极管加反向电压时截止，截止后的伏安特性具有饱和特性（反向电流几乎不随反向电压的增大而增大）且反向电流很小（nA 级），可以近似看作是一个断打开的开关伏安特性u Di D导通时的等效电路截止时的等效电路+--+存储时间（二）动态特性当u D 为一矩形电压时电流波形的不够陡峭（不理想）tt00反向恢复时间漏电流i Du Du D i D上升时间二极管VD 的电流的变化过程上升时间、恢复时间都很小，基本上由二极管的制作工艺决定常用的开关二极管是：IN4148。
存储时间与正向电流，反向电压有关。
VDR波形和“单向阀”的特性是相似的这就限制了二极管的最高工作频率二、正负逻辑问题关于高电平和低电平高电平和低电平是相对的，不是一个定值数字电路的输入和输出信号只有高电平（U IH和U0H）和低电平（U IL和U0L）两种状态。
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF 是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA。
当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。
而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制。
3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
数字电子技术 第2章 逻辑门
2
2.1
主要内容：
基本逻辑门
与、或、非三种基本逻辑运算
与、或、非三种基本逻辑门的逻辑功能
41
标准TTL门的输入 / 输出逻辑电平 :
42
CMOS门的输入 / 输出逻辑电平(＋5V电源时) :
4.4V
0.33V
43
传输延迟时间tpd
t pd 1 (tPHL tPLH ) 2
tPHL和tPLH的定义（下图为非门的输入和输出波形） :
44
输入/输出电流 （1）“拉电流”工作状态 （2）“灌电流”工作状态
9
2.1.2 或门
实现“或”运算的电路称为或逻辑门，简称或门 。 逻辑或运算可用开关电路中两个开关相并联的例 子来说明
真 值 表
A 0 0 1 1
B 0 1 0 1
F A B
0 1 1 1
10
“或”运算的逻辑表达式为： F = A+B “或”逻辑的运算规律为：
一般形式
000 0 1 1 0 1 11 1
A
一般形式
A A A A 1 A A 0
14
非门的逻辑符号:
74LS04（六非门）
例2-5 : 向非门输入图示的波形，求其输出波形F。 解：
15
2.2 复合逻辑门
主要内容：
与非、或非、异或、同或的复合逻辑运算 与非门、或非门的逻辑功能 异或门、同或门的逻辑功能 各种复合逻辑门的真值表及输出波形
电子技术基础数字部分第六版
4000系列
速度慢 与TTL不兼容 抗干扰 功耗低
74HC 74HCT
速度加快 与TTL兼容 负载能力强 抗干扰 功耗低
74VHC 74VHCT
速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低
74LVC 74AUC
低(超低)电压 速度更加快 负载能力强 抗干扰 功耗低
2.TTL 集成电路: 广泛应用于中大规模集成电路
(1) VGS 控制沟道的导电性 vGS=0, vDS0, 等效背靠背连接的两个二极管, iD0。
vGS>0, 建立电场 反型层 vDS>0, iD 0。
沟道建立的最小 vGS 值称为开启电压 VT.
V DS
S
V GS G
D
N
N
P
n-沟 道
B 10
1. N沟道增强型MOS管的结构和工作原理
1. CMOS漏极开路门
1.）CMOS漏极开路门的提出 A
B
输出短接，在一定情况下会产
生低阻通路，大电流有可能导 致器件的损毁，并且无法确定 C
D
输出是高电平还是低电平。
VDD
T P1
TN1
1
与非门 G1
VDD
T P2
0
TN2
与非门 G2
35
（2）漏极开路门的结构与逻辑符号
漏极开路门输出连接
电路
逻辑符号
31
3.3.1 输入保护电路和缓冲电路
采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路 具有相同的输入和输出特性。
VDD
vi
基本逻辑
vo
功能电路
输入保护缓冲电路 基本逻辑功能电路 输出缓冲电路
32
3逻辑门电路
vGS>0
域又称为可调电阻区域。
vDS N沟道增强型MOS管输出特性曲线图
(Ⅲ)截止区
O
饱和区：当vDS≥(vGS-VGS(th)N)以后，漏极附近的沟道被夹断。 iDS不随vDS线性上升，而是达到某一数值，几乎近似不变。
截止区：vGS<VGS(th)N，还没有形成导电沟道，因此iDS=0。 ２．转移特性和跨导 MOS管的转移特性是指在漏源电压v DS 一定时，栅源电压 vGS和漏源电流iDS之间的关系。 当v GS <V GS(th)N 时，i DS =0，只有当
由三个CMOS反相器和 3.1.5 CMOS门电路 一个CMOS传输门组成
3、“异或”门电 路 输入端A和B相同 0 1 当A = B = 0时 TG断开，则C=B=1， F=C=0。 当A = B = 1时， TG接通，C = B = 1， 反相器2的两只MOS 管都截止，输出F=0。 0 1 得：输入端A和B相同， 输出 F=0
PD：门电路功耗
DP值愈小，表明门电路的特性愈接近于理想情况。
6. 扇入数与扇出数
（1）门电路的扇入数决定于它的输入引脚的个 数，如：三输入逻辑门的扇入数Ni=3。 A B C A B C L Ni=3
&
≥
L
Ni=3
（2）扇出数：门电路正常工作下能带同类逻辑 门电路负载的最大个数。
a)拉电流工作情况
3.1 MOS逻辑门电路
CMOS反相器 CMOS门电路 CMOS传输门、三态门
3.1.1 数字集成电路简介
上世纪60年代初美国德克萨斯公司率先将分立元件和连 线制作在同一硅片上，形成集成电路(Integrated Circuit，简 称IC)。并且，由于微电子技术的迅速发展，使集成电路在 大多数领域内迅速取代了分立元件电路。 从总体上说，集成 电路可分为模拟集成电路、数字集成电路以及数模混合集成 电路三大类。 在数字集成电路里，根据制造工艺的不同，可分为双极型 （电子、空穴两种载流参与导电）和单极型（只有电子或空穴 一种载流子参与导电）两大类。 TTL电路是双极型数字集成电路中应用最广泛的一种，它由 于输入端是晶体管（Transistor）输出端也是晶体管而得名，即 Transistor-Transistor Logic简称TTL。双极型数字电路除TTL类 型之外，还有ECL和I2L电路。ECL是一种通过射极电阻耦合的 非饱和型高速逻辑电路，称为发射极耦合电路。I2L电路是一种 单元结构简单、功耗低、适合于制造大规模集成电路的集成注入 逻辑门电路，在大规模器件中应用。
逻辑门基础电路详解
4. 输入保护电路和缓冲电路
采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同 的输入和输出特性。
基本 逻辑 功能 电路
输入保护缓冲 电路
基本逻辑功能 电路
输出缓冲电路
3.1.6 CMOS漏极开路（OD）门和三态输出门电路
1. CMOS漏极开路门
1）CMOS漏极开路门的提出 输出短接，会产生低阻通路，
VDD
TP P 沟 道υ
O
N 沟 TN 道
逻辑 υi υO
真值表 0
1
LA A 1
L
1
0
3．电压传输特性和电流传输特性
电压传输特性：vO f (vI )
VDD
TP P
沟
υI
道 υO
N 沟 TN 道
4．工作速度
由于CMOS非门电路工作时总有一个管子导通，且导通电阻做得较小 ，所以当带电容负载时，给电容充电和放电都比较快。在由于电路具有互 补对称的性质，它的开通时间与关闭时间是相等的。CMOS非门的平均传 输延迟时间约为10ns。
3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 3.3 射极耦合逻辑门电路* 3.4 砷化镓逻辑门电路* 3.5 正负逻辑问题 3.6 逻辑门电路使用中的几个实际问题 3.7 用Verilog HDL描述逻辑门电路
教学基本要求
1. 了解半导体器件的开关特性。 2. 熟练掌握基本逻辑门（与、或、与非、或非、异或
3.1.5 CMOS逻辑门电路
1．CMOS与非门
两个并联的P沟道和两个串联的N沟道增强型MOS管组成。
VDD
TP1
TP2
（1）当A、B中只要一个为低时，就会使与 之相连的NMOS管截止，PMOS管导
第三章(1)门电路---CMOS
输入低电平的上限值 VIL(max)
输入高电平的下限值 VIH(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOL(max)
3.1.2 逻辑门电路的一般特性
2.噪声容限：在保证输出电平不 变的条件下，输入电平允许波动 的范围。它表示门电路的抗干扰
驱动门
01 1
数据输入端
EN A B
其他三态与非门： A
&
逻辑符号 B
低电平有效
2.产生的高、低电平半导体器件
iC
VCC Rc
Rb vI
VCC Rc
vo
vCE VCC
工作在饱和区:输出低电平 工作在截止区:输出高电平
3.1.3 MOS开关及其等效电路
场效应三极管
利用电场效应来控制电流的三极管，称为场效应管，也 称单极型三极管。
由金属、氧化物和半导体制成。称为金属 -氧化物-半导体场 效应管，或简称 MOS 场效应管。
2、 逻辑门电路的分类 分立门电路
逻辑门电路 集成门电路
二极管门电路 三极管门电路
MOS门电路
TTL门电路
NMOS 门 PMOS门 CMOS门
TTL系列门
开关速度较快 平均延迟时间：3~10ns 结构复杂、集成度低 功耗高（2~20mw ）
MOS门
开关速度稍低
平均延迟时间：75ns 结构和制造工艺简单 容易实现高密度制作 功耗低（0.01mw）
IOL= nIIL
IIL
…
灌电流
1
IIL n个
NOL
?
I OL (驱动门) I IL (负载门)
3.1.2 逻辑门电路的一般特性