SOC基础教程4-1 时序逻辑(1.5学时)
FPGA CPLD ASIC学习书籍集锦
电子发烧友网
国内人气最旺的电子工程师互动平台
FPGA|CPLD|ASIC学习书籍集锦
2005年
《FPGA设计及应用（第二版）》 评价：★★★
作者： 褚振勇 齐亮 田红心 高楷娟 西安电子科技大学出版社 出版日期： 2006年12月第 2 版
书号：ISBN 7-5606-1132-X/TP·0574
本书介绍了FPGA的相关基础知识, VHDL硬件描述语言,FPGA开发软件的使用；器件配置与调试；FPGA设计中的基本问题和电路设计实例等。
《CPLD/FPGA应用系统设计与(基础篇)》评价： 暂无
作者：亿特科技 人民邮电出版社 出版日期：2005年7月 书号：ISBN 7-115-13200-3/TP.4503
本书介绍了CPLD/FPGA开发工具Quartus II，并精选了10多个实际开发案例进行讲解：16位并行乘法器设计、通用16位乘法器的流水线设计、双端口RAM存储器的设计、同步/异步FIFO存储器的设计、海明码编解码器芯片的设计、RS编解码器芯片设计及其扩展应用、带PWM输出的定时器/计数器芯片设计及其扩展应用、通用存储控制器芯片的设计以及USB2.0接口芯片设计。
《FPGA数字电子系统设计与开发实例导航》评价： 暂无
作者： 求是科技 人民邮电出版社 出版日期：2005年6月 书号：ISBN 7-115-13189-9/TP.4519
本书首先介绍了FPGA的相关基础知识，然后通过7个在实际工程应用中的案例详细介绍了通过FPGA实现I2C协议要求的接口、UART控制器、USB接口控制器、数字视频信号处理器、VGA/LCD显示控制器、CAN总线控制器、以太网控制器的方法。
电子发烧友网 国内人气最旺的电子工程师互动平台
《Altera FPGA/CPLD设计(高级篇)》评价： 暂无
作者： EDA先锋工作室 人民邮电出版社 出版日期：2005年7月 书号：ISBN 7-115-13499-5/TP.4707
10 数字电路基础(电子教材)
项目10 数字电路基础
学习目标
1．知识目标
(1) 掌握数字信号与模拟信号的特点。
(2) 熟悉数字电路的特点与分类。
(3) 掌握十进制、二进制、八进制以及十六进制之间的转换。
(4) 掌握一些常用的编码。
(5) 掌握逻辑函数的表示方法及相互间的转化。
(6) 掌握逻辑代数和卡诺图化简方法。
2．技能目标
(1) 能识别数字信号与模拟信号。
(2) 能测量调节数字信号的各个参数。
生活提点
由于自然界中的各种信号，例如光、电、声、振动、压力、温度等通常表现为在时间和幅度上都是连续的模拟信号，所以传统上对信号的处理大都采用模拟系统(或电路)来实现。随着人们对信号处理要求的日益提高，以及模拟信号处理中一些不可克服的缺点，对信号的许多处理转而采用数字的方法来进行。近年来由于大规模集成电路和计算机技术的进步， 信号的数字处理技术得到了飞速发展。数字信号处理系统无论在性能、可靠性、体积、耗电量、成本等诸多方面都比模拟信号处理系统优越得多，使得许多以往采用模拟信号处理的系统越来越多地被数字处理系统所代替，进一步促进了数字信号处理技术的发展，其应用领域包括通信、计算机网络、雷达、自动控制、地球物理、声学、天文、生物医学、消费类电子产品等国民经济的各个部门，已经成为信息产业的核心技术之一。比如平时用到的手机、MP3、计算机等产品，均是基于数字信号处理基础上的数字化产品，而数显电容计中所用的也均为各种集成数字电路，接下来先来认识一下数字信号。
项目目标：使用信号发生器获取数字信号与模拟信号。
项目要求：通过示波器来检测各数字信号的幅度、周期、脉冲宽度及占空比。
项目提示：图 10.1 所示为信号发生器输出的模拟信号及数字信号的波形的示波器截图。
(a) 模拟信号截图
(b) 数字信号截图
图10.1 数字及模拟信号截图
接下来通过信号发生器和示波器测试数字信号。
测试器件清单见表 10-1。
完整word版EDA技术课程标准
1
EDA 技术应用》课程标准
一、概述
一)、课程性质：
EDA技术是以计算机为工作平台、以硬件描述语言 (VHDL/Verilog HDL)为设计语言、以可编程器
件(CPLD / FPGA)为实验载体、以 ASIC / SOC芯片为目标器件、进行必要的元件建模和系统仿真的电
子产品自动化设计过程。它是一种高级、快速、有效的电子设计自动化工具。掌握 EDA技术是培养咼
素质咼技能电子产品设计人才的需要， 是现代集成电路及电子整机系统设计科技创新和产业发展的关
键技术。
掌握EDA技术，是走向市场、走向社会、走向国际的基本技能。开展《 EDA技术与应用》教学,
适应电子系统日趋数字化、 复杂化和大规模集成化发展的需要， 满足社会对咼技能人才日益增长的需
求，为创新性人才的培养打下良好基础己迫在眉睫。根据上述设想决定开设 EDA技术课程，并定名为
《EDA技术应用》。
二)课程基本理念 :
本课程是应用电子技术专业的专业课， 要求学生通过本课程的学习和实验， 初步掌握常用EDA工
具的使用方法、FPGA的开发技术以及VHDL语言的编程方法。能比较熟练地使用 Quartusll等常用EDA
软件对FPGA和CPLD作一些简单电路系统的设计，同时能较好地使用 VHDL语言设计简单的逻辑电路
和逻辑系统，学会行为仿真、时序仿真和硬件测试技术，为现代 EDA工程技术的进一步学习， ASIC
器件设计以及超大规模集成电路设计奠定基础。
在《EDA技术应用》专业教室进行专业课程的学习，学习可借助专业教室完善的硬件功能，直接
完主要的实训任务，真正做到“学以致用” ，从而完全克服了传统教学模式中专业课教学与实训在空
间和时间上脱节的弊端。
三)、课程设计思路 :
本课程通过《EDA技术应用》专业教室的环境，为学生提供“用理论及时指导实践，用实践验证
理论”良好机会，有利于提咼教学效果；同时由于专业教室在设置时就充分考虑了行业的主流技术以
verilog基本电路设计(包括：时钟域同步、无缝切换、异步fifo、去抖滤波))
Verilog基本电路设计（包括：时钟域同步、无缝切换、 异步FIFO、去抖滤波））
Verilog基本电路设计
共包括四部分：
单bit跨时钟域同步时钟无缝切换异步FIFO去抖滤波
Verilog基本电路设计之一: 单bit跨时钟域同步（帖子链接：/thread-605419-1-1.html）看到坛子里不少朋友，对于基本数字电路存在这样那样的疑惑，本人决定开贴，介绍数字电路最常见的模块单元，希望给初学者带来帮助，也欢迎大佬们前来拍砖。如果想要做数字设计，下面这些电路是一定会碰到的，也是所有大型IP，SOC设计必不可少的基础，主要包括异步信号的同步处理，同步FIFO，异步FIFO，时钟无缝切换，信号滤波debounce等等，后面会根据大家反馈情况再介绍新电路。
首先介绍异步信号的跨时钟域同步问题。一般分为单bit的控制信号同步，以及多bit的数据信号同步。多bit的信号同步会使用异步FIFO完成，而单bit的信号同步，又是时钟无缝切换电路以及异步FIFO电路的设计基础，这里先介绍单bit信号同步处理。
clka域下的信号signal_a，向异步的clkb域传递时，会产生亚稳态问题。所有的亚稳态，归根结底就是setup/hold时间不满足导致。在同一个时钟域下的信号，综合以及布线工具可以在data路径或者clock路径上插入buffer使得每一个DFF的setup/hold时间都满足；但是当signal_a在clkb域下使用时，由于clka与clkb异步，它们的相位关系不确定，那么在clkb的时钟沿到来时，无法确定signal_a此时是否处于稳定无变化状态，也即setup/hold时间无法确定，从而产生亚稳态。这种异步信号在前后端流程里面是无法做时序分析的，也就是静态时序分析里常说的false_path。
消除亚稳态，就是采用多级DFF来采样来自另一个时钟域的信号，级数越多，同步过来的信号越稳定。对于频率很高的设计，建议至少用三级DFF，而两级DFF同步则是所有异步信号处理的最基本要求。
PLD器件基础及开发系统介绍
PLD器件基础及开发系统介绍
概述
PLD（可编程逻辑器件）是一种集成电路，其内部电路可以通过编程进行配置和定制。它们具有灵活性和可重构性，可用于实现各种数字逻辑功能。本文将介绍PLD器件的基础知识，以及相关的开发系统。
PLD器件基础知识
什么是PLD器件？
PLD器件（Programmable Logic Device）是一类可编程逻辑集成电路。它们由可编程输入输出（I/O）引脚、可编程逻辑单元（logic cell）和可编程连接器（interconnects）组成。PLD器件可以通过编程器件内部的非易失性存储器来实现不同的逻辑功能。 PLD器件的分类
常见的PLD器件包括PAL（可编程阵列逻辑器件）、GAL（通用阵列逻辑器件）和CPLD（复杂可编程逻辑器件）。其中，PAL和GAL主要用于实现较为简单的逻辑功能，而CPLD则更适合实现较为复杂的逻辑功能。
PLD器件的分类还可以基于其内部架构，分为AND-OR型和OR-AND型。AND-OR型的PLD器件由与门和或门组成，而OR-AND型的PLD器件则由或门和与门组成。根据应用需求，选择适合的PLD器件类型能够充分发挥其性能优势。
PLD器件的开发流程
使用PLD器件进行开发需要经历以下几个步骤：
1. 设计：根据应用需求，设计逻辑电路的功能和结构，包括输入输出的定义、逻辑单元的布局等。 2. 编程：使用特定的编程器将设计好的逻辑电路进行编程，生成可加载到PLD器件的配置文件。
3. 下载：将编程好的PLD器件配置文件下载到PLD器件内部的非易失性存储器。
4. 验证：通过逻辑分析仪等工具，对加载到PLD器件的配置进行验证，确保逻辑电路功能的正确性。
5. 优化：如果存在性能或功耗方面的要求，可以对配置进行优化，通过重新设计逻辑电路或重新编程来改进性能。
PLD器件的开发流程可以根据不同的厂商和开发系统有所差异，但基本上都包含了这些步骤。 开发系统介绍
EDA试卷一
一、填空题(本大题共10小题，每空1分，共20 分)
1．一般把EDA技术的发展分为 MOS时代、 CMOS时代和 ASIC 三个阶段。
2．EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。
3．EDA设计输入主要包括图形输入、 HDL文本输入和状态机输入。
4．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为功能仿真。
5．VHDL的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的容器。
6．图形文件设计结束后一定要通过仿真，检查设计文件是否正确。
7．以EDA方式设计实现的电路设计文件，最终可以编程下载到 FPGA 和CPLD 芯片中，完成硬件设计和验证。
8．MAX+PLUS的文本文件类型是（后缀名） .VHD 。
9．在PC上利用VHDL进行项目设计，不允许在根目录下进行，必须在根目录为设计建立一个工程目录（即文件夹）。
10．VHDL源程序的文件名应与实体名相同，否则无法通过编译。
二、选择题：(本大题共5小题，每小题3分，共15 分)。
1．IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__________。A
A .软IP B.固IP C.硬IP D.都不是
2．综合是EDA设计流程的关键步骤，在下面对综合的描述中，_________是错误的。D
A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；
B.综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；
C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；
D.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的（即综合结果是唯一的）。
2014年PLD习题集(含参考答案)数字系统设计
第1章习题
1.1 名词解释
PROM CPLD FPGA ASIC
JTAG边界扫描 FPGA/CPLD编程与配置 逻辑综合
PAL EDA GAL IP-CORE ISP ASIC RTL FPGA SOPC CPLD
IP-CORE SOC和SOPC EDA/CAD
1.2 现代EDA技术的特点有哪些？
采用HDL描述、自顶向下、开放标准、具有完备设计库
1.3 什么是Top-down设计方式？（P4）
1.4 数字系统的实现方式有哪些？各有什么优缺点？
74LS系列/4000系列常规逻辑门设计:设计难度大、调试复杂
采用CPLD/FPGA等可编程器件来设计：用HDL描述、设计难度小、
调试仿真方便，开发费用低，
但单位成本较高，适合小批量应用
专用集成电路设计：设计掩模成本高，适合大批量应用
1.5 什么是IP复用技术？IP核对EDA技术的应用和发展有什么意义？
（P5）
IP可重复使用的一种功能设计，可节省设计时间、缩短开发周期，
避免重复劳动为大规模SOC设计提供开发基础、和开发平台。
1.6 用硬件描述语言设计数字电路有什么优势？
优势：可进行行为级、RTL级、门级多层面对电路进行描述、
可功能仿真时序分析，与工艺无关。
1.8 基于FPGA/CPLD的数字系统设计流程包括哪些步骤？
（P8 图1.7）
1.9 什么是综合？常用的综合工具有哪些？
HDLRTL门级网表的描述转换过程
ALTERA:MAX-PLUSII，Quartus, Xilinx:ISE , Lattice: ispLERVER
1.10 功能仿真与时序仿真有什么区别？
功能仿真不考虑器件延时，而时序分析必须考虑在不同器件中的物理信号的延时
1.11 数字逻辑设计描述分哪几个层级，各有什么特点。
1.12、为何任意组合逻辑电路可用通用的与阵列、或阵列组合来实现。
VLSI设计基础 复习题与思考题
“VLS I设计基础”复与思考题
选用教材： VLSI 设计基础”李伟华编著 电子工业出版社 2002 年 10 月第一版
参考教材 半导体集成电路 ”，张开华编著，东南大学出版社，1995
年 7 月第一版。
第 1 章“VLS 工设计基础概述” 复与思考题 (p.1~3)
第 2 章“MOS 器件与工艺基础”复习思考题 (p.4~9)
第 3 章“工艺与设计接口”复习思考题 (p.10)
第 4 章“晶体管规则阵列设计技术”复习思考题 (p.10~13)
第 5 章“单元库设计技术”复习思考题 (p.13~17)
第 6 章“微处理器”复习思考题 (p.17~22)
第 7 章“集成电路的测试”复习思考题 (p.22~23)
第 1 章“VLS 工设计基础概述” 复与思考题
1. 为什么 CMOS（含 BiCMOS）工艺成为 VLSI 主流工艺？其最大特点是什么？
在微电子技术领域，集成电路的制造有两个主要的实现技术：双极技术与 MOS 技术。CMOS 以其结构简单，集成度高，耗散功率小等优点，成为当今 VLSI 制造的主流技术。其最大特点是耗散功率小。
2. 双极工艺还有用武之地吗？
双极技术是以 NPN 与 PNP 晶体管为基本元件，融合其他的集成元件构造集成电路的技术方法。双极器件以其速度高和驱动能力大，高频、低噪声等优良特性，在集成电路的设计制造领 域，尤其是模拟集成电路的设计制造领域，占有一席之地。但双极器件的耗散功率比较大，限制了它在 VLSI 系统中的应用。
3. 以你的体会，你认为集成电路设计师应具备哪些基本技术基础？
设计者必须具备下列的技术基础：电路与逻辑没计技术基础，器件与工艺技术基础，版图设计技术基础和集成电路计算机辅助设计技术基础。除此之外，设计者还应具备对电路、逻辑、器件、工艺和版图的分析能力。
4. 简要说明描述集成电路技术水平 5 大指标的含义。 大指标的含义。 当前国内和国际上集成电路产业在特征尺寸及晶园尺寸方面各达到什么水平？ 寸及晶园尺寸方面各达到什么水平？ 1 集成度是以一个 IC 芯片所包含的元件(晶体管或门/数)来衡量， 集成度
SOC中嵌入式存储器阴影逻辑的可测性设计
第３５卷第３期
２０１２年６月 电子器件
Ｃｈｉｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｖ０１．３５ Ｎｏ．３
Ｊｕｎ．２０１２
ＤＦＴ ｆｏｒ ｔｈｅ Ｓｈａｄｏｗ Ｌｏｇｉｃ ｏｆ Ｅｍｂｅｄｄｅｄ Ｍｅｍｏｒｙ ｉｎ ＳＯＣ
ＳＨＩ Ｗｅｎｌｏｎｇ，ＬＩＮ Ｗｅｉ
（Ｆｕｚｈｏｕ Ｕｎｉｖｅｒｓｉｔｙ Ｆｕｊｉａｎ Ｋｅｙ Ｌａｂｏｒａｔｏｒｙ ｏｆ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ＆Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ，Ｆｕｚｈｏｕ ３５０００２，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｗｈｅｎ ｔｈｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ ａｒｅ ｔｅｓｔｅｄ ｂｙ ＡＴＰＧ ｔｏｏｌｓ ｗｉｔｈ ｔｈｅ ｓｔｕｃｋ‘ａｔ ｍｏｄｅｌ，ｔｈｅ ｅｍｂｅｄｄｅｄ ｍｅｍｏｒｉｅｓ ｉｎ
ｔｈｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ ｄｅｓｉｇｎ ａｒｅ ｔａｋｅｎ ａｓ ｓｉｍｐｌｅ ＩｆＯ ｍｏｄｅｌｓ．ＡＴＰＧ ｔｏｏｌｓ ｆａｉｌ ｔｏ ｔｒａｎｓｆｅｒ ｔｈｅ ｆａｕｌｔｓ ｏｆ ｃｏｍｂｉｎａｔｉｏｎａｌ
ｌｏｇｉｃｓ ａｒｏｕｎｄ ｔｈｅ ｍｅｍｏｒｉｅｓ．Ｔｈｒｏｕｇｈ ｔｈｅ ｓｔｕｄｙ ｏｆ ｔｈｅ ＤＦＴ ｆｏｒ ＳＯＣ，ｔｈｅ ｍｅｍｏｒｙ ｐｅｒｉｐｈｅｒａｌ ｌｏｇｉｃｓ ｉｎ ａ ｄｉｇｉｔａｌ
ｉｎｆｏｒｍａｔｉｏｎ ｓｅｃｕｒｉｔｙ ｃｈｉｐ ｄｅｓｉｇｎ ｗｅｒｅ ｍｏｄｉｆｉｅｄ ｗｉｔｈ ｔｈｅ ｓｃａｎｎｉｎｇ ｐｒｉｎｃｉｐｌｅ．Ｔｈｅ ｄｅｓｉｇｎ ｐｒｏｖｉｄｅｄ ｄｅｔｅｃｔａｂｌｅ ｐａｔｈｓ ｆｏｒ
ｔｈｅ ｓｈａｄｏｗ ｌｏｇｉｃｓ ａｎｄ ｉｍｐｒｏｖｅｄ ｔｈｅ ｔｅｓｔ ｃｏｖｅｒａｇｅ ａｎｄ ｆａｕｌｔ ｃｏｖｅｒａｇｅ ｏｆ ｔｈｅ ｃｈｉｐ．Ｔｈｅ ｓｔｕｄｙ ａｎａｌｙｚｅｄ ｔｈｅ ｐｏｗｅｒ ａｎｄ