集成电路版图基础知识练习
模拟集成电路版图设计基础

三、版图与线路图、工艺的关系
• 1、逻辑图(线路图)------版图-----工艺(流片,形成实物产品) • 2、版图决定于线路图,版图必须和线路图完全一一对应,
根据版图提出的线路图,必须完全实现需求的逻辑功能 • 3、版图受工艺的限制,要么按照特征尺寸画版图,
要么对应具体工艺的特征长度,给出每一种情况的具体数值 • 4、版图的两大任务:
4.相关设置
七、如何绘制版图
5.从原理图将器件导入版图 • 待前面基本设置完成之后便可从原理图将器件导入版图中 • 导入后版图中的器件排布位置和原理图中一致 • 有三种方法可以完成导入
七、如何绘制版图
6.连接器件(常用快捷键)
七、如何绘制版图
6.连接器件(常用快捷键)
七、如何绘制版图
7.实际操作
NMOS晶体管的3倍。 • 两种晶体管的长度看似相同,但却不同,我们很难辨别它们的差异; • 对于N阱来说,N+区域实际上是与VDD相连接的,而电路图中没有显
示这一连接关系; • 对于衬底来说,P+区域实际上是与VSS相连接的。而电路图中没有显
示这一连接关系。
七、如何绘制版图
1.需要的软件工具
七、如何绘制版图
光刻胶 Si3 N4
(1)对P型硅片进行氧化, 生成较 薄 的 一 层 Si3N4 , 然 后进 行 光 刻 , 刻出有源区后进行场氧化。
紫外线照射
掩膜版 掩膜版图形
P-Si
Si3 N4
P-Si
Si3 N4
P-Si
SiO2
集成电路工艺基础
P-Si (b)
P-Si (c)
P-Si
N+ (d )
多晶硅 0.5 ~2m
3.1 匹配中心思想 3.2 匹配问题 3.3 如何匹配 3.4 MOS管 3.5 电阻 3.6 电容 3.7 匹配规则
集成电路版图设计

02 集成电路版图设计基础
CHAPTER
电路设计基础
01
模拟电路设计
02
运算放大器
03
比较器
04
触发器
电路设计基础
01
数字电路设计
02
组合逻辑电路
时序逻辑电路
03
04
可编程逻辑电 路
版图设计基础
版图编辑软件 ICEDrawer
版图设计基础
01
Laker
02
P甩 Pro
版图设计规则
03
版图设计基础
管的形状和尺寸等。
案例二:低功耗模拟电路版图设计
总结词
通过优化模拟电路的版图设计,实现低功耗的目的, 以满足便携式电子设备和物联网等领域的需求。
详细描述
低功耗模拟电路版图设计需要考虑模拟电路的性能和 功耗等方面,同时还需要考虑噪声和失真等方面的因 素。为了实现低功耗的设计,需要采用优化的版图设 计方法,如使用低阻抗的走线、优化晶体管的形状和 尺寸等。
3
antenna effect simulation
物理验证基础 01
P/R/O/L/C分析
热学参数分析(T)
03
02
电学参数分析(P/R/O)
电磁兼容性分析(EMC)
04
03 集成电路版图设计技术
CHAPTER
逻辑电路版图设计
逻辑电路
逻辑电路是实现逻辑运算和逻辑控制的电路,分为组合逻 辑电路和时序逻辑电路。在版图设计中,需要考虑到电路 的复杂性、功耗、速度等因素。
提高芯片的可测试性。
可制造性版图设计实践
符合制造规范
遵循制造规范和流程,确保版图设计具有良好的可制 造性。
集成电路版图设计基础第五章:匹配

school of phye
basics of ic layout design
19
匹配方法 之三:虚设器件 dummy device
• 当这些电阻被刻蚀的时候,位于中间的器件所处的环境肯定与两边 的不同,位于两边的器件所受的腐蚀会比中间的器件多一些,这一 点点的区别也许会对匹配产生非常不可预知的结果。 • 为了使上述电阻在加工上面也保持一致,最简单的办法就是在两边 分别放臵一个 “虚拟电阻”(“dummy resistor ”),而实际上它 们在电路连线上没有与其它任何器件连接,它们只是提供了一些所 谓的“靠垫”, 以避免在两端过度刻蚀。这就是虚拟器件, 保证所 有器件刻蚀一致。 dummy etch
real resistors
school of phye
basics of ic layout design
20
匹配方法 之三:虚设器件 dummy device
• Ending elements have different boundary conditions than the inner elements => use dummy
• 之十三:掩模设计者不会心灵感应。
mask designer are not phychic.
• 之十四:注意临近的器件。
watch the neighbors.
school of phye
basics of ic layout design
6
简单匹配 - matching single transistor
school of phye
basics of ic layout design
16
匹配方法 之二:交叉法 interdigitating device
集成电路版图基础

卜 丹
4
MOS管版图的画法:NMOS
Poly (多晶硅):栅
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
5
MOS管版图的画法:NMOS
N Select (N+扩散):源、漏
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
6
MOS管版图的画法:NMOS
Active Contact (有源区过孔)
《CMOS模拟集成电路设计》
卜 丹
31
双极型晶体管BJT版图 NPN
做发射区 做集电极欧姆接触
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
32
双极型晶体管BJT版图 NPN
做基区欧姆接触
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
33
双极型晶体管BJT版图 NPN
卜 丹
11
MOS管版图的画法:PMOS
N Well (N 阱)
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
12
MOS管版图的画法:PMOS
Active (有源区)
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
13
MOS管版图的画法:PMOS
Poly (多晶硅):栅
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
26 Cox A
《集成电路版图设计》课件

了解各种元器件的工作原理是进行版图设计的基础,如晶 体管的工作原理涉及到载流子的运动和电荷的积累等。
元器件版图设计规则
在进行元器件版图设计时,需要遵循一定的设计规则,如 电阻的阻值计算、电容的容量计算等,以确保设计的准确 性和可靠性。
集成电路工艺
01 02
集成电路工艺流程
集成电路的制造需要经过多个工艺步骤,包括薄膜制备、光刻、刻蚀、 掺杂等,这些工艺步骤的参数和条件对集成电路的性能和可靠性有着重 要影响。
学生需要按照指导要求,完成集成电路版图设计实践任务,并
提交实践报告。
集成电路版图设计实践图设计
案例四
某混合信号集成电 路版图设计
案例一
某数字集成电路版 图设计
案例三
某射频集成电路版 图设计
案例五
某可编程逻辑集成 电路版图设计
集成电路版图设计实践经验总结
实践经验总结的重要性
特点
集成电路版图设计具有高精度、 高复杂度、高一致性的特点,需 要综合考虑电路功能、性能、可 靠性以及制造工艺等多个方面。
集成电路版图设计的重要性
01
02
03
实现电路功能
集成电路版图设计是将电 路设计转化为实际产品的 关键环节,是实现电路功 能的重要保障。
提高性能和可靠性
合理的版图设计可以提高 集成电路的性能和可靠性 ,确保产品在长期使用中 保持稳定。
DRC/LVS检查
进行设计规则检查和版图验证 ,确保版图设计的正确性和可 制造性。
布图输出
将版图数据输出到制造环节, 进行硅片的制作。
02
集成电路版图设计基础知识
半导体材料
半导体材料分类
半导体材料分为元素半导体和化合物半导体两大类,元素半导体包括硅和锗,化合物半导 体包括三五族化合物(如砷化镓、磷化镓等)和二六族化合物(如硫化镉、硒化镉等)。
第2章-集成电路工艺基础及版图设计

第二章 集成电路工艺基础及版图设计 N 离子注入 法
扩散法
O
x
图2 - 5 离子注入旳分布
第二章 集成电路工艺基础及版图设计
2.2.3 光刻工艺 光刻工艺是指借助于掩膜版, 并利用光敏旳抗蚀涂
层发生旳光化学反应, 结合刻蚀措施在多种薄膜(如 SiO2薄膜、 多晶硅薄膜和多种金属膜)上刻蚀出多种所 需要旳图形, 实现掩膜版图形到硅片表面多种薄膜上图 形旳转移。
第二章 集成电路工艺基础及版图设计
N(x,t)
NS t1<t2<t3
t1
t2
t3
O x
图2 - 2 恒定表面源扩散
第二章 集成电路工艺基础及版图设计
(2) 有限表面源旳扩散分布。 扩散旳杂质源在扩散
开始前已积累在硅片表面一薄层内(x<ε), 且杂质总
量Q一定, 扩散过程中不再有外来杂质补充, 即在硅
下面以采用负胶光刻SiO2薄膜为例对光刻过程作一种 简要简介, 如图2 -6所示, 光刻一般涉及下列7个环节。
第二章 集成电路工艺基础及版图设计
光刻胶 SiO2
(a)
(b)
紫外光 掩膜版
(c)
(d )
(e)
(f )
( g)
图2 - 6 光刻工艺环节(负胶)
(a) 涂胶; (b) 前烘; (c) 曝光; (d) 显影;
第二章 集成电路工艺基础及版图设计
2. 工艺类型简介 按所制造器件构造旳不同, 可把工艺分为双极型 和MOS型两种基本类型。 由双极工艺制造旳器件, 它 旳导电机理是将电子和空穴这两种极性旳载流子作为 在有源区中运载电流旳工具, 这也是它被称为双极工 艺旳原因。 MOS工艺又可分为单沟道MOS工艺和 CMOS工艺。
集成电路版图基础-电容
编辑ppt
13
由于集成电路中电容器上下极板交错 分布,面积不等,极板边缘效应更加 明显
为了减小边缘电容的影响,版图设计 中尽量不拆分电容
编辑ppt
14
关于实验
一次版图分析实验,三次版图设计实验 版图分析实验报告应有实验结果为分析所
编辑ppt
11
(3)叠层电容器
利用metal1或第二层多晶硅覆盖在 第一层多晶硅之上形成第三层极板, 增大电容值。
金属-多晶硅-扩散区电容
编辑ppt
12
3、电容值误差——边缘电容
理想平板电容器的电场线是直线,但实际 情况下,在靠近边缘地方的会发生弯曲, 越靠近边缘,弯曲越严重。称为极板边缘 效应。
编辑ppt
6
编辑ppt
7
2、MOS集成电路中常用的电容:
(1)扩散电容
单层多晶工艺使用的方法。淀积多晶硅前先掺 杂下电极板区域,再生长栅氧化层和淀积作上 电极的多晶硅
多晶硅-扩散区电容器;N阱电容
编辑ppt
8
N阱电容的优缺点
单位电容值大 电容值随上极板(多晶硅栅)上的
电压改变而改变
N阱与P型衬底之间形成平行极板, 产生寄生电容
集成电路版图基础 ——电容版图设计
光电工程学院 王智鹏
编辑ppt
1
一、电容概述
电容器,能够存储电荷的器件。 单位:法拉(F)
两块导电材料中间存在绝缘介质就会形成电容
编辑ppt
2
电容充电
编辑ppt
3
二、MOS集成电路中的电容器
MOS集成电路中的电容器几乎都是平板电 容器。平板电容器的电容表示式:
详细的集成电路版图基础介绍-CMOS版图
(4)最小延伸 例如,多晶栅极
须延伸到有源区 外一定长度。
在符合设计规则的前 提下, 争取最小的版图面积
5、阱与衬底连接
通常将PMOS管的衬底接高电位(正压); NMOS管的衬底接低电位(负压),以保 证电路正常工作
衬底材料导电性较差,为了保证接触的效 果,需要在接触区域制作一个同有源区类 似的掺杂区域降低接触电阻,形成接触区。
大面积的栅极与衬底之间有氧化 层隔绝,形成平板电容
栅电压降低
细长的C W LC0
MOS管栅极串联电阻值
R W / L R
S G
D
设计方法 (1)分段──
大尺寸MOS管分段成若干小尺寸MOS管。
(a) MOS管的W/L=200/1
CMOS集成电路版图基础
定义版图
什么是版图? 集成电路制造工艺中,通过光刻和刻蚀将
掩膜版上的图形转移到硅片上。这种制造 集成电路时使用的掩膜版上的几何图形定 义为集成电路的版图。 版图要求与对应电路严格匹配,具有完全 相同的器件、端口、连线
一、单个MOS管的版图实现
栅极负责施加控制电压 源极、漏极负 责电流的流进 流出
MOS器件版图图层 ——NMOS
N型注入掩模——NSELECT 有源扩散区——ACTIVE 多晶硅栅——POLY 引线孔——CC 金属一——METAL1 通孔一——VIA 金属二——METAL2
结构图 立体结构和俯视图
多晶硅栅(POLY)
金属一(METAL1)
引线孔(CC)
N型注入掩模 (NSELECT)
a)由源、栅和漏组成的器件;
b)衬底连接。
源区、沟道区和漏区合称为MOS管的 有源区(Active),有源区之外的区域 定义为场区(Fox)。有源区和场区之 和就是整个芯片表面即基片衬底 (SUB)。
1+X集成电路理论练习题库(含答案)
1+X集成电路理论练习题库(含答案)一、单选题(共40题,每题1分,共40分)1、当芯片移动到气轨( )时,旋转台吸嘴吸取芯片。
A、首端B、中端C、末端D、任意位置正确答案:C答案解析:当芯片移动到气轨末端时,旋转台吸嘴的升降电机到达芯片正上方,吸嘴产生一定负压将该芯片吸起,升降电机上移并后退进入旋转台,上料完成。
2、{在扎针测试时,需要记录测试结果,根据以下入库晶圆测试随件单的信息,如果刚测完片号为5的晶圆,那么下列说法正确的是:( )。
}A、TOTAL=5968,PASS=5788B、TOTAL=6000,PASS=5820C、T0TAL=5820,FAIL=180D、TOTAL=5788,FAIL=212正确答案:B答案解析:入库晶圆测试随件单中的合格数指的是除去测试不合格及外观不合格的合格数量,因此,总数TOTAL=“合格数”+“测试不良数”+“外观剔除数”,测试合格数PASS=“合格数”+“外观剔除数”,测试不合格数FAIL=“测试不良数”。
所以对于片号为5的晶圆,TOTAL=6000,PASS=5820,FAIL=180。
3、在光刻过程中,完成涂胶后需要进行质量评估,以下不属于涂胶质量评估时,光刻胶覆盖硅片的质量缺陷的是()。
A、光刻胶的回溅B、光刻胶中有针孔C、光刻胶起皮D、光刻胶脱落正确答案:D4、低压化学气相淀积的英文缩写是()。
A、APCVDB、PECVDC、LPCVDD、HDPCVD正确答案:C答案解析:APCVD是常压化学气相淀积;PECVD是等离子体增强型化学气相淀积;LPCVD是低压化学气相淀积;HDPCVD是高密度等离子体化学气相淀积。
5、清洁车间内的墙面时要求使用()进行清洁。
A、麻布B、不掉屑餐巾纸C、无尘布D、棉正确答案:C答案解析:一周擦一次墙面,清洁车间内的墙时应使用无尘布。
无尘布由100%聚酯纤维双面编织而成,表面柔软,易于擦拭敏感表面,摩擦不脱纤维,具有良好的吸水性及清洁效率。
06集成电路版图基础-电容
电容
电容器: 存储电荷的器件。 单位:法拉(F) 片上电容在fF - pF量级
平行板电容器
两块导电材料中间存在绝缘介质就会形成电容
电容作用
滤波
隔直流通交流
二、MOS集成电路中的电容器
平板电容器的电容表示式:
C = εoεox/toxWL =C0WL εo、εox、tox由材料性质以及绝缘层的厚 度决定,绝缘层越薄单位电容越大。 式中W和L是平板电容器的宽度和长 度,二者的乘积即为电容器的面积。
电阻ቤተ መጻሕፍቲ ባይዱ
电感设计
1 使用高电阻率衬底 2 采用最高金属层制作 3可以使用多层金属并联 4 未使用的金属原理电感 5 避免金属线过宽或过窄10-15um 6尽可能窄的线圈间距 7线圈内部不要填满 8不要在电感上下增加金属,如增加可分成小块 9连接线短而直
1、MIM电容
(金属-绝缘层-金属电容)
上极板
MIM
下极板
2、PMOS电容
3 PIP电容
多晶-绝缘层-多晶电容
4 叠层电容器 MOM 利用metal1或第二层多晶硅覆盖在第一层多 晶硅之上形成第三层极板,增大电容值。
5 金属-多晶硅-扩散区电容
叠层电容器 MOM
3、电容值误差——边缘电容
理想平板电容器的电场线是直线,但
实际情况下,在靠近边缘地方的会发 生弯曲,越靠近边缘,弯曲越严重。 称为极板边缘效应。 极板边缘处的电场分布不均匀,造成 电容的边缘效应,这相当于在电容里 并联了一个附加电容。
由于集成电路中电容器上下极板交错
分布,面积不等,极板边缘效应更加 明显 为了减小边缘电容的影响,版图设计 中尽量不拆分电容
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
一、填空1.ls (填写参数)命令用于显示隐藏文件。
(-a)2.进入当前目录的父目录的命令为(%cd ..)3.查看当前工作目录的命令为:(%pwd)4.目录/home/www/uuu已建立,当前工作目录为/home/www,采用绝对路径进入/home/www/uuu的命令为:(%cd /home/www/uuu)5.假设对letter文件有操作权限,命令%chmod a+rw letter会产生什么结果:(对所有的用户增加读写权限。
)6.显示当前时间的命令为:(%date)7.打开系统管理窗口的命令为:(%admintool)8.与IP地址为166.111.4.80的主机建立FTP连接的命令为:(%ftp 166.111.4.80or %ftp %open 166.111.4.80)9.建立FTP连接后,接收单个文件的命令为:(%get)10.建立FTP连接后,发送多个文件的命令为:(%mput)11.有一种称为0.13um 2P5M CMOS单井工艺, 它的特征线宽为______,互连层共有_____层,其电路类型为_______。
0.13um 7 CMOS12.请根据实际的制造过程排列如下各选项的顺序:a.生成多晶硅b.确定井的位置和大小c.定义扩散区,生成源漏区d.确定有源区的位置和大小e.确定过孔位置正确的顺序为:___ _________________。
bdace13.集成电路中的电阻主要有__________, ____________, _____________三种。
井电阻,扩散电阻,多晶电阻14.为方便版图绘制,通常将Contact独立做成一个单元,并以实例的方式调用。
若该Contact单元称为P型Contact,由4个层次构成,则该四个层次分别为:_________,_________, _________, ___________. active, P+ diffusion, contact, metal.15.CMOS工艺中,之所以要将衬底或井接到电源或地上,是因为___________________________________。
报证PN结反偏,使MOS器件能够正常工作。
16.版图验证主要包括三方面:________,__________,__________; 完成该功能的Cadence工具主要有(列举出两个):_________,_________。
DRC, LVS, ERC, Diva,Dracula17.造成版图不匹配的因数主要来自两个方面:一是制造工艺引起的,另一个是__________;后者又可以进一步细分为两个方面:_______________,_____________。
片上环境波动,温度波动,电压波动。
18.DRC包括几种常见的类型,如最大面积(Maximum Dimension),最小延伸(MinimumExtension),此外还有_________,_________,_________。
最小间距,最小宽度,最小包围(Minimum Enclosure)。
19.减少天线效应的三种方法有:____________,____________,__________。
插入二极管,插入缓冲器,Jumper (或者,通过不同的金属层绕线)。
20.由于EDA工具的不统一,出现了各种不同的文件格式,如LEF, DEF等,业界公认的Tape out的文件格式为_______,它不可以通过文本编辑器查看,因为它是______(文件类型)。
GDSII , 流文件。
21. 根据的冯.诺依曼的“101页报告”,计算机的五大部件是:输入装置、_________、_________、_________、输出装置。
逻辑部件、运算部件、存储器22. 流水线中可能存在三种冲突,它们是:_________、_________、_________,从而造成流水线停顿,使流水线无法达到最高性能。
资源冲突、数据冲突、控制冲突23. 写出JK 触发器的特性方程:__________________。
( )24. 随着1000M 网卡等高速设备的出现,传统的PCI 总线无法满足PC 系统的数据传输需求,INTEL 于2001年提出了第三代局部总线技术_________。
3GIO 或 PCIExpress25. AMBA 是为了设计高性能的嵌入式微控制器系统而推出的片上通信标准,它包括ASB 、_________、_________等三套总线。
AHB 、APB26. SoC 的设计基于IP Core 的复用,IP Core 包括三种:_________、_________、_________。
软核、固核、硬核27. RISC CPU 的三大特点是:_________、_________、_________。
ALU 的数据源自Register 、只用LD/ST 指令可以访问MEMORY 、指令定长28. ARM 处理器包含两种指令集:_________、_________。
Arm 指令、thumb 指令29. MCS80C51是CISC CPU ,属于哈佛结构,arm 属于_________CPU 。
RISC30. Arm7TDMI 中,T 代表_________、D 代表_________、M 代表_________、I 代表_________。
Thumbm 、debug 、multiplier 、ise31. 固体分为 晶体 和 非晶体 两大类。
32. 半导体材料中锗和硅属于 金刚石 结构,砷化镓属于 闪锌矿 结构。
33. 施主杂质电离后成为不可移动的带正电的施主离子,同时向导带提供电子,使半导体成为电子导电的n 型半导体。
受主杂离后成为不可移动的带负电的受主离子,同时向价带提供空穴.使半导体成为空穴导电的p 型半导体。
34. 晶体中电子的能量状态是量子化的。
电子在各状态上的分布遵守费米分布规律。
35. 电子在热运动时不断受到晶格振动和杂质的散射作用,因而不断地改变运动方向。
半导体中的主要散射机构是电离杂质散射和晶格振动散射。
36. pn 结有电容效应,分为势垒电容和扩散电容。
37. 在放大模式偏置下,双极型晶体管的EB 结 正向偏置,CB 结反向偏置。
38. CMOS 的英文全称是ComplementaryMetal Oxide Semiconductor 。
39. MOS 场效应晶体管分为四种基本类型:N 沟增强型、N 沟耗尽型、P 沟增强型、P沟耗尽型。
40. 衬底偏置电压会影响MOS 器件的阈值电压,反向偏置电压增大,则MOS 器件的阈值电压也随之增大,这种效应称为体效应。
41. 用Cadence 软件设计集成电路版图的输出数据的格式是(GDSII 格式)。
42. 在nwell 上画pmos 器件时需要在nwell 上加(n+接触孔),并用金属线把这个(n+接触孔)与nwell 内的(最高)电位相连接。
43. 在P 型衬底上画nmos 器件时需要在P 型衬底上加(p+接触孔),并用金属线把这个(p+接触孔)与P 型衬底内的(最低)电位相连接。
44. 建立一个新的layout library 时需要(Compile a new techfile ),或者(Attached to anexisting techfile ), 或(Don ’t need a techfile )。
45. 在layout 编辑命令中,Hierachy 命令一栏下,有两个相反的操作命令他们分别是nn n Q K Q J Q +=+1make cell 和(flatten)。
46.用DRACULA 做layout 的LVS检查时,首先要把schematic转成CDL 的netlist, 并对这个netlist做(LOGLVS)。
47.用DRACULA做layout 的DRC检查时,先要运行PDRACULA命令,然后再执行( )文件。
48.用DRACULA做layout 的LVS检查时,先要运行PDRACULA命令,然后再执行( )文件。
49.用DRACULA 做layout 的DRC检查后,修改完所有错误的标志是用vi命令在后缀名为(sum)的文件里看到ERRORS WINDOW SIZE 是(0)。
50.用DRACULA 做layout 的LVS检查后,修改完所有错误的标志是用vi命令在名为(lvspr.lvs)的文件里看到unmatching devices 是(0),以及没有(size error)的描述。
51.集成电路产业包括:IC设计、IC制造、IC封装、IC测试。
52.现代主流的集成电路加工技术为CMOS工艺,即最基本的器件是由PMOS和NMOS组成。
53.PMOS是在N阱上形成P型沟道的MOSFET晶体管。
54.对于CMOS集成电路,通常器件间的电性绝缘采用介质绝缘的方式,如LOCOS(局部场氧隔离)或STI(浅沟道隔离)。
55.集成电路制造与集成电路设计相关纽带是光刻掩膜版。
56.集成电路制造工艺技术主要包括:热工艺、离子注入、光刻、清洗与刻蚀、金属化、表面平坦化。
57.集成电路制造中最为重要的工序是光刻。
58.现在,主流的掺杂技术是离子注入。
59.光刻的图形曝光方式有:接触式曝光、接近式曝光和投影式曝光。
60.集成电路金属薄膜的沉积通常采用溅射物理气相沉积。
二、判断1.标准Solaris操作系统中,普通用户只能在自己的宿主目录下创建新的目录。
√2.Solaris是SUN公司推出的在工作站上运行的操作系统。
√3.Solaris系统只支持单用户。
×4.Solaris是多进程、多任务的分时操作系统。
√5.%ls –l 命令是连续列出文件的名称。
×6.%echo 命令是将用户在该命令之后放置的任何命令行复制到屏幕上。
√7.%id 是显示用户正在使用的计算机名称。
×hostname8.FTP是本地或者远程主机之间传输文件的工具。
√9.vi是文本编辑器。
√10.vi命令方式下,字母I是打开新行命令。
×11.过孔上往往有较大的寄生电阻,因此为了减少因此产生的IR Drop,单个过孔的面积应该尽可能的大。
×12.Bi-CMOS工艺就是用标准的Bipolar工艺来制造MOS器件。
×13.对于N型衬底的单井CMOS工艺,NMOS的衬底应该接到高电位上。
×14.尽管版图中各个层次大致对应于相应的工艺步骤,但划版图时,各个层次划的先后顺序是无关紧要的,它不会影响芯片最后的制造。
√15.在采用标准单元镜像的布图中,绕线是通过绕线通道(Routing Channel)进行的。
×16.因为有逻辑综合的存在,所以数字设计才能够脱离底层的物理器件,用HDL来设计。