基于PCI总线的高速红外图像采集系统的设计
第１期 ２０１０年０３月 电光系统 Ｅｌｅｃｔｒｏｎｉｃ ａｎｄ Ｅｌｅｃｔｒｏ－ｏｐｆｉｅＭ Ｓｙｓｔｅｍｓ Ｎｏ．１ Ｍａｒ．２ＯｌＯ
基于ＰＣＩ总线的高速红外图像采集系统的设计
黄 颖，刘 镝
中国人民解放军９１４０４部队
摘要：文章简单介绍了ＰＣＩ总线的特点，设计并实现了一种基于ＰＣＩ总线的高速红外图像采集系统，给 出了此采集系统的硬件结构设计方法，描述了Ｗｉｎ２０００下采集系统设备驱动程序的结构及其工作流程。 此系统可用于对红外长波信号进行实时的高速采集，其性能和指标均满足要求。 关键词：红外图像；数据采集；ＰＣＩ总线；驱动程序
中图分类号：ＴＰ９１１．７３ 文献标识码：Ａ
Ｄｅｓｉｇｎ ｏｆ ａ ＩＩｉｇｈ－ｓｐｅｅｄ Ｉｎｆｒａｒｅｄ－ｉｍａｇｅ－ａｃｑｕｉｓｉｔｉｏｎ
Ｓｙｓｔｅｍ Ｂａｓｅｄ ０１１ ＰＣＩ Ｂｕｓ
ＨＵＡＮＧ Ｙｉｎｇ．ＬＩＵ Ｄｉ
（ ｉｔｓ ９１４０４ ｏｆ ）
Ａｂｓｔｒａｃｔ：Ｔｈｉｓ ｐａｐｅｒ ｉｎｔｒｏｄｕｃｅｓ ｔｈｅ ｆｅａｔｕｒｅ ｏｆ ＰＣＩ ｂｕｓ，ｂａｓｅｄ ｏｎ ｗｈｉｃｈ ａ ｈｉｓｈ－ｓｐｅｅｄ ｉｎｆｒａｒｅｄ－ｉｍａｇｅ－ａｃｑｕｉｓｉｔｉｏｎ ｓｙｓｔｅｍ ｉｓ ｄｅｓｉｇｎｅｄ ａｎｄ ｒｅａｌｉｚｅｄ．１１１ｅ ｄｅｓｉｇｎｉｎｇ ｍｅｔｈｏｄ ｏｆ ｉｔｓ ｈａｒｄｗａｒｅ ｓｔｒｕｃｔｕｒｅ ｉｓ ｐｒｅｓｅｎｔｅｄ，ａｎｄ ｔｈｅ ｓｔｒｕｃｔｕｒｅ ａｎｄ ｏｐｅｒａｔｉｎｇ ｆｌｏｗ ｏｆ ｔｈｅ ｄｅｖｉｃｅ ｄｒｉｖｅｒ ｗｉｔｈ Ｗｉｎ２０００ ｉｓ ａｌｓｏ ｄｅｓｃｒｉｂｅｄ．Ｔｈｉｓ ｓｙｓｔｅｍ ｃａｎ ｂｅ ａｐｐｌｉｅｄ ｔｏ ａｃｑｕｉｒｅ ｈｉｇｈ－ｓｐｅｅｄ ｉｎｆｒａｒｅｄ ｌｏｎｇ—ｗａｖｅｌｅｎｇｔｈ ｓｉｇｎａｌ ｉｎ ｒｅａｌ・ｔｉｍｅ．Ｔｈｅ ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｔｈｅ ｓｙｓｔｅｍ ｓａｔｉｓｆｉｅｓ ｔｈｅ ｒｅｑｕｉｒｅ・
ｍｅｎｔｓ． Ｋｅｙ ｗｏｒｄｓ：Ｉｎｆｒａｒｅｄ Ｉｍａｇｅ；Ｄａｔａ－ａｃｑｕｉｓｉｔｉｏｎ；ＰＣＩ Ｂｕｓ；ＷＤＭ
１ 引言
高速红外图像采集系统作为红外信号处理与
信息处理的基础，近年来随着微机局部总线的不
断改进而得到了较大的发展。基于ＩＳＡ总线、ＥＩ・
ＳＡ总线等的处理系统处理速度渐渐跟不上高速
实时图像采集处理的要求。目前比较先进的ＰＣＩ
局部总线以其高传输速率得到了广泛的应用。采
用ＰＣＩ总线作为系统与微机的接口，可以大大提
高系统数据传输速率，并节省大量的ＣＰＵ时间，以
适应高分辨率实时红外图像采集显示要求。本文
介绍的５０帧／秒（一帧图像为３２０×２４０个像素）
高速图像采集系统是为采集红外长波信号而设计
的，并且实现与工控机接口，以便采集信号的后期
处理。
２ ＰＣＩ总线概述
随着Ｗｉｎｄｏｗｓ图形用户界面的迅速发展以及
作者简介：黄颖（１９８０一）女，工程师。 多媒体技术的广泛应用，要求系统具有高速图形
处理和Ｉ／Ｏ吞吐能力，使原有的ＩＳＡ，ＥＩＳＡ总线远
远不能适应。外围部件互连总线，即ＰＣＩ（Ｐｅｒｉｐｈ－
ｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）总线，已成为局部总
线的新标准。它将外设直接挂到ＣＰＵ的局部总线
上，并以ＣＰＵ速度运行，可大大提高外设的运行速
度。ＰＣＩ总线支持的时钟频率为３３ ＭＨｚ／６６ ＭＨｚ，
与ＣＰＵ的时钟无关，总线宽度为３２位，并且可以
扩展到６４位，因此其数据传输率可达１３２ ＭＢ／ｓ一
２６４ ＭＢ／ｓ，这是其它总线难以比拟的。它大大缓
解了数据Ｉ／Ｏ瓶颈，使高性能ＣＰＵ的功能得以充
分发挥，为大容量数据传输提供了可能，尤其为实
时图像处理和多媒体技术等提供了坚固的技术基
础ｏ
３采集系统硬件结构
３．１性能指标
本系统是基于红外长波信号的采集，其设计
指标如下：
总第１３１期 黄颖，等：基于ＰＣＩ总线的高速红外图像采集系统的设计 ２７
数据采集精度为１４ ｂｉｔｓ；
帧频为５０＊Ｓｉｓ；
每帧图像格式：３２０×２４０；
通过ＰＣＩ总线与计算机高速接口；
采用高速大容量缓存；
系统控制逻辑由ＣＰＬＤ完成；
系统稳定，可靠。
３．２硬件整体结构
高速红外图像采集系统硬件结构主要包括差
分信号转换、ＦＩＦＯ缓存、ＰＣＩ总线控制
（ＡＭＣＣＳ５９３３）及ＣＰＬＤ控制等几个部分，原理框
图如图１所示¨ 。
红外摄 像机差１ 分数字 信号
图１系统结构框图
３．３红外摄像机接口模块
红外摄像机输出的信号为ＲＳ一４２２电平的差
分信号，包括ｌ４位图像数据、时钟信号、帧同步信
号和场同步信号，所以这些信号首先要经过差分
信号转换器ＤＳ２６Ｃ３２将差分信号转换为单端 ｒｒＬ
电平信号，转换后的信号经ＣＰＬＤ送到ＦＩＦ０缓存，
当主机需要采集数据时，发送命令给ＣＰＬＤ，数据
由ＦＩＦＯ经ＣＰＬＤ和ＰＣＩ接口芯片ＡＭＣＣＳ５９３３送
人内存。值得注意的是本系统差分信号输出为１４
位，而ＰＣＩ总线数据宽度为３２位，因此主机接收
到的数据中，每个像素的高１８位为０．
３．４ ＰＣＩ总线接口模块
基于微机的数据采集、处理系统中，计算机接
口卡是其中的关键硬件设备。本设计选用的接口
芯片是ＡＭＣＣ公司的￥５９３３控制器 Ｊ，￥５９３３总线
控制器符合ＰＣＩ局部总线规范２．１版，可作为ＰＣＩ
总线从设备（ＳＬＡＶＥ），实现基本的传送要求；也可
作为ＰＣＩ总线的主设备（ＭＡＳＴＥＲ），访问其他ＰＣＩ
总线设备。￥５９３３其峰值数据传送速率可达
１３２ ＭＢ／ｓ，￥５９３３提供了三种物理总线接口：ＰＣＩ
总线接口、ＡＤＤ—ＯＮ总线接口及外部配置存储器
接口。数据传送可以在ＰＣＩ与ＡＤＤ ＯＮ总线之间
进行，也可以在ＰＣＩ总线与外部配置寄存器之间
进行。ＰＣＩ与ＡＤＤ—ＯＮ总线之间的数据传输可以 通过三种通道来实现：邮箱寄存器通道（ＭＡＩＬ・
ＢＯＸ），ＦＩＦＯ通道和ＰＡＳＳ—ＴＨＲＵ通道。
￥５９３３提供两个单独的３２×８ ＦＩＦＯ数据通
道，分别实现从ＰＣＩ到ＡＤＤ—ＯＮ和ＡＤＤ—ＯＮ到
ＰＣＩ的数据传输。这两个ＦＩＦＯ均支持ＰＣＩ总线主
设备操作，支持数据突发传送。在本系统中，我们 利用了￥５９３３的ＡＤＤ—ＯＮ ＴＯ ＰＣＩ ＦＩＦＯ通道，通过
ＡＤＤ—ＯＮ总线启动￥５９３３的总线控制功能，并可
以通过外加级联ＦＩＦＯ缓存来增加￥５９３３内部
ＨＦ０的深度。
￥５９３３初始化是由配置存储器在系统配置周
期自动加载的，在本系统中我们利用并行２４Ｃ０４
存储器作为￥５９３３的配置存储器。
３．５逻辑控制模块
ＡＬＴＥＲＡ公司采用高密度、高性能逻辑控制
器件ＥＰＭ３２５６来实现图像采集卡的内部逻辑控
制。ＥＰＭ３２５６采用ＣＭＯＳ ＥＥＰＲＯＭ技术制造，工
作于３．３ Ｖ电源电压之下，并可以通过内建的
ＪＴＡＧ接口来实现３．３ Ｖ的ＩＳＰ（Ｉｎ Ｓｙｓｔｅｍ Ｐｒｏｇｒａｍ—
ｍａｂｌｅ） 。
３．６缓存模块
系统中，采用低功耗ＣＭＯＳ同步ＨＦ０
ＩＤＴ７２Ｖ２９５来为图像采集卡提供高速缓存。其
１２８ Ｋ×１８ ｂｉｔ的存储容量能充分满足红外图像采
集系统的要求；３．３ Ｖ电源供电满足低功耗的要
求；读、写时钟相互独立，支持读和写的快速并发
进行；它还支持第一个数据直接输出的功能。
４驱动程序开发
本系统的驱动程序设计我们采用ＷＤＭ驱动
开发模型。ＷＤＭ（Ｗｉｎｄｏｗｓ Ｄｒｉｖｅｒ Ｍｏｄｅ１）是微软
公司全新的驱动程序模式，支持即插即用、电源管
理和ＷＭＩ（Ｗｉｎｄｏｗｓ Ｍａｎａｇｅｍｅｎｔ Ｉｎｓｔｒｕｍｅｎｔａｔｉｏｎ）
技术，它的运行平台是Ｗｉｎｄｏｗｓ９８／２０００／ＸＰ操作
系统 Ｊ。本文设计的高速红外图像采集板驱动程
序开发所使用的工具包有：微软公司的Ｖｉｓｕａｌ
Ｃ“６．０，Ｗｉｎｄｏｗｓ ２０００ ＤＤＫ以及Ｎｕｍｅｇａ Ｄｒｉｖｅｒ．
Ｓｔｕｄｉｏ２．７．
开发ＰＣＩ设备驱动程序，主要有三个方面问
题：硬件访问、中断处理和ＤＭＡ传输。
４，１硬件访问
Ｘ８６处碑器有两个独立的地址空间，分别是 电光系统 第１期
Ｉ／Ｏ地址和内存地址。Ｉ／Ｏ地址空间只有６４ ＫＢ，
而内存地址空间达到１４ ＧＢ．对于微机接口卡，其中
的ＬｅＯ和存储器芯片可以定位于这两种独立的地
址空间中。一个芯片的地址在Ｉ／Ｏ地址空间的范
围称为Ｉ／Ｏ映射，在Ｉ／Ｏ地址空间的设备只能通
过Ｉ／Ｏ指令来访问。而一个芯片的地址在内存地
址空间的范围称为内存映射，可以通过一些内存
访问指令来访问。ＫＩｏＲａｎｇｅ类实现对ＬｅＯ映射芯
片的访问，ＫＭｅｍｏｒｙＲａｎｇｅ类实现对内存映射芯片
的访问。
在ＰｎＰ启动例程中，初始化ＫＩｏＲａｎｇｅ类和
ＫｍｅｍｏｒｙＲａｎｇｅ类实例：
ｓｔａｔｕｓ＝Ｉｎ—ＩｏＰｏｒｔＲａｎｇｅＯ．Ｉｎｉｔｉａｌｉｚｅ（
ｐＲｅｓＬｉｓｔＴｒａｎｓｌａｔｅｄ，
ｐＲｅｓＬｉｓｔＲａｗ，
ＰｃｉＣｏｎｆｉｇ．ＢａｓｅＡｄｄｒｅｓｓＩｎｄｅｘＴｏＯｒｄｉｎａｌ（０）
）；
在ＰｎＰ停止和删除例程中，使ＫＩｏＲａｎｇｅ类和
ＫｍｅｍｏｒｙＲａｎｇｅ类实例无效：
ｍ—ＩｏＰｏｒｔＲａｎｇｅ０．ｏｕｔｄ（ＡＭＣＣ—ＯＰ—ＲＥＧ—ＩＮＴＣ—
ＳＲ，０ｘＯ）；
４．２中断处理
中断处理Ｋｌｎｔｅｒｒｕｐｄ类实现硬件中断的处理，
中断的初始化在ＰｎＰ启动例程中完成。图像采集
卡需要上传数据时，通过￥５９３３发送中断信号到
ＰＣＩ总线，驱动程序收到中断后调用中断服务例程
ＩＳＲ．
在本系统的设计中，我们用接收邮箱４字节３
中断来申请ＤＭＡ。在接受到邮箱中断之前需要对
￥５９３３做如下设置工作：
１）复位邮箱标志； ２）复位ＦＩＦＯ标志位；
３）定义ｆｉｆｏ管理表；
４）定义ＰＣＩ ｔｏ ＡＤＤ～ＯＮ和ＡＤＤ—ＯＮ ｔｏ ＰＣＩ
ＦＩＦＯ优先权；
５）设置ＤＭＡ传输首地址寄存器ＭＷＡＲ；
６）设置ＤＭＡ传输字节数寄存器ＭＷＴＣ；
７）打开邮箱４字节３中断。
在中断服务例程中，首先判断该中断是否是
自己的设备产生的，若不是，返回ＦＡＬＳＥ；若是，判
断中断类型。若是接收邮箱４字节３中断（申请
ＤＭＡ中断）则清除所有中断源、关闭邮箱中断，使
能ＤＭＡ传输；若是ＤＭＡ传输结束中断，清除所有 中断源并发送事件消息给应用程序；若是用户放
弃ＤＭＡ中断，清除所有中断源，跳出中断服务例
程。具体流程如图２所示。
图２中断服务例程流程 ４．３ ＤＭＡ传输
ｊ实现ＤＭＡ操作需要三个类：ＫＤｍａＡｄａｐｔｅｒ，
ＫＤｍａＴｒａｎｓｆｅｒ和ＫＣｏｍｍｏｎＤｍａＢｕｆｆｅｒ．类ＫＤｍａ—
Ａｄａｐｔｅｒ用于建立一个ＤＭＡ适配器，说明ＤＭＡ类
型、传输字节数等；类ＫＤｍａＴｒａｎｓｆｅｒ主要用于系统
ＤＭＡ的传输；类ＫＣｏｍｍｏｎＤｍａＢｕｆｆｅｒ用于申请系
统提供的通用缓冲区。本系统中采集到的图像格
式为３２０×２４０，而每一像象素要用３２位（双字）的
ＰＣＩ总线传送，故要申请７６８００个双字（３０７２００＝
０ｘ４ｂ０００个字节）的通用缓冲区空间：
ｍ—ＣｏｍｍｏｎＤｍａＢｕｆｆｅｒ．Ｉｎｉｔｉａｌｉｚｅ（＆ｍ—ＭｙＤｍａ，
CCD 信号采集系统中PCI 接口设计
CCD信号采集系统中PCI接口设计* 申柏华，徐杜，郑胜林 (广东工业大学 信息工程学院，广东 广州 510640) 摘 要：针对高速CCD信号采集系统中数据传输量大的特点, 介绍了一种简单易用的高速数据采集系统中的PCI总线接口解决方案，论文采用FPGA实现PCI总线接口和PCI用户逻辑，提高了系统的集成度和可移植性，使高速的A/D转换器有高速的总线与其相匹配，有效的解决了数据的实时高速传输问题，为信号的实时处理提供了方便。 关键词：PCI总线；数据采集；FPGA 中图分类号：TP212 文献标识码：A 文章编号： PCI Interface Design of CCD Signal Acquisition System Shen Bai-hua, Xu Du, Zheng Sheng-lin (Faculty of Information Engineering, Guangdong University of Technology, Guangzhou 510640, China) Abstract: According to the characteristic of high speed of the CCD signal acquisition system. This paper introduces the design of hardware about data sampling based on PCI. This design integrates PCI bus interface and PCI user logic into a FPGA chip, it enhances the integration and migration of the system. So the high speed A/D converter will match the high speed bus. It solves the problem of real-time transferring and saving effectively. And it also brings convenience for real-time processing the signal. Keywords: PCI bus, data acquisition, FPGA 0 引言 近年来，CCD器件及其应用技术的研究取得了惊人的进展，特别是在图像传感和非接触测量领域的发展更为迅速。随着CCD的迅猛发展，针对CCD信号的采集及采集之后的信号如何与计算机进行信息通信成为CCD应用的一个重要问题，而能够针对CCD每一个象素进行高速采集并实时传输给计算机处理，将会大大的提高采集到的CCD信号的精度并解决实时处理的问题，这在CCD信号采集和处理领域都将有非常广阔的前景。[1] PCI总线以其高性能、高效率以及与现有标准的兼容性和预置的发展空间，被认为是具有发展潜力的局部总线标准之一。[2] 将CCD数据采集卡通过PCI总线与微机相连，对被测图像信息进行快速采样、存储及数据处理，能够很好的满足线阵CCD高速数据采集及处理的需要。 1 数据采集系统硬件结构及性能 本数据采集系统主要由以下几个功能模块组成：CCD信号输入模块、A/D转换模块、串行EEPROM及在FPGA内部实现的FIFO模块、PCI总线控制器、PCI用户逻辑模块等，其结构框图如图1所示。图中粗线表示数据/地址总线，细线表示控制线或数据流等。前端CCD的驱动时序由FPGA的控制逻辑提供[3]，CCD信号经过提取、放大后，进入A/D；在FPGA控制逻辑控制下，高速A/D芯 * 基金项目：广东省教育厅自然科学研究项目（Z02031） FPGA芯片EP1K50 PCI总线A/D转换 CCD 串行EEPROM24C02 PCI总线 控制器 FIFO 控 制 逻 辑 CCD时序发生器图1 数据采集系统框图 片将模拟信号转为数字信号。并将数据输出到FIFO存储器中。当一组数据存储完毕后，由FPGA通过PCI总线控制器向主机申请中断，主机响应中断后通过PCI控制器直接读取FIFO中的数据。经测试，PC机通过PCI总线与图1中的FIFO的数据交换速度最快可达60MB/S以上。实际应用中系统选用的线阵CCD为Toshiba的TCD1702C，这是一种有效像元数为7500的双沟道二相线阵CCD，其最佳工作频率为1MHz。[3]A/D器件选用TI公司的TLC5510，TLC5510是8位、最大采样速度为20MSPS的A/D转换器。 2 PCI总线控制器的实现 2.1方案选择 本系统采用了PCI总线，利用其高达33 M的传输速率完成连续采样。由于PCI的总线规范十分复杂，有严格的时序要求，因此给PCI接口设计带来困难。目前主要有三种途径来解决这一问题：一、采用专门的PCI接口芯片，这种方法开发周期短，成本适中，开发者不需掌握太多的PCI协议细节；二、采用FPGA芯片，同时使用FGPA厂商提供的PCI总线的IP核，这种方法开发周期适中，开发者需掌握一定的PCI协议细节，但FPGA厂商提供的PCI总线的IP核价格太高；三、采用FPGA芯片，完全自主开发，这种方法需设计者掌握详细的PCI协议，开发周期较长。[4]-[5] 本系统中采用的是第三种方法，采用这种方法虽然首次开发时周期较长，但是一次开发，永久受益，以后再开发类似产品时将具有开发周期短，成本低，且集成度高，便于移植等优点。这种方法已经被越来越多的设计者所采用。[6] 2.2 PCI总线控制逻辑在FPGA中的实现 2.2.1空间映射 PC 机中包括三种空间：存储器空间、I/O 空间、配置空间。存储器空间主要包括内存、显存、扩展ROM、设备缓冲区等，一般用于存放大量数据和进行数据块交换。I/O空间主要包括设备的控制寄存器和状态寄存器，一般用于控制和查询设备的工作状态以及少量数据的交换。目前PC 机的存储器空间通常达到上百GB，而I/O 空间为64KB，地址范围是0000H～FFFFH。配置空间主要用于向系统提供设备自身的基本信息，并接受系统对设备全局状态的控制和查询。 为了避免地址冲突，PCI 总线要求各个设备所占用的地址能够重定位。重定位是由设备的配置空间的基址寄存器实现的，通常情况下，各个设备的基址寄存器总是被BIOS 或者操作系统分配为不同的基址，从而将各个设备分别映射到不同的地址范围。在需要时，应用程序也可以自行修改基址寄存器中的基址，从而将设备映射到指定的地址范围。 本设计中，该PCI数据采集卡存储器空间占用32K 字节，偏移地址是0000H～7FFFH，可以全部提供给外部设备使用，实际存储器地址是存储器基址加上偏移地址。I/O 空间占用256字节，其中偏移地址F0～FFH 是PCI数据采集卡自身的专用寄存器，所以可以提供240 字节给其他外部设备使用，偏移地址是00H～EFH，本设计中，暂没有用到这些I/O地址，留作以后扩展用。实际I/O 地址是I/O 基址加上偏移地址。 2.2.2内部逻辑结构设计 为便于移植，FPGA中PCI总线控制器设计成一个独立的模块，图2是该PCI总线控制器内部的主要逻辑结构。总线控制器对PCI 总线的各种信号进行译码后，产生内部数据总线D31～D0、内部地址总线A31～A0、读I/O 端口信号、写I/O 端口信号、读存储器信号、写存储器信号、读写配置空间等信息。图中已经标明了各个信号的传输方向。 结构图右侧的信号是PCI总线控制器提供给本地端的各个信号，本设计中，由于只用到FIFO存储器，因此只需要使用本地数据总线和读写存储器信号。地址线A14～A0 用于提供相对于基址的偏移地址，数据总线D7～D0 在读操作时用于输入数据，在写操作时用于输出数据。IOP_RD 用于提供I/O 读选通脉冲信号，IOP_WR 用于提供I/O 写选通脉冲信号，MEM_RD 用于提供存储器读选通脉冲信号，MEM_WR 用于提供存储器写选通脉冲信号，上述引脚的读写选通脉冲信号都是低电平有效。PCI总线控制器提供的地址线、数据总线、读写选通信号线类似于ISA 总线的信号线，所以非常适合将ISA 板卡升级到PCI 总线上。并且从结构图中可以看出，PCI总线控制器提供的读写选通信号已经在模块内部被片选控制，PCI总线控制器输出的读写选通信号只是在其基址映射范围内有效，所以外部设备不再需要片选译码。 下面以I/O写操作为例分析PCI总线控制器内部逻辑流程设计。PCI总线译码模块检测到PCI总线FRAME信号由高变低时，表明新的一次操作开始，如果此时检测到PCI总线C/BE[3..0]四个引脚信号为0011，则表明PCI主设备要对PCI从设备进行一次IO写操作，但此时还不能确定本次IO写操作是针对自己还是针对其他PCI从设备。总线译码模块收到I/O写命令后，采集PCI总线发过来的地址和数据分别输出，同时使能“写I/O端口”信号（高电平），IO基址比较器将PCI总线译码模块送过来的地址信号的A15-A8与本卡配置空间的I/O基址寄存器中的数据进行比较，如不一致，则表明此次操作的对象是其他PCI从设备，比较器输出低电平；如比较一致，则表明PCI主设备的本次操作对象为本PCI从设备，比较器输出使能“I/O片选”信号（高电平），这样，“写I/O端口”与“I/O片选”信号都有效，通过与非门后输出低电平有效的I/O写信号IOP_WR。其他操作与本操作类似，在此不一一分析。 2.2.3配置空间设计 PCI配置空间是一容量为256字节并具有特定记录结构的地址空间，它对PCI接口卡进行初始化，为实现PCI接口卡的即插即用功能提供了可能。所有符合PCI规范的从设备都必须在配置空间提供本PCI设备的厂商标识、设备标识、命令和状态寄存器等字段，其他字段为可选内容。 本系统中，配置空间的信息存储在一块EEPROM芯片24C02中，这样即使断电后，存储在EEPROM中的配置空间的信息也不会消失，下次启动时可直接恢复为原来的设置，而且配置空间在操作中可以随时进行读写访问。由于24C02采用的是I2C总线串行通信协议，而PCI中都是并行通信，因此需考虑串并转换问题，串行通信时，还需按照I2C总线协议来进行。因此，FPGA中要实现对EEPROM的访问，必须通过相关HDL语言生成相应功能模块，用作EEPROM的读写控制。 2.3 系统工作流程 数据D31-D0A1A0=00则双向导通 A1A0=01则双向导通 A1A0=10则双向导通 A1A0=11则双向导通 D7-D0D15-D8D23-D16D31-D24D7-D0地址A31-A0MEM片选比较器A31-A15A7-A01 选 择 0 器 内部REGA14-A8 A14-A8 A14-A8与非 读I/O端口 与非 I/O 基址写I/O端口I/O片选 比较器A15-A8IOP_WRIOP_RD
基于PCI Express总线的R-D算法实时成像系统设计
龙源期刊网
基于ＰＣＩ Ｅｘｐｒｅｓｓ总线的Ｒ－Ｄ算法实时成像系统设计
作者：李 燕 王 倩 王虹现 邢孟道
来源：《现代电子技术》2008年第07期
摘 要：距离-多普勒(R-D)算法是一种常用的SAR成像算法，具有数据量大、存储量大等特点，而传统的实时成像系统由于采用PCI总线使得数据传输速率难以提高，从而限制了成像算法的实现。这里设计了一种新型的雷达成像实时处理系统，该系统利用最新的PCI Express总线代替PCI总线，采用了MicroTCA架构，具有极强的运算能力和良好的通信能力，同时具备了数据采集与大容量存储的能力，特别适合于复杂的实时成像雷达信号处理。
关键词：R-D算法；PCI Express；MicroTCA；信号处理；DSP；雷达成像
中图分类号：文献标识码：B
文章编号：1004-373X(2008)07-023-
Design of R-D Algorithm Real-time Imaging System Based on PCI Express Bus
(National Key Laboratory of Radar Signal Processing,Xidian University,Xi′an，710071,China)
Abstract：Range-Doppler (R-D) algorithm is one of the conventional algorithms for SAR
imaging.It′s large in data amount and great in memory capabilities.But traditional real-time imaging
system has difficulty in improving the speed of data transferring due to the usage of PCI
基于PCI总线多路图像采集卡的研究
现场总线与网络 Ｆｉｅｌｄ Ｂｕｓ ａｎｄ Ｎｅｔｗｏｒｋｓ 《自动化技术与应用》２００８年第２７卷第２期 基于Ｐ Ｃ ｌ总线多路图像采集卡的研究 朱海宽，万丽雯 （１．南昌大学科技学院信息学科部电子系，江西南昌３３００２９；２．华东交通大学理工学院电气与信息工程分院，江西南昌３３０１００） 摘要：本文在设计了一种基于ＰＣＩ总线的多路同步图像采集卡，该视频采集卡以ＦＰＧＡ为逻辑控制中心，采用ＳＡＡ７１ｌ１将四路视频信号 分别转换为数字图像数据，经ＦＩＦＯ缓存后，由ＰＣＩ总线接口芯片ＰＣＩ９０５２将数据送入计算机，最后通过应用程序将图像显示出来。 关键字：ＰＣＩ总线；视频采集卡 区动程序；ＦＰＧＡ 中图分类号：ＴＰ３３６ 文献标识码：Ｂ 文章编号：１００３～７２４１（２００８）０２—００９３—０４ ＰＣＩ Ｂｕｓ－・Ｂａｓｅｄ Ｍｕｌｔｉｐｌｅｘｉｎｇ Ｉｍａｇｅ Ａｃｑｕｓｉｔｉｏｎ Ｃａｒｄ ＺＨＵ Ｈａｉ－ｋｕａｎ ，ＷＡＮ Ｌｉ－ｗｅｎ。 （１．Ｎａｎｃｈａｎｇ Ｕｎｉｖｅｒｓｉｔｙ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｓｔｉｔｕｔｅ，Ｅｌｅｃｔｒｉｃａｌ Ｅｎｇｉｎｅｅｒｉｎｇ ｄｅｐａｒｔｍｅｎｔ，Ｎａｎｃｈａｎｇ，３３００２９ Ｃｈｉｎａ； ２．ＥａｓｔＣｈｉｎａＪｉａｏｔｏｎｇＵｎｉｖｅｒｓｉｔｙＥｌｅｃｔｒｏｎｉｃａｎｄＩｎｆｏｒｍａｔｉｏｎＤｅｐａｒｔｍｅｎｔＮａｎｅｈａｎｇ３３０１００Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｔｈｉｓ ｐａｐｅｒ ｉｎｔｒｏｄｕｃｅｓ ａ ｍｕｌｔｉｐｌｅｘｉｎｇ ｓｙｎｃｈｒｏｎｉｚｅｄ ｉｍａｇｅ ａｃｑｕｉｓｉｔｉｏｎ ｃａｒｄ ｂａｓｅｄ ｏｎ ＰＣＩ ｂｕｓ．Ｔｈｉｓ ｉｍａｇｅ ａｃｑｕｉｓｉｔｉｏｎ ｃａｒｄ ｉｓ ｂａｓｅｄ ｏｎ ｔｈｅ ＦＰＧＡ ｔｅｃｈｎｉｑｕｅ．Ｔｈｅ ４ ＭＵＸ ｉｍａｇｅ ｓｉｇｎａｌ ｉｓ ｔｒａｎｓｆｏｒｍｅｄ ｉｎｔｏ ｄｉｇｉｔａｌ ｄａｔａ ｂｙ ｕｓｉｎｇ ｔｈｅ ＳＡＡ７ １ １ １．Ａｆｔｅｒ ｂｕｆｆｅｒｉｎｇ ｉｎ ａｎ ＦＩＦＯ，ｔｈｅ ｄａｔａ ａｒｅ ｒｅａｄ ｉｎｔｏ ｃｏｍｐｕｔｅｒ ｂｙ ａ ｕｎｉｖｅｒｓａｌ ＰＣＩ ｉｎｔｅｒｆａｃｅ ｃｈｉｐ（ＰＣＩ９０５２）． Ｋｅｙｗｏｒｄｓ：ＰＣＩ ｂｕｓ；ｉｍａｇｅ ａｃｑｕｉｓｉｔｉｏｎ ｃａｒｄ；ｄｒｉｖｅｒ；ＦＰＧＡ １引言 随着视频技术以及大规模集成电路的飞速发展，视频监控系 统的应用越来越广泛。作为其核心，视频采集技术也日趋成熟。 目前，大多数采集卡都采用了视频局部总线，可以将图像数据直接 采入内存，采集卡不再需要专门的帧存储体。其中基于ＰＣＩ总线 的视频采集卡以其强大而灵活的功能和价格而成为目前市场上的 主流产品ＢＩＳｌ。 本文研究—个支持四路标准视频信号输入，采集的像素阵列 为７２０Ｘ５７６每秒钟采集２５帧８位黑白图像的高速图像采集卡。 该数据采集卡能够多路同步显示，减少了所要了解对象的盲区，同 时能够监测运动物体。对此现在国外的技术比较成熟，但价格均 昂贵，而国内研究比较 ５】。因此，本文对其进行研究，具有较高的 应用价值。 ２基于ＰＣＩ总线图像采集卡的总体方案 本文设计的图像采集卡系统原理如图１所示。整个系统中， ＦＰＧＡ是中心控制器件，它协调各个部分的时序和工作嗍。系统上 电后，它负责图像采集模块的初始化，数据缓冲模块的数据写入， 收稿日期：２ ０ ０ ７—１ ０—１１ ＰＣＩ系接口的状态转换和数据传输。基于ＦＰＧＡ技术的采样控制 器要产生众多的控制信号，可以分成三个模块：图像数据采集控制 （Ｉ２Ｃ总线）、ＦＩＦＯ读写控制器、与ＰＣＩ接口通信模块。 本图像采集卡设计中关键技术有： ①四路ＣＣＤ摄象机的同步控制设计中摒弃了选用视频分配 放大器ＭＡＸ４ｌ３７，以一个ＣＣＤ视频输出信号为基准源，经过同 步电路分配放大后，作为其余ＣＣＤ摄象机的外同步信号的硬件 实现控制方案，采用现有的现场可编程门阵列（Ｆ＇ＰＧＡ）进行同步的 逻辑控制。 ②标准视频信号采集模块的设计 采用视频解码芯片ＳＡＡ７１１１，对摄像头输出的标准模拟视 频信号进行采集，输出数字视频信号、分离后的同步信号以及采 样时钟。视频解码芯片的初始化通过ＦＰＧＡ模拟Ｉ２Ｃ总线来实 现，摒弃了通过单片机或ＤＳＰ的Ｉ／Ｏ端口模拟Ｉ Ｃ总线的时序的 硬件方案。 ③数据缓冲与传输控制逻辑的实现 解码芯片输出的数字视频信号传输速度快、数据量大，同 步传输会大量占用计算机的资源，因此有必要对数据进行缓冲。 这里采用容量为１６３８４ｘ９ｂｉｔ的型号为ＩＤＴ７２０６的ＦＩＦＯ，同时， 采用可编程逻辑器件进行图像传输的逻辑控制，
基于PCI总线的超声检测虚拟仪器系统设计
２０ｌ１年 第１期 仪表技术与 Ｉｎｓｔｒｕｍｅｎｔ Ｔｅｃｈｎｉｑｕｅ ２Ｏｌｌ Ｎｏ．１
基于ＰＣＩ总线的超声检测虚拟仪器系统设计
马宏伟，毛清华，张旭辉
（西安科技大学机械工程学院，陕西西安７１００５４）
摘要：为了实现超声检测的数字化、智能化、图像化以及自动化，开发了一种基于ＰＣＩ总线的超声检测虚拟仪器系统。系统以
计算机为核心，利用ＦＰＧＡ强大逻辑处理能力，ＰＣＩ总线高速数据传输功能，实现了超声检测信号的发射接收，采集处理，
数据存储、显示和输出，并运用小波变换对超声信号进行了降噪处理。实验结果表明，小波变换对超声信号具有良好的滤
波效果，该系统具有数据传输速度快，信噪比高、性价比高等优点，为缺陷信号的准确定量和定性分析奠定了良好的基础。
关键词：超声检测；ＰＣＩ总线；ＦＰＧＡ；虚拟仪器
中图分类号：ＴＰ２１６ 文献标识码：Ａ 文章编号：１００２—１８４１（２０１１）０１—００３０—０３
Ｄｅｓｉｇｎ ｏｆ Ｕｌｔｒａｓｏｎｉｃ Ｔｅｓｔｉｎｇ Ｖｉｒｔｕａｌ Ｉｎｓｔｒｕｍｅｎｔ Ｓｙｓｔｅｍ Ｂａｓｅｄ ｏｎ ＰＣＩ Ｂｕｓ
ＭＡ Ｈｏｎｇ—ｗｅｉ，ＭＡＯ Ｑｉｎｇ—ｈｕａ，ＺＨＡＮＧ Ｘｕ—ｈｕｉ
（Ｓｃｈｏｏｌ ｏｆ Ｍｅｃｈａｎｉｃａｌ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｘｉ’ａｎ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，Ｘｉ’ａｎ ７１００５４，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｉｎ ｏｒｄｅｒ ｔｏ ｒｅａｌｉｚｅ ｄｉｇｉｔｉｚａｔｉｏｎ，ｉｎｔｅｌｌｉｇｅｎｔ，ｉｍａｇｅ ａｎｄ ａｕｔｏｍａｔｉｏｎ ｏｆ ｕｌｔｒａｓｏｎｉｃ ｔｅｓｔｉｎｇ，ａ ｋｉｎｄ ｏｆ ｕｌｔｒａｓｏｎｉｃ ｔｅｓｔｉｎｇ ｖｉｒ－
ｔｕａｌ ｉｎｓｔｒｕｍｅｎｔ ｓｙｓｔｅｍ ｂａｓｅｄ ｏｎ ＰＣＩ ｂｕｓ ｗａｓ ｄｅｓｉｇｎｅｄ．Ｉｔ ｔｏｏｋ ｃｏｍｐｕｔｅｒ ａｓ ｔｈｅ ｃｏｒｅ，ｔｈｅ ｓｙｓｔｅｍ ｍａｄｅ ｕｓｅ ｏｆ ｓｔｒｏｎｇ ｌｏｇｉｃ ｐｒｏｃｅｓｓ ｏｆ
基于FPGA的多通道红外图像实时采集系统
第４ｌ卷第５期 Ｖｏ１．４１ ＮＯ．５ 红外与激光工程 Ｉｎｆｒａｒｅｄ ａｎｄ Ｌａｓｅｒ Ｅｎｇｉｎｅｅｒｉｎｇ ２０１２年５月 Ｍａｙ．２０１２
基于ＦＰＧＡ的多通道红外图像实时采集系统
李 燕，汤心溢，葛 军，张浩钧
（中国科学院上海技术物理研究所，上海２０００８３）
摘 要：不同于传统的单通道采集系统，ＲＭＣＩＩＡ拥有３个独立的数据通道，这些数据通道可以匹配 不同数据形式和数据速率的红外探测器，并且根据不同的数据采集需求，ＦＰＧＡ中功能模块的组成结
构可以进行重构。ＲＭＣＩＩＡ还运用新一代的高速总线一ＰｃＩＥｘｐｒｅｓｓ总线技术，对３个独立通道的大量
图像数据进行高速数据传输，并通过实行“循环优先级”的ＶＣ仲裁策略进行流量控制和多通道调度，
从而为进一步的多波段红外图像处理和图像融合算法提供实时的、同时的多通道数据流。首先详细描
述ＲＭＣＩＩＡ的系统结构和ＦＰＧＡ内算法功能模块，然后对多通道数据采集所面临的新问题提出设计
的解决方案，最后由实验测定系统的传输速率，并且与传统的图像采集系统进行对比。总之，ＲＭＣＩＩＡ
实现了一个统一的多通道红外图像的实时采集系统。
关键词：多通道红外图像采集系统； 实时图像采集；ＰＣＩＥｘｐｒｅｓｓ总线； 可重构系统；
循环优先级ＶＣ仲裁
中图分类号：ＴＮ２１６；ＴＰ３３６ 文献标志码：Ａ 文章编号：１００７—２２７６（２０１２）０５—１３６３－０６
Ｒｅａｌ－－ｔｉｍｅ ｍｕｌｔｉ－・ｃｈａｎｎｅｌｓ ｉｎｆｒａｒｅｄ ｉｍａｇｅ
ａｃｑｕｉｓｉｔｉｏｎ ｓｙｓｔｅｍ ｂａｓｅｄ ｏｎ ＦＰＧＡ
Ｌｉ Ｙａｎ，Ｔａｎｇ Ｘｉｎｙｉ，Ｇｅ Ｊｕｎ，Ｚｈａｎｇ Ｈａｏｊｕｎ
（Ｓｈａｎｇｈａｉ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐｈｙｓｉｃｓ，Ｃｈｉｎｅｓｅ Ａｃａｄｅｍｙ ｏｆ Ｓｃｉｅｎｃｅｓ，Ｓｈａｎｇｈａｉ ２０００８３，Ｃｈｉｎａ）
高速CCD图像采集存储系统的硬件设计
高速CCD图像采集存储系统的硬件设计
李爱玲;张伯珩;边川平
【期刊名称】《电子器件》
【年(卷),期】2007(030)006
【摘 要】针对某高速CCD相机图像数据量大的特点,设计采用LVDS格式信号输出,转换成Camlink格式后实现海量数据的高速、稳定传输,提出了一种新型的高速数据采集存储系统的设计方案,该方案采用Fibre Chnnel接口硬盘实现对图像数据的高速存储,最高存储速度可达850 Mbyte/s,现已在CCD相机系统图像采集实验中得到应用.
【总页数】3页(P2145-2147)
【作 者】李爱玲;张伯珩;边川平
【作者单位】中国科学院西安光学精密机械研究所,西安,710068;中国科学院,研究生院,北京,100039;中国科学院西安光学精密机械研究所,西安,710068;中国科学院西安光学精密机械研究所,西安,710068
【正文语种】中 文
【中图分类】TN911.73
【相关文献】
1.多路高速TDICCD图像数据存储系统 [J], 臧佳;李云飞;郭永飞;宁永慧
2.基于PCI总线的高速CCD图像存储系统设计 [J], 曹琦;毕笃彦;王洪迅
3.基于FPGA和TMS320DM642的CCD图像采集和处理系统硬件设计 [J], 郑百源;程远增;任锁柱
4.基于FPGA的高速线阵CCD图像采集系统 [J], 任慧建;殷兴辉
5.基于ARM的数码复印机CCD图像信号的高速采集存储系统设计 [J], 袁风永;陈惠明;张蕉蕉;朱东南
因版权原因，仅展示原文概要，查看原文内容请购买
高速图像采集系统的研制
高速图像采集系统的研制
张彦铎;陈驰;于宝成;王春梅
【摘 要】针对研究院所研制的产品具有多传感器和数据传输速度快等特点,提出一种基于面向仪器系统的外设部件互连标准扩展总线平台的实时高速数据采集系统的设计方法,用于实现对产品性能的检测.该系统通过现场可编程门阵列将多通道传感器信号调理成为单通道低电压差分信号供图像采集卡进行采集,在上位机中采用LabVIEW的编程环境中构建的测试软件对采集得到的图像信号进行解析和存储,并将解析的结果按照一定的显示形式在虚拟仪器的面板上显示.测试软件可以通过对解析结果分析被测产品是否出现故障,并对故障信息进行记录和定位,操作员可以通过回放存储的数据对出现故障进行深入分析其原因.实验结果表明,在对100帧/秒、每帧图像为128×128×16位的实验环境中,在LabVIEW强大的自动多线程的编译环境下,只需要很低CPU的使用率和内存占用率就可以保证系统的图像采集、分析、存储和显示等多个线程准确有序的并行运行.测试系统有效地实现了高速图像信号的实时采集和分析,并且为传输速度更快的图像采集系统提供了一种可能性.
【期刊名称】《武汉工程大学学报》
【年(卷),期】2013(035)005
【总页数】6页(P67-72)
【关键词】图像采集;实时;现场可编程门阵列;虚拟仪器
【作 者】张彦铎;陈驰;于宝成;王春梅
【作者单位】武汉工程大学计算机科学与工程学院,湖北武汉430074;智能机器人湖北省重点实验室,湖北武汉430074;武汉工程大学计算机科学与工程学院,湖北武汉430074;智能机器人湖北省重点实验室,湖北武汉430074;武汉工程大学计算机科学与工程学院,湖北武汉430074;武汉工程大学计算机科学与工程学院,湖北武汉430074
【正文语种】中 文
【中图分类】TP277
0 引 言
在图像采集系统中，处理的实时性是系统的核心所在.在传统的图像采集系统中，通常采用“摄像机－图像卡－计算机”的系统设计方式，在图像算法方面通过计算机软件实现，这在低速、单传感器的图像采集时能满足实际应用.然而在高速图像采集系统中，高速摄像机帧频通常能达到100～200帧／秒（Frame Per Second，以下简称：fps），基于多传感器的视觉测试系统中，受到传感器串行工作方式、输入输出端口（Input／Output，以下简称：I／O）传输速度以及全部算法仅能由软件实现等诸多方面的限制，使得系统实时性很难得到保证［1］.因此，需要研制一种既能实时采集高速的图像数据，又能实时将采集得到的数据传递给计算机进行处理的专用的图像采集系统.
基于Aurora V8.3与PCI协议的高速数字图像传输
基于Aurora V8.3与PCI协议的高速数字图像传输
肖儿良;李文辉;简献忠
【摘 要】针对Virtex-5 FPGA Aurora V5.3协议使用复杂和芯片成本高的问题,文中提出了一种采用Artix-7 Aurora V8.3协议进行高速图像传输设计的新方法.系统使用该协议,以AXI4-Stream作为内部链路进行高速数字图像的传输;利用PCI接口通过DMA技术实现了数据交互.用双路光纤传输图像数据进行测试,实验结果表明,传输速率为131 Mbit·s-1,且稳定、可靠,为高速图像传输设计提供了一种思路.%To address the complexity in using the Aurora V5.3 protocol IP and
the high cost of Virtex-5 FPGA chip, this paper introduces a new method of
design of high-speed image transmission based on Artix-7 Aurora V8.3
protocol.The system uses the Aurora V8.3 protocol and takes AXI4-Stream
as the internal link interface to design high-speed image transmission,
realizing data interaction by the DMA control of PCI interface.Test of
image transmission system with dual optical fiber shows that this method
achieves stable transmission of correct data at a speed of 131 Mbit·s-1.
基于PCI总线的非标准视频图像的实时采集与显示
第30卷 第5期2007年10月 电子器件ChineseJournalOfElectronDevices Vol.30 No.5Oct.2007Real2TimeGrabbingandDisplayingofNonstandardVideo2ImageBasedonPCIBusZHANGHuai2zhu1,2,SUNZhong2sen1,2,4,SONGJian2zhong1,QIAOShuang1,31.ChangchunInstituteofOptics,FineMechanicsandPhysics,ChineseAcademyofSciences,Changchun130033,China;2.GraduateSchooloftheChineseAcademyofSciences,Beijing100039,China;3.PhysicsDepartment,NortheastNormalUniversity,Changchun130024,China;4.ChinaResearchInstituteofRadiowavePropagation,QingdaoShandong266107,ChinaAbstract:Inordertoachievereal2timegrabbinganddisplayingofnonstandardvideo2imagesignal,anvideo2imagegrabbersystembasedonPCIbusthatmainlycomposedofDSPandCPLDisputforward.Thepa2rameterofsynchronizedsignalcanbeextractedfromthenonstandardvideo2imagesignalandthehighaccu2racysynchronizedsignalsareproducedbyaDSP.Thevideo2imagesamplingpulsesareproducedbyaPLLcircuit.ThesamplinglogiciscontrolledbyaCPLDinternalprogramming.ThecommunicationbetweenthegrabbersystemandthehostcomputeriscarriedonbyaPCIbusinterfacechipPCI9054.ThegathereddataaretransferredbytheDMAmethodtothehostcomputer.Theexperimentalresultindicatedthatthegrabbersystemcanrealizegrabbinganddisplayingofvariousnonstandardvideo2imagesignalinreal2time.Keywords:Video2imagegrabbing;PCIBus;DMA;WDMdriverEEACC:6140C
pci
基于PCI总线的数据
采集卡的设计
彭正林 0906050425
贺奎 0906050509
徐慧 0906050508
摘要
生活中的物理信号大都是模拟信号，然而数字技术的飞速发展要求模拟量和数字量之间的转换。为了克服ISA总线总线对于这种大量数据转换的速度慢，易造成瓶颈效应等问题，提出了基于PCI总线的数据采集卡，这样不仅能够达到很好的效果，从而也大大简化了电路。
关键词：ISA,PCI,数据采集卡
引言：
PCI是由Intel公司1991年推出的一种局部总线。从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能，它为显卡，声卡，网卡，MODEM等设备提供了连接接口，它的工作频率为33MHz/66MHz。PCI是Peripheral Component Interconnect(外设部件互连标准)的缩写，它是目前个人电脑中使用最为广泛的接口，几乎所有的主板产品上都带有这种插槽。PCI插槽也是主板带有最多数量的插槽类型，在目前流行的台式机主板上，ATX结构的主板一般带有5～6个PCI插槽，而小一点的MATX主板也都带有2～3个PCI插槽，可见其应用的广泛性。PCI总线是一种不依附于某个具体处理器的局部总线。从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能。PCI总线也支持总线主控技术，允许智能设备在需要时取得总线控制权，以加速数据传送。
方案设计